KR100276566B1 - 반도체소자의금속배선형성방법 - Google Patents

반도체소자의금속배선형성방법 Download PDF

Info

Publication number
KR100276566B1
KR100276566B1 KR1019970081156A KR19970081156A KR100276566B1 KR 100276566 B1 KR100276566 B1 KR 100276566B1 KR 1019970081156 A KR1019970081156 A KR 1019970081156A KR 19970081156 A KR19970081156 A KR 19970081156A KR 100276566 B1 KR100276566 B1 KR 100276566B1
Authority
KR
South Korea
Prior art keywords
film
copper
trench
thin film
copper thin
Prior art date
Application number
KR1019970081156A
Other languages
English (en)
Other versions
KR19990060910A (ko
Inventor
이성권
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019970081156A priority Critical patent/KR100276566B1/ko
Publication of KR19990060910A publication Critical patent/KR19990060910A/ko
Application granted granted Critical
Publication of KR100276566B1 publication Critical patent/KR100276566B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것이다.
2. 발명이 해결하고자 하는 기술적 과제
구리 박막을 이용한 금속 배선 형성에서 차세대 반도체 소자의 협소한 디자인룰로 인해 스텝커버러지가 양호한 CVD 방법을 사용하여 구리 박막을 증착하여야 하지만, CVD 방법을 이용한 구리 박막의 증착은 정확한 금속 오가닉 소스가 개발되지 않아 적용이 어려운 상태이다.
3. 발명의 해결 방법의 요지
폴리실리콘막을 CVD 방법으로 형성하고, PVD 방법으로 구리 박막을 형성한 후 질소 또는 암모니아 분위기에서 열처리 공정을 실시하여 구리 원자와 실리콘 원자의 상호 확산에 의해 스텝커버러지가 향상된 구리 박막을 얻을 수 있다.

Description

반도체 소자의 금속 배선 형성 방법{Method of forming a metal wiring in a semiconductor device}
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히 구리 박막을 사용하는 반도체 소자의 금속 배선 형성 방법에 관한 것이다.
반도체 소자의 제조 공정에서 금속 배선 재료로 현재까지 사용되고 있는 알루미늄 합금은 낮은 융점과 높은 비저항으로 인하여 ULSI급 반도체 소자에서는 더 이상 적용이 어렵게 됨에 따라 대체 재료의 필요성이 대두되었고, 그러한 재료중의 하나가 구리 박막이다.
그러나, 반도체 소자가 고집적화 되면서 매우 협소한 디자인룰을 갖기 때문에 구리 박막은 스텝 커버러지(step coverage)가 양호한 CVD 방법으로 증착하여야 한다. 하지만, CVD 방법을 이용한 구리 박막의 증착은 안정된 금속 오가닉 소스(metal organic source)가 개발되어 있지 않기 때문에 어려운 형편이다. 이에 따라 아직까지 구리 박막은 PVD 방법을 이용하여 증착할 수 밖에 없으며, PVD 방법을 이용한 구리 박막의 증착 방법을 도 1을 이용하여 설명하면 다음과 같다.
도 1을 참조하면, 반도체 소자를 제조하기 위한 소정의 구조가 형성된 반도체 기판(11) 상부에 절연막(12)이 형성된다. 절연막(12)의 소정 영역이 식각되어 트렌치가 형성된다. 전체 구조 상부에 장벽 금속층(13)이 형성된다. 그리고, PVD 방법에 의해 구리 박막(14)이 증착된다. 그런데, 반도체 소자가 고집적화 될수록 트렌치의 사이즈가 작아지게 된다. 그로 인해 PVD 방법으로 구리 박막(14)을 증착하게 되면 오버행(over hang)이 발생되어 메움 특성이 저하되고, 이에 의해 트렌치 내부를 완전히 매립시키지 못해 보이드(15)가 발생하게 된다.
따라서, 본 발명은 PVD 방법으로 형성된 구리 박막이 CVD 방법으로 형성된 것과 같은 스텝 커버러지를 갖도록 하여 반도체 소자의 신뢰성을 향상시킬 수 있는 금속 배선 형성 방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은 반도체 소자를 제조하기 위한 여러 요소가 형성된 반도체 기판 상부에 절연막을 형성한 후 상기 절연막의 선택된 영역을 식각하여 상기 반도체 기판의 소정 영역을 노출시키는 금속 배선용 트렌치를 형성하는 단계와, 전체 구조 상부에 장벽 금속층을 형성하는 단계와, 상기 트렌치에 폴리실리콘막을 매립시키고, 전체 구조 상부에 구리 박막을 형성하는 단계와, 열처리 공정을 실시하여 상기 폴리실리콘막의 실리콘 원자와 구리 박막의 구리 원자를 상호 확산시켜 트렌치 부위에는 구리 박막이 형성되고, 전체 구조 상부에는 폴리실리콘막이 형성되는 단계와, 에치백 공정을 실시하여 상기 폴리실리콘막 및 장벽 금속층을 제거하여 트렌치 내부에 구리 금속 배선을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
도 1은 종래의 반도체 소자의 금속 배선 형성 방법을 설명하기 위한 소자의 단면도.
도 2(a) 내지 도 2(d)는 본 발명에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위한 소자의 단면도.
<도면의 주요 부분에 대한 부호 설명>
11 및 21 : 반도체 기판 12 및 22 : 절연막
13 및 23 : 장벽 금속층 14, 25 및 25A : 구리 박막
15 : 보이드 24 및 24A : 폴리실리콘막
첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 2(a) 내지 도 2(d)는 본 발명에 따른 반도체 소자의 금속 배선 형성 방법을 설명하기 위한 소자의 단면도이다.
도 2(a)를 참조하면, 반도체 소자를 제조하기 위한 소정의 구조가 형성된 반도체 기판(21) 상부에 절연막(22)이 형성된 후 절연막(22)의 선택된 영역이 식각되어 트렌치가 형성된다. 트렌치를 포함한 전체 구조 상부에 장벽 금속층(23)이 형성된다. 절연막(22)으로는 CVD 방법으로 증착된 산화실리콘막(SiO2) 또는 BPSG막, TEOS막 등이 사용된다. 또한, 장벽 금속층(23)으로는 WN, CoN, CrN, TiN막등이 사용된다.
도 2(b)는 트렌치 부분에 CVD 방법으로 폴리실리콘막(24)이 매립되고, 전체 구조 상부에 PVD 방법으로 구리 박막(25)이 형성된 단면도이다.
도 2(c)를 참조하면, 전체 구조에 질소(N2) 또는 암모니아(NH3) 분위기에서 450∼800℃의 온도 조건으로 열처리 공정을 실시한다. 이렇게 하면 열처리 공정 도중에 폴리실리콘막(24)의 실리콘 원자와 구리 박막(25)의 구리 원자가 상호 확산되어 트렌치 부위에는 구리 박막(25A)이 형성되고, 전체 구조 상부에는 폴리실리콘막(24A)이 형성된다.
도 2(d)는 CMP 또는 플라즈마 식각 공정에 의한 에치백 공정으로 폴리실리콘막(24A) 및 장벽 금속층(23)이 제거되어, 트렌치 부위에 구리 박막(25A)이 매립된 금속 배선이 형성된 단면도이다.
상술한 바와 같이 본 발명에 의하면 금속 배선을 형성하기 위한 구리 박막을 PVD 방법으로 증착한 후 열처리를 통해 CVD 방법으로 증착했을 때 얻을 수 있는 스텝 커버러지를 갖게 되므로써 반도체 소자의 신뢰성을 향상시킬 수 있다.

Claims (5)

  1. 반도체 소자를 제조하기 위한 여러 요소가 형성된 반도체 기판 상부에 절연막을 형성한 후 상기 절연막의 선택된 영역을 식각하여 상기 반도체 기판의 소정 영역을 노출시키는 금속 배선용 트렌치를 형성하는 단계와,
    전체 구조 상부에 장벽 금속층을 형성하는 단계와,
    상기 트렌치에 폴리실리콘막을 매립시키고, 전체 구조 상부에 구리 박막을 형성하는 단계와,
    열처리 공정을 실시하여 상기 폴리실리콘막의 실리콘 원자와 구리 박막의 구리 원자를 상호 확산시켜 트렌치 부위에는 구리 박막이 형성되고, 전체 구조 상부에는 폴리실리콘막이 형성되는 단계와,
    에치백 공정을 실시하여 상기 폴리실리콘막 및 장벽 금속층을 제거하여 트렌치 내부에 구리 금속 배선을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  2. 제 1 항에 있어서, 상기 폴리실리콘막은 CVD 방법으로 형성하고, 상기 구리 박막은 PVD 방법으로 형성하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  3. 제 1 항에 있어서, 상기 열처리 공정은 질소 또는 암모니아 분위기에서 450 내지 800℃의 온도 조건으로 실시하는 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  4. 제 1 항에 있어서, 상기 장벽 금속층은 TiN막, WN막, CoN막 및 CrN막 중 어느 하나로 형성된 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
  5. 제 1 항에 있어서, 상기 절연막은 SiO2막, BPSG막 및 TEOS막 중 어느 하나로 형성된 것을 특징으로 하는 반도체 소자의 금속 배선 형성 방법.
KR1019970081156A 1997-12-31 1997-12-31 반도체소자의금속배선형성방법 KR100276566B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970081156A KR100276566B1 (ko) 1997-12-31 1997-12-31 반도체소자의금속배선형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970081156A KR100276566B1 (ko) 1997-12-31 1997-12-31 반도체소자의금속배선형성방법

Publications (2)

Publication Number Publication Date
KR19990060910A KR19990060910A (ko) 1999-07-26
KR100276566B1 true KR100276566B1 (ko) 2001-02-01

Family

ID=40749756

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970081156A KR100276566B1 (ko) 1997-12-31 1997-12-31 반도체소자의금속배선형성방법

Country Status (1)

Country Link
KR (1) KR100276566B1 (ko)

Also Published As

Publication number Publication date
KR19990060910A (ko) 1999-07-26

Similar Documents

Publication Publication Date Title
KR100390951B1 (ko) 반도체 소자의 구리 배선 형성 방법
US5677238A (en) Semiconductor contact metallization
JPH11150087A (ja) 窒化チタン障壁層の形成方法及び窒化チタン障壁層を含む半導体デバイス
US6136697A (en) Void-free and volcano-free tungsten-plug for ULSI interconnection
KR100276566B1 (ko) 반도체소자의금속배선형성방법
JP2001044205A (ja) 銅配線層を有する半導体素子及びその製造方法
US20050101120A1 (en) Method of forming local interconnect barrier layers
KR100451493B1 (ko) 반도체소자의금속배선형성방법
JPH0974095A (ja) 半導体装置の製造方法
KR100197992B1 (ko) 반도체 소자의 금속배선 형성방법
KR100640162B1 (ko) 가스 분압차를 이용한 반도체 소자의 금속배선 형성방법
KR19980057024A (ko) 반도체 장치의 금속배선 형성 방법
KR100560292B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100358055B1 (ko) 반도체 소자의 금속배선 형성방법
KR100376259B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR100277854B1 (ko) 콘택배선형성방법
KR100753420B1 (ko) 반도체 소자의 제조방법
KR100231732B1 (ko) 반도체 소자의 전하저장전극 형성 방법
KR19990005919A (ko) 반도체 장치의 콘택홀 형성 방법
US8008708B2 (en) Metal line of semiconductor device having a diffusion barrier and method for forming the same
KR100257153B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR19990003484A (ko) 반도체 소자의 금속 배선 형성 방법
KR100250727B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100762877B1 (ko) 반도체 소자의 콘택플러그 형성방법
KR0144021B1 (ko) 텅스텐 접합층을 이용한 콘택홀 매립 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080820

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee