KR100358055B1 - 반도체 소자의 금속배선 형성방법 - Google Patents

반도체 소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR100358055B1
KR100358055B1 KR1019990062943A KR19990062943A KR100358055B1 KR 100358055 B1 KR100358055 B1 KR 100358055B1 KR 1019990062943 A KR1019990062943 A KR 1019990062943A KR 19990062943 A KR19990062943 A KR 19990062943A KR 100358055 B1 KR100358055 B1 KR 100358055B1
Authority
KR
South Korea
Prior art keywords
copper
semiconductor device
copper wiring
forming
heat treatment
Prior art date
Application number
KR1019990062943A
Other languages
English (en)
Other versions
KR20010060546A (ko
Inventor
이성권
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019990062943A priority Critical patent/KR100358055B1/ko
Publication of KR20010060546A publication Critical patent/KR20010060546A/ko
Application granted granted Critical
Publication of KR100358055B1 publication Critical patent/KR100358055B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속 배선 형성방법에 관한 것으로, 반도체소자의 구리배선 형성시 발생되는 구리 확산 및 다른 물질과의 반응성 문제를 해결하기 위하여 본 발명은 반도체 기판 상에 구리배선을 형성한 후 수소 분위기에서 1차 열처리공정을 실시하여 구리배선 표면의 산화를 방지하고, Si이온주입공정 및 2차 열처리공정으로 구리배선 표면에만 구리실리사이드막을 형성하여 구리배선을 보호하므로 간단하면서도 효과적으로 구리 배선 표면을 보호할 수 있어 소자의 전기적 특성 및 신뢰성을 향상시킨다.

Description

반도체 소자의 금속배선 형성방법{Method of manufacturing a metal line in a semiconductor device}
본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로, 특히 구리금속 배선을 간단하면서도 효과적으로 보호할 수 있는 반도체 소자의 금속배선 형성방법에 관한 것이다.
일반적으로, 반도체 소자의 집적도가 증가하면서 반도체 소자의 실리콘 기판과 금속간의 상호연결 또는 하부층 금속배선과 상부층 금속배선의 연결이 빈번해지는 등 점차 콘택 및 비아 홀 사이즈의 종횡비가 커지고 있다. 특히, 0.10㎛ 이하의 디자인 룰을 갖는 기가(GIGA)급 DRAM 반도체의 경우는 소자간의 전기적 연결 및 신뢰성 측면에서, 현재 반도체 소자의 금속 배선 재료로 사용되고 있는 알루미늄 배선은 일렉트로마이그레이션, SM 특성 저하 및 높은 비저항으로 인하여 사용이 어렵게 됨에 따라 구리금속 배선을 이용하려는 연구가 진행되고 있다. 그러나, 구리금속이 갖는 고유 특성으로 인해 알루미늄 배선과는 다른 공정상의 보완이 필요하다.
구리 금속이 갖는 문제점은 구리박막과 할로겐족 기체와의 낮은 반응성으로 인한 식각이 어렵고, 구리 원자의 크기가 작아 주변 절연막으로 확산이 되거나, 구리원자와 산소 등 물질과의 반응이 용이하여 다공성을 갖는 구리산화막의 형성등 많은 문제점을 갖고있다.
따라서, 본 발명은 반도체소자의 구리배선 형성시 발생되는 구리 확산 및 다른 물질과의 반응성 문제를 해결하고, 간단하면서도 효과적으로 구리 배선 표면을 보호하여 반도체 소자의 전기적 특성 및 신뢰성을 향상시킬 수 있는 반도체 소자의 금속배선 형성방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 금속배선 형성방법은 반도체 기판 상에 절연막을 형성한 후 다마신 공정으로 상기 절연막에 구리배선을 형성하는 단계; 1차 열처리 공정을 실시한 후 상기 구리배선에 Si 이온주입공정을 실시하는 단계; 및 2차 열처리공정을 실시하여 상기 구리배선 표면에 구리실리사이드막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
도 1a 내지 도 1c는 본 발명에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 소자의 단면도.
〈도면의 주요 부분에 대한 부호 설명〉
1 : 반도체 기판 2 : 절연막
3 : 확산방지층 4 : 구리배선
5 : 구리실리사이드막
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.
도 1a를 참조하면, 반도체 기판(1) 상에 절연막(2)을 형성한 후 절연막(2)에 트랜치(trench)를 형성하고, 트랜치가 형성된 전체상부면에 확산방지층(3) 및 구리배선(4)을 증착한 후 전면식각공정으로 절연막(2)을 노출시켜 트랜치에 구리배선(4)이 매립되도록 한다.
상기에서, 절연막(2)은 SiO2를 기본으로 하는 TEOS, PEOXIDE, BPSG PSG 및 BSG 중 어느 하나로 이루어지고, 확산방지막(3)은 TiN, TiW, WN, CrN 및 TaN 중 어느 하나로 이루어진다. 구리배선(4) 형성공정은 다마신 (Damascene) 공정을 이용하고, 구리배선(4)은 MOCVD 방법 또는 무전해도금(Electroless) 방법으로 증착한다.
도 1b를 참조하면, 고온의 수소가스 분위기에서 1차 열처리 공정을 실시한 후 구리배선(4)에 Si 이온주입공정을 실시한다.
상기에서, 구리배선(4)의 산화를 방지하기 위하여 실시하는 1차 열처리공정은 400 내지 600℃ 에서 실시하고, Si 이온주입공정은 30 내지 100 KeV 의 에너지에서 1012내지 1016ions/cm2량으로 실시한다.
도 1c를 참조하면, 불활성 기체분위기 하에서 400 내지 800℃ 온도로 2차 열처리공정을 실시하여 구리배선(4) 표면에 구리실리사이드막(5)을 형성한다.
상기에서, 구리배선(4) 표면에 형성된 구리 실리사이드막(5)은 자기 정렬 표면 실리사이드 보호막(self-aligned surface passivation)으로 구리배선(4)을 보호한다.
상술한 바와같이, 본 발명은 반도체소자의 구리배선을 보호하기 위한 새로운 장벽 박막을 증착하지 않고, 간단하면서도 효과적으로 구리 배선 표면을 보호할 수 있으므로 구리금속이 주변 절연막으로 확산이 되거나, 다른 물질과의 반응으로 인한 문제를 해소할 수 있어 반도체 소자의 전기적 특성 및 신뢰성이 향상되는 효과가 있다.

Claims (7)

  1. 반도체 기판 상부에 절연막을 형성한 후 다마신 공정으로 상기 절연막에 구리 배선을 형성하는 단계;
    1차 열처리 공정을 실시한 후 상기 구리 배선에 Si 이온 주입 공정을 실시하는 단계; 및
    2차 열처리 공정을 실시하여 상기 구리 배선 표면에 구리 실리사이드막을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  2. 제 1 항에 있어서,
    상기 절연막은 SiO2를 기본으로 하는 TEOS, PEOXIDE, BPSG PSG 및 BSG 중 어느 하나로 이루어지는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  3. 제 1 항에 있어서,
    상기 구리배선과 절연막 사이에 TiN, TiW, WN, CrN 및 TaN 중 어느 하나로 이루어진 확산방지막이 형성되는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  4. 제 1 항에 있어서,
    상기 구리배선은 MOCVD 방법 또는 무전해도금 방법으로 증착하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  5. 제 1 항에 있어서,
    상기 1차 열처리 공정은 수소가스 분위기 및 400 내지 800℃ 의 온도에서 실시하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  6. 제 1 항에 있어서,
    상기 Si 이온주입공정은 30 내지 100 KeV 의 에너지에서 1012내지 1016ions/cm2량으로 실시하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  7. 제 1 항에 있어서,
    상기 2차 열처리공정은 불활성 기체 분위기 및 400 내지 600℃ 온도에서 실시하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
KR1019990062943A 1999-12-27 1999-12-27 반도체 소자의 금속배선 형성방법 KR100358055B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990062943A KR100358055B1 (ko) 1999-12-27 1999-12-27 반도체 소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990062943A KR100358055B1 (ko) 1999-12-27 1999-12-27 반도체 소자의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR20010060546A KR20010060546A (ko) 2001-07-07
KR100358055B1 true KR100358055B1 (ko) 2002-10-25

Family

ID=19630329

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990062943A KR100358055B1 (ko) 1999-12-27 1999-12-27 반도체 소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR100358055B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09205092A (ja) * 1996-01-25 1997-08-05 Hitachi Ltd 半導体製造方法、および、その装置
JPH10189604A (ja) * 1996-11-29 1998-07-21 Texas Instr Inc <Ti> 銅表面のカプセル化法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09205092A (ja) * 1996-01-25 1997-08-05 Hitachi Ltd 半導体製造方法、および、その装置
JPH10189604A (ja) * 1996-11-29 1998-07-21 Texas Instr Inc <Ti> 銅表面のカプセル化法

Also Published As

Publication number Publication date
KR20010060546A (ko) 2001-07-07

Similar Documents

Publication Publication Date Title
EP0279588B1 (en) Contact in a contact hole in a semiconductor and method of producing same
US6171960B1 (en) Method of fabricating copper interconnection
US7397124B2 (en) Process of metal interconnects
US6888252B2 (en) Method of forming a conductive contact
US7645698B2 (en) Method for forming barrier layer
KR20010048302A (ko) 반도체소자의 컨택 형성방법
KR100358055B1 (ko) 반도체 소자의 금속배선 형성방법
US20120146225A1 (en) Damascene structure
KR100701673B1 (ko) 반도체 소자의 구리 배선 형성방법
KR20000043910A (ko) 반도체 소자의 구리 배선 형성 방법
KR100399909B1 (ko) 반도체 소자의 층간 절연막 형성 방법
JP5428151B2 (ja) 半導体装置の製造方法
KR100361207B1 (ko) 반도체 소자의 금속배선 형성방법
KR100358057B1 (ko) 반도체 소자의 금속배선 형성방법
KR100606544B1 (ko) 반도체 소자의 구리 배선 방법
KR20020053610A (ko) 반도체장치의 배선 및 배선연결부 제조방법
TW502391B (en) Fabrication method for doped copper interconnect
KR100376259B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR100219509B1 (ko) 반도체장치의 금속층 형성방법
KR100276566B1 (ko) 반도체소자의금속배선형성방법
KR100252764B1 (ko) 반도체장치의다층금속배선형성방법
KR100333392B1 (ko) 금속 배선 형성 방법
KR0171016B1 (ko) 반도체 소자의 금속배선방법
KR100192184B1 (ko) 콘택 플러그 제조방법
KR101029105B1 (ko) 반도체 소자의 금속배선 및 그 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee