KR100358057B1 - 반도체 소자의 금속배선 형성방법 - Google Patents
반도체 소자의 금속배선 형성방법 Download PDFInfo
- Publication number
- KR100358057B1 KR100358057B1 KR1019990064020A KR19990064020A KR100358057B1 KR 100358057 B1 KR100358057 B1 KR 100358057B1 KR 1019990064020 A KR1019990064020 A KR 1019990064020A KR 19990064020 A KR19990064020 A KR 19990064020A KR 100358057 B1 KR100358057 B1 KR 100358057B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- forming
- semiconductor device
- metal
- copper
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체 소자의 금속 배선 형성방법에 관한 것이다.
본 발명은 다마신 방법으로 반도체 소자의 구리 배선을 형성하는 공정에서 반도체 소자를 형성하기 위한 여러요소가 구비된 기판 상에 트랜치를 형성한 후 플라즈마 기상증착방법으로 구리 박막 및 금속박막을 연속적으로 트랜치에 증착하고, 급속 열처리공정을 실시하여 순간적으로 금속 박막을 구리 박막에 고용시킴으로써 용융점 저하를 유도하여 구리 리플로우(Reflow) 시켜 프라즈마 기상증착방법으로 구리박막을 증착하면서도 화학기상증착방법으로 증착할 경우에 얻을 수 있는 우수한 스템 커버리지 효과를 얻을 수 있다.
Description
본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로, 특히 다마신 (Damascene) 방법을 이용한 구리 금속배선 형성시 우수한 스텝 커버리지 효과를 얻을 수 있는 반도체 소자의 금속배선 형성방법에 관한 것이다.
일반적으로, 반도체 소자의 집적도가 증가하면서 반도체 소자의 실리콘 기판과 금속간의 상호연결 또는 하부층 금속배선과 상부층 금속배선의 연결이 빈번해지는 등 점차 콘택 및 비아 홀 사이즈의 종횡비가 커지고 있다. 특히, 0.10㎛ 이하의 디자인 룰을 갖는 기가(GIGA)급 DRAM 반도체의 경우는 소자간의 전기적 연결 및 신뢰성 측면에서, 현재 반도체 소자의 금속 배선 재료로 사용되고 있는 알루미늄 배선은 일렉트로마이그레이션, SM 특성 저하 및 높은 비저항으로 인하여 사용이 어렵게 됨에 따라 구리금속 배선을 이용하려는 연구가 진행되고 있다. 구리 배선은 기존의 알루미늄 배선 방식보다 금속 배선의 저항을 낮출 수 있으며 신뢰성 측면에서도 우수한 것으로 알려져 있다. 그러나, 구리 배선을 이용함에 있어서 구리금속이 갖는 고유 특성으로 인해 알루미늄 배선과는 다른 공정상의 보완이 필요하다.
구리 금속이 갖는 문제점은 첫째, 효과적으로 구리박막을 증착하기 위한 금속 유기 소오스(Metal organic source)의 개발이 필요하고, 둘째, 구리박막과 할로겐 족 기체와의 낮은 반응성으로 인한 식각이 어렵고, 셋째, 구리원자의 크기가 작아 주위 다른 절연막으로 확산이 용이하고, 넷째, 구리원자와 산소 등 물질과의 반응이 용이하여 다공성을 갖는 구리산화막의 형성 되는 등 많은 문제점을 갖고있다.
따라서, 본 발명은 다마신(Damascene) 방법을 이용한 구리 금속배선 형성시 우수한 스텝 커버리지 효과를 얻고, 구리 금속의 문제점을 해소하여 반도체 소자의신뢰성을 향상시킬 수 있는 반도체 소자의 금속배선 형성방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 금속배선 형성방법은 반도체 소자를 구성하기 위한 여러요소가 구비된 기판 상에 절연막을 형성한 후 금속 배선을 정의하는 감광막 패턴을 이용한 식각공정으로 상기 절연막에 일정 깊이 트랜치를 형성하고, 감광막 패턴을 제거한 후 전체 상부면에 베리어 금속층을 형성하는 단계; 전체 상부면에 플라즈마 기상증착방법으로 구리 박막 및 구리금속의 용융점을 저하 시킬 수 있는 금속박막을 연속적으로 형성하는 단계; 및 급속 열처리공정으로 상기 구리박막이 리플로우 되어 트랜치가 완전히 매립되고, 상기 구리박막에는 구리박막 및 금속박막의 합금을 형성시킨 후 에치 백 공정으로 절연막이 노출되도록 평탄화하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
도 1a 내지 도 1d는 본 발명에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 소자의 단면도.
도 2는 본 발명에서 금속 박막 중 Zr이 구리 금속에 고용될 경우 용융점이 저하되는 것을 도시한 그래프
〈도면의 주요 부분에 대한 부호 설명〉
1 : 기판 2 : 절연막
3 : 베리어 금속층 4 : 트랜치
5 : 구리박막 6 : 금속박막
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.
도 1a 내지 도 1d는 본 발명에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 소자의 단면도이다.
도 1a를 참조하면, 반도체 소자를 구성하기 위한 여러요소가 구비된 기판(1) 상에 절연막(2)을 형성한 후 금속 배선을 정의(define)하는 감광막 패턴을 이용한 식각공정으로 절연막(2)에 일정 깊이 트랜치(Trench;4)를 형성하고, 감광막 패턴을 제거한 후 전체 상부면에 베리어 금속층(3)을 형성한다.
상기에서, 베리어 금속층(3)은 화학적 기상증착방법 또는 플라즈마 기상증착방법으로 TiN, WN, CrN, Ti, TiV, TaN, TaW, CoN, Mo 및 MoN 중 어느 하나를 100 내지 1000Å 두께로 형성한다. 절연막(2)은 HDT막, SiO2막, PE-산화막, PE-질화막, TEOS막, BPSG막 및 SOG막 중 어느 하나로 형성한다.
도 1b를 참조하면, 전체 상부면에 플라즈마 기상증착방법으로 구리 박막(5) 및 구리금속의 용융점을 저하 시킬 수 있는 금속박막(6)을 연속적으로 형성한다.
상기에서, 구리박막(5)은 1000 내지 10000Å 두께로 형성하고, 구리금속의 용융점을 저하 시킬 수 있는 금속박막(6)은 Zr, Zn, Mg 및 Ti 금속중 어느 하나로 이루어진다.
도 1c는 급속 열처리공정으로 구리박막(5)이 리플로우(Reflow)되는 과정의 소자의 단면도이다.
상기에서, 급속 열처리공정은 불활성 또는 질소 가스 분위기에서 600 내지 1100℃에서 실시하는데, 급속 열처리공정에서 순간적으로 금속박막(6)이 구리박막(5)을 고용시켜 용융점이 저하되어 구리박막(5)의 리플로우 되는 것을 유도한다. 급속 열처리 공정 조건으로 반응로(Furnace), RTP 또는 RTA 처리를 이용할 수 있다.
도 1d를 참조하면, 급속 열처리공정으로 구리박막(5)이 리플로우 되어 트랜치가 완전히 매립되고, 구리박막(5)에는 구리박막(5) 및 금속박막(6)의 합금(6a)을 형성한 후 에치 백(Etch back)공정으로 절연막(2)이 노출되도록 평탄화한다.
상기에서, 에치 백공정은 화학적 기계적 연마방법을 이용한다.
도 2는 금속 박막(6) 중 Zr이 구리 금속에 고용될 경우 용융점이 저하되는 것을 도시한 그래프이다.
상술한 바와같이, 본 발명은 다마신 방법으로 구리 배선 형성시 구리박막을 고용시켜 용융점이 저하되어 구리박막의 리플로우를 유도하는 금속을 플라즈마 방법으로 구리박막과 함께 연속적으로 형성한 후 급속 열처리 공정으로 구리박막을 리플로우 시켜 프라즈마 기상증착방법으로 구리박막을 증착하면서도 화학기상증착방법으로 증착할 경우에 얻을 수 있는 우수한 스텝 커버리지 효과를 얻을 수 있어 반도체 소자의 전기적 특성이 향상된다.
Claims (6)
- 반도체 소자를 제조하기 위한 여러 요소가 형성된 반도체 기판 상부에 절연막을 형성하고 상기 절연막의 소정 영역을 식각하여 트렌치를 형성한 후 전체 상부면에 베리어 금속층을 형성하는 단계와,전체 상부면에 플라즈마 기상증착방법으로 구리 박막 및 구리 박막의 용융점을 저하시킬 수 있는 Zr막, Zn막 또는 Mg막중 어느 하나의 금속 박막을 연속적으로 형성하는 단계와,급속 열처리 공정을 실시하여 상기 구리 박막이 리플로우되어 상기 트렌치가 완전히 매립되고, 상기 구리 박막 상의 소정 부분에는 구리 박막과 상기 금속 박막의 합금을 형성하는 단계와,에치백 공정으로 절연막이 노출되도록 평탄화하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제 1 항에 있어서,상기 베리어 금속층은 화학적 기상증착방법 또는 플라즈마 기상증착방법으로 TiN, WN, CrN, Ti, TiV, TaN, TaW, CoN, Mo 및 MoN 중 어느 하나를 100 내지 1000Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제 1 항에 있어서,상기 구리박막은 1000 내지 10000Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 삭제
- 제 1 항에 있어서,상기 급속 열처리공정은 불활성 또는 질소 가스 분위기에서 600 내지 1100℃에서 실시하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제 1 항에 있어서,상기 에치백 공정은 화학적 기계적 연마 공정을 이용하여 실시하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990064020A KR100358057B1 (ko) | 1999-12-28 | 1999-12-28 | 반도체 소자의 금속배선 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990064020A KR100358057B1 (ko) | 1999-12-28 | 1999-12-28 | 반도체 소자의 금속배선 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010061524A KR20010061524A (ko) | 2001-07-07 |
| KR100358057B1 true KR100358057B1 (ko) | 2002-10-25 |
Family
ID=19631339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990064020A KR100358057B1 (ko) | 1999-12-28 | 1999-12-28 | 반도체 소자의 금속배선 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100358057B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8492274B2 (en) | 2011-11-07 | 2013-07-23 | International Business Machines Corporation | Metal alloy cap integration |
-
1999
- 1999-12-28 KR KR1019990064020A patent/KR100358057B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20010061524A (ko) | 2001-07-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5939788A (en) | Copper diffusion barrier, aluminum wetting layer and improved methods for filling openings in silicon substrates with cooper | |
| US6143645A (en) | Reduced temperature contact/via filling | |
| KR20040003232A (ko) | 반도체 소자의 다층 배선 형성방법 | |
| KR100367734B1 (ko) | 반도체 소자의 배선형성 방법 | |
| JPH0922907A (ja) | 埋め込み導電層の形成方法 | |
| US8053359B2 (en) | Semiconductor device having a second level of metallization formed over a first level with minimal damage to the first level and method | |
| KR20010048302A (ko) | 반도체소자의 컨택 형성방법 | |
| KR100358057B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100701673B1 (ko) | 반도체 소자의 구리 배선 형성방법 | |
| KR100399909B1 (ko) | 반도체 소자의 층간 절연막 형성 방법 | |
| KR100361207B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20020000461A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100358055B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100282230B1 (ko) | 반도체 장치의 배선 제조 방법 | |
| KR100376259B1 (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| JP2006179645A (ja) | 半導体装置及びその製造方法 | |
| KR100333392B1 (ko) | 금속 배선 형성 방법 | |
| KR20010061583A (ko) | 반도체 소자의 대머신 금속배선 형성방법 | |
| KR0171016B1 (ko) | 반도체 소자의 금속배선방법 | |
| TW502391B (en) | Fabrication method for doped copper interconnect | |
| KR100571386B1 (ko) | 반도체 소자의 구리 배선 및 그의 제조 방법 | |
| KR100458589B1 (ko) | 반도체 소자 제조 방법 | |
| KR100406741B1 (ko) | 반도체 소자 제조 방법 | |
| KR20020058430A (ko) | 반도체소자의 배선 형성방법 | |
| KR100274346B1 (ko) | 반도체소자의금속배선형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100920 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |