KR100333392B1 - 금속 배선 형성 방법 - Google Patents

금속 배선 형성 방법 Download PDF

Info

Publication number
KR100333392B1
KR100333392B1 KR1019990031415A KR19990031415A KR100333392B1 KR 100333392 B1 KR100333392 B1 KR 100333392B1 KR 1019990031415 A KR1019990031415 A KR 1019990031415A KR 19990031415 A KR19990031415 A KR 19990031415A KR 100333392 B1 KR100333392 B1 KR 100333392B1
Authority
KR
South Korea
Prior art keywords
copper
thin film
copper thin
vapor deposition
metal material
Prior art date
Application number
KR1019990031415A
Other languages
English (en)
Other versions
KR20010011852A (ko
Inventor
이성권
Original Assignee
박종섭
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 박종섭, 주식회사 하이닉스반도체 filed Critical 박종섭
Priority to KR1019990031415A priority Critical patent/KR100333392B1/ko
Publication of KR20010011852A publication Critical patent/KR20010011852A/ko
Application granted granted Critical
Publication of KR100333392B1 publication Critical patent/KR100333392B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882Reflowing or applying of pressure to better fill the contact hole
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883Post-treatment or after-treatment of the conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 물리 증착법에 의한 구리 박막 표면에 미량의 니오비윰(Nb) 원자를 증착한 후에 저온의 수소 분위기에서 어닐링을 실시하여 구리 박막을 리플로우시킴으로써, 물리 증착법으로 구리를 증착하고도 화학 증착법으로 증착한 구리 박막에서와 같은 동일한 증착 효과를 얻을 수 있는 금속 배선 형성 방법에 관한 것이다. 이를 위하여, 본 발명에 의한 금속 배선 형성 방법에서는, 적어도, 절연막 패턴이 형성되어있는 웰 기판 상부에 구리 박막을 증착시키는 제 1 단계와, 상기 구리 박막 표면에 구리의 용융점을 낮추는 금속 물질을 증착하는 제 2 단계와, 상기 제 2 단계 실시후 저온의 분위기에서 어닐링을 실시하여 구리 박막의 표면에 형성된 금속물질의 원자를 구리 표면으로 확산을 유도하여 구리 리플로우를 실시하는 제 3 단계와, 상기 제 3 단계 실시후 화학 기계적 연마를 이용하여 절연막 패턴의 상부가 노출되도록 상기 구리 박막을 에치백하는 제 4 단계를 포함하는 것을 특징으로 한다.

Description

금속 배선 형성 방법{METHOD OF MAKING METAL WIRING}
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 보다 상세하게는 물리기상증착법(Physical Vapor Deposition : PVD)에 의한 구리(Cu) 금속 배선을 사용하여 화학 증착법(Metal Organic Chemical Vapor Depositon :MOCVD)으로 증착한 구리 박막에서 얻을 수 있는 양호한 스텝커버리지 효과를 얻을 수 있는 금속 배선 형성 방법에 관한 것이다.
현재 반도체 소자의 다층 배선 방법으로 각광을 받고 있는 커퍼 듀얼 다마신(copper dual damascene) 공정이 다층배선 방법으로 널리 사용되고 있다. 이러한 금속 배선을 완성하기 위한 구리(Cu) 박막의 증착 방법으로 화학증착방법(MOCVD법)을 이용한 증착방법이 현재 주로 연구되고 있다. 화학 증착법(Chemical Vapor Deposition : CVD)으로 증착된 구리(Cu) 박막이 필요로 한 이유는 차세대 반도체 소자에 있어서는 반도체 소자의 디자인 룰이 협소하게 됨에 따라 상대적으로 스텝커버리지가 용이하기 때문이다.
그러나, 이와 같은 종래의 금속배선 형성 방법에 있어서, 화학기상증착법(MOCVD)은 아직 메탈 오게닉(orginc) 소오스(source)에 대한 제조기술이 충분히 발전되지 않은 상태로 동일 무게의 금값에 비해서 비싼 상태이고, 반도체 양산공정에 제조할 수 있을 정도로 메탈 오게닉 소오스 제조 기술 발전이 아직 미약한 상태이다.
따라서, 본 발명은 상기 문제점을 해결하기 위하여 이루어진 것으로, 본 발명의 목적은 물리기상증착법(PVD)을 사용하여 증착된 구리(Cu) 박막 표면에 미량의 니오비듐(niobium ; Nb) 원자를 증착한 후에 저온의 수소 분위기에서 어닐링을 실시하여 구리 박막을 리플로우(reflow)시킴으로써, 물리기상증착법(PVD)으로 증착된 구리 금속 배선을 사용하여도 화학 증착법(MOCVD)으로 증착한 구리 박막에서 얻을 수 있는 양호한 스텝커버리지 효과를 얻을 수 있는 금속 배선 형성 방법을 제공하는데 있다.
도 1a 내지 도 1e는 본 발명에 의한 금속 배선 형성 방법을 도시한 제조공정 단면도
* 도면의 주요부분에 대한 부호의 설명 *
1 : 웰 기판 2 : 절연막 패턴
3, 5 : 구리 4 : 니오비윰(Nb)
상기 목적을 달성하기 위하여, 본 발명에 의한 반도체 소자의 금속 배선 형성 방법은,
적어도, 절연막 패턴이 형성되어있는 웰 기판 상부에 구리 박막을 증착시키는 제 1 단계와,
상기 구리 박막 표면에 구리의 용융점을 낮추는 금속 물질을 증착하는 제 2 단계와,
상기 제 2 단계 실시후 저온의 분위기에서 어닐링을 실시하여 구리 박막의 표면에 형성된 금속물질의 원자를 구리 표면으로 확산을 유도하여 구리 리플로우를 실시하는 제 3 단계와,
상기 제 3 단계 실시후 화학 기계적 연마를 이용하여 절연막 패턴의 상부가 노출되도록 상기 구리 박막을 에치백하는 제 4 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 구리 박막의 용융점을 낮추는 금속 물질은 니오비윰, 지르콘윰, 몰리브덴윰, 스캔디윰, 아연 중 어느 하나를 사용한 것을 특징으로 한다.
그리고, 상기 절연막의 재료는 TEOS, SOG, BPSG, PECVD, HTO, SION, SioF, BCB(benzocyclobuten) 중 어느 하나의 재료를 사용한 것이 바람직하다.
그리고, 상기 금속 물질 증착시 물리기상증착법을 사용하여 5∼45°각도로 증착하는 것을 특징으로 한다.
그리고, 상기 제 3 단계에서 어닐링시의 온도는 700∼800℃인 것을 특징으로 한다.
그리고, 상기 제 3 단계에서 어닐링시 수소, 헬륨, 아르곤, 질소 중 어느 하나의 불활성 기체 분위기화에서 열처리를 실시하는 것을 특징으로 한다.
또한, 상기 구리 박막은 물리증착법으로 증착한 것을 특징으로 한다.
이하, 본 발명의 실시예에 관하여 첨부도면을 참조하면서 상세히 설명한다.
또, 실시예를 설명하기 위한 모든 도면에서 동일한 기능을 갖는 것은 동일한 부호를 사용하고 그 반복적인 설명은 생략한다.
도 1a 내지 도 1e는 본 발명에 의한 금속 배선 형성 방법을 도시한 제조공정 단면도이다.
상기 도면을 참조하여 본 발명의 공정 순서를 설명하기로 한다.
먼저, 도 1a와 같이 듀얼 다머신 방법을 적용하기 위한 하층구조를 형성한다. 상기 하층구조는 웰 기판(1) 상에 절연막 패턴(2)이 형성된 구조로서, 절연막의 재료는 TEOS(Tetra Ethyle Ortho Silicate), SOG(Spin On Glass), BPSG(Boron Phosphorus Silicate Glass), PECVD(Plasma Enhanced Chemical Vapor Deposition), HTO(High Temperature Oxide), SION, SioF, BCB(benzocyclobuten) 등의 절연 특성을 갖는 반도체 재료이다.
이어서, 도 1b와 같이 상기 절연막 상에 물리기상증착법(PVD)을 사용하여 구리 박막을 증착한다.
이어서, 도 1c와 같이 상기 구리 박막 표면에 물리기상증착법(PVD)을 사용하여 미량의 니오비윰 원자를 5∼45°각도로 대략 500Å이하의 두께로 증착한다. 이때, 니오비윰 원자를 45°각도로 증착하는 이유는 듀얼 다머신 형성시 측벽 부위에 보다 많은 니오비윰 원자를 증착시켜 보다 용이하게 구리 박막을 표면 확산 시키기 위함이다.
그후, 600℃이하의 저온의 수소 분위기에서 어닐링을 실시함으로써 구리(Cu) 박막의 표면으로 니오비윰 원자를 고용시키면서 표면 확산을 유도한다. 이때, 어닐링시 수소 기체 분위기 대신에 구리 박막의 산화 방지가 가능한 헬륨(He), 아르곤(Ar), 질소(N2) 등의 불활성기체 분위기화에서 열처리를 실시할 수도 있다.
상기 어닐링시 구리와 니오비윰 원자간에 상호 반응하면서 구리내로 니오비윰 원자가 고용되고 이로인해 구리의 용융점이 낮아지게 되어 구리의 용융점이 떨어져 구리의 리플로우가 가능하게 한다.
이어서, 도 1d와 같이 구리 리플로우를 이용하여 저온(700∼800℃이하) 열처리를 실시한다.
이어서, 도 1e와 같이 트랜치(trench) 홈에 구리 금속 배선을 매립한 후에 씨엠피(CMP) 공정을 이용하여 에치 백을 실시함으로써 최종적으로 금속화 공정을 완성하게 된다.
상기 공정에서, 구리 박막의 용융점의 저하가 가능한 재료로 상기 니오비윰 원자 대신에 지르콘윰(Zr), 몰리브덴윰(Mo), 스캔디윰(Sc), 아연(Zn) 등을 사용할 수 있다.
이상에서 설명한 바와 같이, 본 발명의 금속 배선 형성 방법에 의하면, 물리 증착법에 의한 구리 박막 표면에 미량의 니오비윰 원자를 증착한 후에 저온의 수소 분위기에서 어닐링을 실시하여 구리 박막을 리플로우시킴으로써, 물리 증착법으로 구리를 증착하고도 화학 증착법으로 증착한 구리 박막에서와 같은 동일한 증착 효과를 얻을 수 있다.
아울러 본 발명의 바람직한 실시예들은 예시의 목적을 위해 개시된 것이며, 당업자라면 본 발명의 사상과 범위 안에서 다양한 수정, 변경, 부가등이 가능할 것이며, 이러한 수정 변경등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (7)

  1. 반도체 소자의 금속 배선 형성 방법에 있어서,
    적어도, 절연막 패턴이 형성되어있는 웰 기판 상부에 구리 박막을 증착시키는 제 1 단계와,
    상기 구리 박막 표면에 구리의 용융점을 낮추는 금속 물질을 증착하는 제 2 단계와,
    상기 제 2 단계 실시후 저온의 분위기에서 어닐링을 실시하여 구리 박막의 표면에 형성된 금속물질의 원자를 구리 표면으로 확산을 유도하여 구리 리플로우를 실시하는 제 3 단계와,
    상기 제 3 단계 실시후 화학 기계적 연마를 이용하여 절연막 패턴의 상부가 노출되도록 상기 구리 박막을 에치백하는 제 4 단계를 포함하는 것을 특징으로 하는 금속 배선 형성 방법.
  2. 제 1 항에 있어서,
    상기 구리 박막의 용융점을 낮추는 금속 물질은 니오비윰, 지르콘윰, 몰리브덴윰, 스캔디윰, 아연 중 어느 하나를 사용한 것을 특징으로 하는 금속 배선 형성 방법.
  3. 제 1 항에 있어서,
    상기 절연막의 재료는 TEOS, SOG, BPSG, PECVD, HTO, SION, SioF, BCB 중 어느 하나의 재료를 사용한 것을 특징으로 하는 금속 배선 형성 방법.
  4. 제 1 항 또는 제 2 항에 있어서,
    상기 금속 물질 증착시 상기 구리 박막의 측벽 부위에 보다 많은 금속 물질이 증착되도록 물리기상증착법을 사용하여 5∼45°각도를 이용하는 것을 특징으로 하는 금속 배선 형성 방법.
  5. 제 1 항에 있어서,
    상기 제 3 단계에서 어닐링시의 온도는 700∼800℃인 것을 특징으로 하는 금속 배선 형성 방법.
  6. 제 1 항에 있어서,
    상기 제 3 단계에서 어닐링시 수소, 헬륨, 아르곤, 질소 중 어느 하나의 불활성 기체 분위기화에서 열처리를 실시하는 것을 특징으로 하는 금속 배선 형성 방법.
  7. 제 1 항에 있어서,
    상기 구리 박막은 물리증착법으로 증착한 것을 특징으로 하는 금속 배선 형성 방법.
KR1019990031415A 1999-07-30 1999-07-30 금속 배선 형성 방법 KR100333392B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990031415A KR100333392B1 (ko) 1999-07-30 1999-07-30 금속 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990031415A KR100333392B1 (ko) 1999-07-30 1999-07-30 금속 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20010011852A KR20010011852A (ko) 2001-02-15
KR100333392B1 true KR100333392B1 (ko) 2002-04-18

Family

ID=19605832

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990031415A KR100333392B1 (ko) 1999-07-30 1999-07-30 금속 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100333392B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100431105B1 (ko) * 2002-07-15 2004-05-12 주식회사 하이닉스반도체 반도체 소자의 구리 배선 형성방법

Also Published As

Publication number Publication date
KR20010011852A (ko) 2001-02-15

Similar Documents

Publication Publication Date Title
KR100711526B1 (ko) 구리 연결선을 갖는 반도체 장치의 제조방법
US8372739B2 (en) Diffusion barrier for integrated circuits formed from a layer of reactive metal and method of fabrication
US6277765B1 (en) Low-K Dielectric layer and method of making same
KR100914982B1 (ko) 반도체 소자의 금속배선 및 그 형성방법
KR100333392B1 (ko) 금속 배선 형성 방법
KR20020094362A (ko) 반도체소자의 배선 형성방법
KR20000034526A (ko) 반도체소자의 금속 배선층 형성방법
KR100559028B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR100407682B1 (ko) 반도체 소자의 금속배선 형성방법
KR100701673B1 (ko) 반도체 소자의 구리 배선 형성방법
KR100515370B1 (ko) 반도체 소자의 플러그 제조 방법
KR20010008523A (ko) 반도체장치의 금속 콘택 형성 방법
KR100499401B1 (ko) 반도체 소자의 금속배선 형성방법
KR100451493B1 (ko) 반도체소자의금속배선형성방법
KR19990059074A (ko) 반도체 소자의 금속 배선 형성 방법
KR100743660B1 (ko) 반도체 소자의 제조방법
KR100358057B1 (ko) 반도체 소자의 금속배선 형성방법
KR100935193B1 (ko) 반도체 소자의 금속배선 및 그의 형성방법
KR100256825B1 (ko) 반도체소자의 금속배선 형성방법
KR100376259B1 (ko) 반도체 소자의 구리 배선 형성 방법
KR100447232B1 (ko) 듀얼 다머신 구조의 금속 배선 형성 방법
KR100358055B1 (ko) 반도체 소자의 금속배선 형성방법
KR100525089B1 (ko) 반도체 소자의 금속배선 형성방법
KR100560292B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100753420B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100325

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee