KR100559028B1 - 반도체 소자의 구리 배선 형성 방법 - Google Patents

반도체 소자의 구리 배선 형성 방법 Download PDF

Info

Publication number
KR100559028B1
KR100559028B1 KR1019980060348A KR19980060348A KR100559028B1 KR 100559028 B1 KR100559028 B1 KR 100559028B1 KR 1019980060348 A KR1019980060348 A KR 1019980060348A KR 19980060348 A KR19980060348 A KR 19980060348A KR 100559028 B1 KR100559028 B1 KR 100559028B1
Authority
KR
South Korea
Prior art keywords
layer
forming
interlayer insulating
tantalum
insulating film
Prior art date
Application number
KR1019980060348A
Other languages
English (en)
Other versions
KR20000043910A (ko
Inventor
이석재
김정한
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1019980060348A priority Critical patent/KR100559028B1/ko
Publication of KR20000043910A publication Critical patent/KR20000043910A/ko
Application granted granted Critical
Publication of KR100559028B1 publication Critical patent/KR100559028B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 반도체 소자의 구리 배선 형성 방법에 관한 것이다.
2. 발명이 해결하고자 하는 기술적 과제
본 발명은 물리적 기상 증착 방법을 이용하여 탄탈륨(Ta) 박막을 증착하고 후속 열처리 공정중 Ta와 실리콘 옥사이드층 사이에 비정질층을 형성하여 확산 방지막으로 이용하여 공정의 단순화 및 소자의 신뢰성을 향상시키고자 한다.
3. 발명의 해결 방법의 요지
본 발명은 금속 배선이 형성된 기판상에 제 1 층간 절연막을 형성하는 단계와; 상기 제 1 층간 절연막에 콘택홀 및 트랜치를 순차적으로 형성하는 단계와; 상기 콘택홀 및 트랜치를 포함하는 기판상에 탄탈륨층을 형성하는 단계와; 상기 탄탈륨층이 형성된 기판에 열처리를 실시하고, 이로 인하여 상기 제 1 층간 절연막과 탄탈륨층의 접합면에 비정질층이 형성되고, 그 상부에 반응하지 않은 탄탈륨층이 잔류되는 단계와; 상기 반응하지 않은 탄탈륨층상에 씨드층을 형성한 후, 상기 콘택홀 및 트랜치가 충분히 매립되도록 구리 도금을 실시하는 단계와; 상기 기판에 화학적 기계적 연마 공정을 실시한 후, 그 상부에 확산 방지막을 형성하고 제 2 층간 절연막을 형성하는 단계를 포함하여 이루어진 것을 특징으로 이루어진다.

Description

반도체 소자의 구리 배선 형성 방법
본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 더욱 상세히는 물리적 기상 증착 방법을 이용하여 탄탈륨(Ta) 박막을 증착하고 후속 열처리 공정중 Ta와 실리콘 옥사이드층 사이에 비정질층을 형성하여 확산 방지막으로 이용할 수 있는 반도체 소자의 구리 배선 형성 방법에 관한 것이다.
현재, 반도체 소자의 금속 배선 형성 공정으로 저 저항 특성 및 EM(Electro- Migration) 특성이 우수한 구리 배선 형성 공정이 많이 연구되고 있다.
구리 배선 형성 공정에는 여러 가지 장점을 가지고 있는 반면, 실리콘이나 절연체인 실리콘 옥사이드층을 통한 뛰어난 확산 특성으로 인해 반도체 소자의 특성을 저해시키므로 구리 배선에서 확산 방지막 사용이 필요하며, 구리 확산을 막기 위한 확산 방지막으로 여러 가지 물질이 연구되어 왔다. 그중 Ta나 탈탈륨 나이트라이드(TaN) 박막층을 사용한 구리 확산 방지막에 대해서도 많은 실험 및 연구 결과가 있었고, 우수한 특성 등으로 인해 적용 가능성이 높아지고 있다.
Ta나 TaN 층에 의해 구리 확산 방지막을 형성할 경우, Ta나 TaN 층이 비정질이나 비정질 같은 미세한 결정립계를 형성하기 때문에 구리의 확산을 어렵게 한다. 또한, 이러한 구조의 Ta나 TaN 층은 쉽게 다결정화(polycrystalline)되면서 결정립계 등을 통해 구리의 확산이 일어나게 되어, 구리 확산에 의한 반도체 특성이 크게 저하되게 되었다.
따라서, 본 발명의 목적은 상기한 문제점을 해결하기 위해 탄탈륨층 증착후 열처리를 실시하여 비정질 확산층 및 탄탈륨 접착층을 동시에 형성하여 연속적인 씨앗 구리층의 증착이 가능하게 하므로서 공정의 단순화 및 우수한 확산 방지막을 형성할 수 있는 반도체 소자의 구리 배선 형성 방법을 제공하는데 있다.
상기한 목적을 달성하기 위한 본 발명에 따른 반도체 구리 배선 형성 방법은 반도체 소자를 이루기 위한 여러 요소가 형성된 반도체 기판상에 금속 배선을 형성한 후, 상기 금속 배선상에 제 1 층간 절연막을 형성하는 단계와; 상기 제 1 층간 절연막에 콘택홀을 형성한 후, 상기 콘택홀의 일부를 포함하여 상기 제 1 층간 절연막에 트랜치를 형성하는 단계와; 상기 콘택홀 및 트랜치를 포함하는 기판상에 탄탈륨층을 형성하는 단계와; 상기 탄탈륨층이 형성된 기판에 열처리를 실시하고, 이로 인하여 상기 제 1 층간 절연막과 탄탈륨층의 접합면에 비정질층이 형성되고, 그 상부에 반응하지 않은 탄탈륨층이 잔류되는 단계와; 상기 반응하지 않은 탄탈륨층상에 씨드층을 형성한 후, 상기 콘택홀 및 트랜치가 충분히 매립되도록 구리 도금을 실시하는 단계와; 상기 콘택홀 및 트랜치에만 구리 도금이 매립되도록 상기 기판에 화학적 기계적 연마 공정을 실시한 후, 그 상부에 확산 방지막을 형성하고 제 2 층간 절연막을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
본 발명을 설명하기에 앞서 본 발명의 전반적인 기술적 원리를 설명한다.
듀얼 다마신 등의 구리 배선 라인 및 콘택에 확산 방지막 형성을 위해 Ta 층을 증착한 후, 고 진공하에서 열처리하여 Ta 층과 절연체인 실리콘 옥사이드를 반응시켜 비정질의 탄탈 실리콘 옥사이드층을 형성하여 비정질 확산 방지막을 형성하고, 반응되지 않은 탄탈륨층은 구리 금속 배선의 공정시 접착층으로 사용한다.
증착된 탄탈륨층은 고 진공 열처리하면 배선 라인이나 콘택의 절연 실리콘 옥사이드 등에 있는 산소 및 실리콘 원자들이 탄탈륨층 내로 확산하여 Ta, Si, O 등의 비정질층을 형성시킨다. 이러한 확산은 대략 250 ℃ 정도에서부터 발생되어 탄탈 실리사이드(TaSi2)가 형성되는 임계 온도인 600 ℃ 정도에서는 비정질층이 안정적으로 존재하게 된다.
Ta, Si, O 등의 혼합된 비정질층 내에는 결정립계가 없으므로 결정립계를 통한 확산을 억제하여 확산 방지막 역할을 하게 된다. 열처리시 열처리 온도 및 시간에 의해 비정질 두께 등이 정해지며, Ta 층과 실리콘 옥사이드층의 계면에 형성되는 Ta-Si-O 층의 임계 두께는 대략 100 내지 150 Å 정도로서, 증착된 Ta 층의 두께를 조절하면 임계 두께의 비정질층과 반응하지 않는 Ta 층은 화학 기상 증착 방법 등에 의해 씨드층(seed layer)으로 구리층을 증착하기 위한 접착층으로 사용하므로서 연속적인 구리 배선 공정을 가능하게 하여 준다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1(a) 내지 도 1(d)는 본 발명에 따른 반도체 소자의 구리 배선 형성 방법을 순차적으로 설명하기 위한 단면도이다.
도 1(a)를 참조하여 설명하면, 반도체 소자를 이루기 위한 여러 요소가 형성된 반도체 기판(11)상에 금속 배선(12)을 형성한 후, 상기 금속 배선(12)상에 제1 층간 절연막(13)을 형성한다. 상기 금속 배선(12)이 노출되도록 상기 재 1 층간 절연막(13)의 선택된 영역을 식각하여 콘택홀(14)을 형성한 후, 상기 콘택홀(14)의 일부를 포함하는 제 1 층간 절연막(13)의 선택된 영역을 식각하여 트랜치(15)를 형성한다. 이후, 상기 콘택홀(14) 및 트랜치(15)를 포함하는 반도체 기판(11)상에 탄탈륨(Ta)층(16)을 형성한다.
상기 제 1 층간 절연막(13)은 절연체인 실리콘 옥사이드를 사용한다. 상기 콘택홀(14) 및 트랜치(15)는 듀얼 다마신 또는 싱글 다마신 방식으로 형성되는데, 트랜치(15)는 구리 배선 라인으로 사용된다. 상기 탄탈륨층(16)은 물리적 기상 증착 방법에 의해 200 내지 2000 Å 정도의 두께로 증착되어 형성된다.
도 1(b)를 참조하여 설명하면, 상기 탄탈륨층(16)이 형성된 기판에 고 진공하에서 열처리를 실시하고, 이로 인하여 콘택홀(14) 및 트랜치(15) 내부의 탄탈륨층(16)이 제 1 층간 절연막(13)과 반응하여 비정질층(18)을 형성하고, 그 상부에 반응하지 않은 탄탈륨층(17)이 잔류된다.
상기 비정질층(18)은 제 1 층간 절연막(13)인 실리콘 옥사이드와 탄탈륨이 반응하여 Ta-Si-O 층으로 형성되어 확산 방지막으로 사용되는데, 100 내지 150 Å의 두께로 형성된다. 이때, 비정질층(18)은 탄탈륨(Ta), 실리콘(Si), 산소(O) 및 질소(N) 등으로도 형성할 수 있다. 상기 반응하지 않은 탄탈륨층(17)은 50 내지 500 Å 정도의 두께로 조절되며, 접착층으로 사용된다.
상기에서, 열처리는 300 내지 500 ℃ 정도로 실시되는데, 탄탈륨을 증착하는 중에 히터에 의해 기판을 승온시키므로서 수행할 수 있고, 또한 탄탈륨을 증착한 후 고 진공하에서 램프(lamp) 등에 의한 복사열에 의해 수행되거나, 히터에 의해 열처리를 실시하며, 이때 열전달은 고순도의 불활성 기체에 의해 균일하게 열을 전달되도록 한다.
도 1(c)를 참조하여 설명하면, 상기 반응하지 않은 탄탈륨층(17) 상에 씨드층(19)을 형성한 후, 상기 콘택홀(14) 및 트랜치(15)가 충분히 매립되도록 상기 씨드층(19)상을 포함하는 전체 구조상에 연속적으로 진공 파괴없이 구리 도금(20)을 실시한다.
상기 씨드층(19)은 100 내지 2000 Å 정도의 구리를 증착하여 형성되는데, 이는 물리적 또는 화학적 기상 증착 방법을 통해 형성 된다.
도 1(d)를 참조하여 설명하면, 상기 콘택홀(14) 및 트랜치(15)에만 구리 도금(20)이 매립되도록 하기 위해, 상기 구리 도금(20)이 증착된 기판에 화학적 기계적 연마 공정을 통해 제 1 층간 절연막(13)상의 씨드층(19), 탄탈륨층(17) 및 비정질층(18)을 제거하여 평탄화를 이루어 구리 배선 공정을 완료한 후, 그 상부에 확산 방지막(21)으로 탄탈륨이나 탄탈륨 나이트라이드를 증착한다. 상기 확산 방지막(21)을 포함하는 제 1 층간 절연막(13)상에 제 2 층간 절연막(22)을 형성한다.
상술한 바와 같이, 본 발명에 의하면 다층 박막 및 열 공정 등의 복잡한 공정상의 여러 절차로 형성된 종래의 확산 방지막의 문제점을 해결하기 위해 하나의 층만 증착한 후, 열 공정을 통해 비정질 확산 방지막 및 구리 배선의 접착층 역할을 하게 하므로서 공정의 단순화 및 우수한 확산 방지막 특성을 추구하는데 탁월한효과가 있다.
도 1(a) 내지 도 1(d)는 본 발명에 따른 반도체 소자의 구리 배선 형성 방법을 순차적으로 설명하기 위한 단면도.
〈도면의 주요 부분에 대한 부호 설명〉
11 : 반도체 기판 12 : 금속 배선
13 : 제 1 층간 절연막 14 : 콘택홀
15 : 트렌치 16 및 17 : 탄탈륨(Ta)층
18 : 비정질층 19 : 씨드층
20 : 구리 배선 21 : 확산 방지막
22 : 제 2 층간 절연막

Claims (8)

  1. 반도체 소자를 이루기 위한 여러 요소가 형성된 반도체 기판상에 금속 배선을 형성한 후, 상기 금속 배선상에 제 1 층간 절연막을 형성하는 단계와;
    상기 제 1 층간 절연막에 콘택홀을 형성한 후, 상기 콘택홀의 일부를 포함하여 상기 제 1 층간 절연막에 트랜치를 형성하는 단계와;
    상기 콘택홀 및 트랜치를 포함하는 기판상에 탄탈륨층을 형성하는 단계와;
    상기 탄탈륨층이 형성된 기판에 열처리를 실시하여 상기 제 1 층간 절연막과 탄탈륨층의 접합면에 비정질층이 형성되고, 그 상부에 반응하지 않은 탄탈륨층이 잔류되도록 하는 단계와;
    상기 반응하지 않은 탄탈륨층상에 씨앗층을 형성한 후, 상기 콘택홀 및 트랜치가 충분히 매립되도록 구리 도금을 실시하는 단계와;
    상기 콘택홀 및 트랜치에만 구리 도금이 매립되도록 상기 기판에 화학적 기계적 연마 공정을 실시한 후, 그 상부에 확산 방지막을 형성하고 제 2 층간 절연막을 형성하는 단계를 포함하여 이루어진 것을 특징으로 반도체 소자의 구리 배선 형성 방법.
  2. 제 1 항에 있어서,
    상기 제 1 층간 절연막 및 제 2 층간 절연막은 절연체인 실리콘 옥사이드를 사용하여 형성한 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  3. 제 1 항에 있어서,
    상기 콘택홀 및 트랜치는 듀얼 다마신 또는 싱글 다마신 방식으로 형성된 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  4. 제 1 항에 있어서,
    상기 탄탈륨층은 물리적 기상 증착 방법에 의해 200 내지 2000 Å의 두께로 증착되어 형성된 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  5. 제 1 항에 있어서,
    상기 비정질층은 100 내지 150 Å의 두께로 형성된 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  6. 제 1 항에 있어서,
    상기 반응하지 않은 탄탈륨층은 50 내지 500 Å의 두께로 잔류된 것을 특징으로 하는 반도체 소자의 구리 금속 배선 방법.
  7. 제 1 항에 있어서,
    상기 열처리는 300 내지 500 ℃의 온도 범위에서 실시되며, 탄탈륨을 증착하는 중에 히터에 의해 실시되거나, 탄탈륨을 증착한 후 고 진공하에서 램프 또는 히터에 의해 실시되는 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
  8. 제 1 항에 있어서,
    상기 씨앗층은 구리를 이용하여 100 내지 2000 Å의 두께로 형성된 것을 특징으로 하는 반도체 소자의 구리 배선 형성 방법.
KR1019980060348A 1998-12-29 1998-12-29 반도체 소자의 구리 배선 형성 방법 KR100559028B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980060348A KR100559028B1 (ko) 1998-12-29 1998-12-29 반도체 소자의 구리 배선 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980060348A KR100559028B1 (ko) 1998-12-29 1998-12-29 반도체 소자의 구리 배선 형성 방법

Publications (2)

Publication Number Publication Date
KR20000043910A KR20000043910A (ko) 2000-07-15
KR100559028B1 true KR100559028B1 (ko) 2006-06-15

Family

ID=19567166

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980060348A KR100559028B1 (ko) 1998-12-29 1998-12-29 반도체 소자의 구리 배선 형성 방법

Country Status (1)

Country Link
KR (1) KR100559028B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020032698A (ko) * 2000-10-26 2002-05-04 박종섭 반도체 소자의 구리 배선 형성 방법
KR100528530B1 (ko) * 2000-12-20 2005-11-15 매그나칩 반도체 유한회사 반도체 디바이스의 배선 형성 방법
JP4300259B2 (ja) * 2001-01-22 2009-07-22 キヤノンアネルバ株式会社 銅配線膜形成方法
KR20020092002A (ko) * 2001-06-01 2002-12-11 주식회사 하이닉스반도체 반도체 소자의 구리 배선 형성 방법
KR100462762B1 (ko) * 2002-06-18 2004-12-20 동부전자 주식회사 반도체 소자의 구리 배선 형성 방법
KR100727256B1 (ko) * 2005-12-29 2007-06-11 동부일렉트로닉스 주식회사 박막 형성 방법
KR100725710B1 (ko) * 2005-12-29 2007-06-07 동부일렉트로닉스 주식회사 박막 형성 방법
KR100727258B1 (ko) * 2005-12-29 2007-06-11 동부일렉트로닉스 주식회사 반도체 장치의 박막 및 금속 배선 형성 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960035843A (ko) * 1995-03-04 1996-10-28 김주용 반도체 소자의 금속 배선 형성방법
KR970052324A (ko) * 1995-12-22 1997-07-29 김주용 반도체 소자의 콘택 저항 감소 방법
JPH1098011A (ja) * 1996-09-24 1998-04-14 Sharp Corp 半導体装置及びその製造方法
KR19980060592A (ko) * 1996-12-31 1998-10-07 김영환 반도체소자의 금속 배선 형성 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR960035843A (ko) * 1995-03-04 1996-10-28 김주용 반도체 소자의 금속 배선 형성방법
KR970052324A (ko) * 1995-12-22 1997-07-29 김주용 반도체 소자의 콘택 저항 감소 방법
JPH1098011A (ja) * 1996-09-24 1998-04-14 Sharp Corp 半導体装置及びその製造方法
KR19980060592A (ko) * 1996-12-31 1998-10-07 김영환 반도체소자의 금속 배선 형성 방법

Also Published As

Publication number Publication date
KR20000043910A (ko) 2000-07-15

Similar Documents

Publication Publication Date Title
KR100390951B1 (ko) 반도체 소자의 구리 배선 형성 방법
US5918149A (en) Deposition of a conductor in a via hole or trench
TWI402887B (zh) 用以整合具有改良可靠度之超低ｋ介電質之結構與方法
KR20010109281A (ko) 마이크로일렉트로닉 구조
US20040219783A1 (en) Copper dual damascene interconnect technology
JPS63205951A (ja) 安定な低抵抗コンタクト
KR100559028B1 (ko) 반도체 소자의 구리 배선 형성 방법
JPH1012732A (ja) 半導体装置の製造方法
KR100493013B1 (ko) 반도체소자의 금속 배선층 형성방법_
KR100845715B1 (ko) 반도체 소자의 금속배선 구조 및 그의 형성방법
KR100499557B1 (ko) 반도체소자의 배선 형성방법
JPH0922907A (ja) 埋め込み導電層の形成方法
KR100443353B1 (ko) 반도체 소자의 장벽금속막 형성 방법
KR20030050062A (ko) 반도체 소자의 구리 배선 형성방법
KR100283107B1 (ko) 반도체 소자의 구리배선 형성방법
KR100744669B1 (ko) 구리를 사용한 대머신 금속배선 형성 방법
JP2000124310A (ja) 半導体装置およびその製造方法
US7407882B1 (en) Semiconductor component having a contact structure and method of manufacture
KR100453182B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100197992B1 (ko) 반도체 소자의 금속배선 형성방법
KR100358057B1 (ko) 반도체 소자의 금속배선 형성방법
KR100333392B1 (ko) 금속 배선 형성 방법
KR100252896B1 (ko) 반도체 소자의 콘택배선 형성방법
KR20030090872A (ko) 반도체 소자의 콘택 형성 방법
KR100571387B1 (ko) 반도체 소자의 구리 배선 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee