JP4300259B2 - 銅配線膜形成方法 - Google Patents

銅配線膜形成方法 Download PDF

Info

Publication number
JP4300259B2
JP4300259B2 JP2001013621A JP2001013621A JP4300259B2 JP 4300259 B2 JP4300259 B2 JP 4300259B2 JP 2001013621 A JP2001013621 A JP 2001013621A JP 2001013621 A JP2001013621 A JP 2001013621A JP 4300259 B2 JP4300259 B2 JP 4300259B2
Authority
JP
Japan
Prior art keywords
film
copper
annealing
chamber
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001013621A
Other languages
English (en)
Other versions
JP2002217202A (ja
Inventor
敦 関口
明子 小林
知昭 小出
敏娟 張
英樹 砂山
石琴 肖
薫 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Original Assignee
Canon Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Anelva Corp filed Critical Canon Anelva Corp
Priority to JP2001013621A priority Critical patent/JP4300259B2/ja
Priority to US09/987,940 priority patent/US6562219B2/en
Priority to KR10-2001-0076590A priority patent/KR100508422B1/ko
Priority to TW090132003A priority patent/TWI253738B/zh
Publication of JP2002217202A publication Critical patent/JP2002217202A/ja
Application granted granted Critical
Publication of JP4300259B2 publication Critical patent/JP4300259B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C26/00—Coating not provided for in groups C23C2/00 - C23C24/00
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/32—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer
    • C23C28/322—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one pure metallic layer only coatings of metal elements only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/34—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including at least one inorganic non-metallic material layer, e.g. metal carbide, nitride, boride, silicide layer and their mixtures, enamels, phosphates and sulphates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/30—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer
    • C23C28/36—Coatings combining at least one metallic layer and at least one inorganic non-metallic layer including layers graded in composition or physical properties
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/12—Semiconductors
    • C25D7/123—Semiconductors first coated with a seed layer or a conductive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrochemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、被処理基板上に形成され、凹部が設けられている絶縁膜上に形成した拡散バリア膜上に銅膜を形成し、前記凹部を銅材料で充填する銅配線形成方法において、拡散バリア用下地膜と銅膜との間の密着性が高められたＣｕ（銅）配線膜の形成方法に関する。
【０００２】
【従来の技術】
近年、半導体デバイスの高性能化にともない、配線材料としてＣｕ（銅）が使用されている。その理由は、Ｃｕは、Ａｌ（アルミニウム）に比較して低抵抗であり、ストレスマイグレイションやエレクトロマイグレイションという配線を構成する金属原子の拡散挙動が支配する現象に対して、高い耐性をもっているからである。
【０００３】
このようなＣｕを用いた配線の形成については、絶縁膜に配線及び接続孔（ビアホール、またはコンタクトホール）のパターンを形成し、その後バリア膜を成膜、さらに、銅（Ｃｕ）膜をパターン凹部に埋め込み、ＣＭＰ（化学的機械研磨法）により余分な銅膜を除去して行う方法が用いられている。
【０００４】
例えば、特開平１０−７９３８９号では、銅配線製造方法として基板上に形成され、凹部が設けられた絶縁膜上にＣＶＤ法によって銅薄膜を形成し、凹部内をその銅薄膜の銅材料で充填する際、銅薄膜を形成するＣＶＤ工程を２回以上に分割し、分割されたＣＶＤ工程の間に、前工程で形成されている銅薄膜を流動化させるための熱処理工程を設けることが提案されている。
【０００５】
現在までのところ、半導体デバイスの配線膜形成方法としては、ＰＶＤによるバリア膜の形成、ＰＶＤによるＣｕのシード膜（電解銅メッキの電極用下地膜）の形成、そして電解銅メッキによる埋め込み技術が広く用いられている。
【０００６】
例えば、特開平１１−１３５５０４号では、エレクトロマイグレイション耐性が良好な銅膜の形成を目的として、半導体基板の上方に形成された絶縁膜に溝を形成する工程と、ターゲットを用いるスパッタによって絶縁膜の上と溝の中に第一の銅膜を形成する工程と、第一の銅膜を加熱してリフローする工程と、第二の銅膜を第一の銅膜の上に、メッキ又はＣＶＤ法（化学気相成長法）により成長させる工程と、絶縁膜の上の第二の銅膜、第一の銅膜をＣＭＰ法により除去することにより、溝の中に少なくとも第一の銅膜を残す工程とからなる半導体装置の製造方法が提案されている。
【０００７】
電解銅メッキによる埋め込みは、コストのかからない技術として広く採用されてきているが、上述のように、予め、電極としてシード膜を形成しておく必要がある。そこで、今後、半導体デバイスの微細化に伴い、ＰＶＤ法に代わるＣｕシード膜の形成方法として、カバレッジ（被覆性）の良いＣＶＤ法が有力な候補として上げられている。
【０００８】
【発明が解決しようとする課題】
近年、配線の微細化にともない、カバレッジの良好なＣＶＤ法によるシード膜の形成が有望視されている。
【０００９】
前述した特開平１１−１３５５０４号で提案されている方法では、スパッタで形成した銅膜に対して加熱（アニール）することにより当該銅膜を一旦流動化させている。しかし、今後、より薄くすることが要求される下で、ＣＶＤ法によって形成されたＣｕシード膜では、薄くなるほど、加熱（アニール）によって凝集する可能性が高まるという問題がある。そして、Ｃｕシード膜の形成段階で凝集が生じ、ところどころに膜のない下地（バリア膜）が露出してしまうと、その後の電解銅メッキによる埋め込み工程後にボイド（空隙）が発生するという新たな問題も生じてしまう。
【００１０】
また、例えば、ＣＶＤ法によって、シード膜として第一の銅膜が形成される工程と、第一の銅膜を電極としたメッキ法により第二の銅薄膜が形成される半導体デバイスの製造方法では、従来から、ＴｉＮ等の拡散バリア用下地膜と界面をなすＣｕ膜の密着性が弱いという課題があった。そのため、ＣＶＤ法による銅配線膜形成後の研磨工程（ＣＭＰ工程）では、Ｃｕ膜がＴｉＮ等の拡散バリア用の下地膜から剥がれてしまうという不具合が発生することがあった。
【００１１】
そこで、本発明は、カバレッジが良好であるというＣＶＤ法の特徴をいかし、ＣＶＤ法によってシード膜となる銅薄膜を形成しながら、なおかつこのようにＣＶＤ法によって形成された銅薄膜と拡散バリア用下地膜との密着性を、シード膜のアニールという手法を用いることで容易に、しかも凝集を起こさずに改善できる銅配線膜形成方法を提案することを目的としている。
【００１２】
【課題を解決するための手段】
前記課題を解決するため、この発明が提案する銅配線膜形成方法は、半導体基板上に形成され、凹部が設けられた絶縁膜上に拡散バリア用下地膜を形成し、さらにその上にＣＶＤ法によって、第一の銅膜が形成される工程と、当該第一の銅膜を電極としたメッキ法により第二の銅膜が形成される銅配線膜形成方法において、前記第一の銅膜形成工程と第二の銅膜形成工程の間に、第一の銅膜を２００〜５００℃の温度範囲で、１０ＫＰａ〜４０ＫＰａの圧力にて加熱（アニール）する工程が設けられていることを特徴とするものである。
【００１３】
ここで、加熱（アニール）工程における加熱温度を２００〜５００℃の範囲としたのは、ＣＶＤ法による銅の成膜条件が、通常約２００℃であるため、それ以上の温度で加熱しないと加熱（アニール）工程を介在させることによる密着性改善の効果が不充分となるからであり、また、５００℃を越えると、熱によって基板が損傷を被るおそれがあるので好ましくないからである。
【００１４】
なお、加熱（アニール）工程においてより良好な密着性の改善が確認できる、より好ましい加熱温度は３５０〜４５０℃の範囲である。
【００１５】
前記の本発明の銅配線膜形成方法において、加熱（アニール）工程の雰囲気を、１０ＫＰａ以上とすると、極めて薄く形成されている第一の銅膜を、前記の２００〜５００℃という温度条件で加熱（アニール）したときに、流動化させたり凝集させたりすることがなく、さらに、密着性を向上できる。
【００１６】
前述した本発明の銅配線膜形成方法において、第二の銅膜形成工程の後に、第二の加熱（アニール）工程を行うこととすると、配線の信頼性を高め、さらに密着性の向上を図る上で有利である。
【００１７】
また、前述した本発明の銅配線膜形成方法において、第一の銅膜形成工程で形成される第一の銅膜の厚さは１００ｎｍ以下とすることが望ましい。
【００１８】
第一の銅膜は、いわゆるシード（Seed）膜と呼ばれるもので、その後の工程の電解メッキ法の電極としての機能が満足される厚さであれば、コスト上、薄ければ薄いほどよいとされており、通常、その厚さは２０ｎｍ〜せいぜい１００ｎｍとすることが製造コスト上有利だからである。
【００１９】
そして、本発明の銅配線膜形成方法で採用される加熱温度範囲（２００〜５００℃）（より好ましくは、３５０〜４５０℃）で行われる第一の加熱工程、好ましくは、雰囲気を１０ＫＰａ以上としつつかかる温度範囲で行われる第一の加熱工程によれば、前記のように１００ｎｍ以下と薄い第一の銅膜であっても、流動化や凝集を生じさせることなく密着性の改善を図ることができる。
【００２０】
【発明の実施の形態】
以下に、本発明の好適な実施形態を添付図面に基づいて説明する。
【００２１】
図１は、本発明の銅配線膜形成方法に使用される銅配線膜形成装置の一例の概略構成を表すものである。
【００２２】
図１図示の装置は、図２図示のように、半導体基板１上に形成され、凹部が設けられた絶縁膜２上に、拡散バリア用下地膜としてＴｉＮ膜３が、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition ）で成膜され、この上に、ＣＶＤ法によって第一の銅膜４が形成され、次いで、この第一の銅膜４を加熱（アニール）する工程を行うまでのシステムの一例を表すものである。
【００２３】
この場合、絶縁膜２が、例えば有機低誘電率膜であってもかまわない。しかも、拡散バリア用下地膜は、ＴｉＮ膜に限られることなく、Ｔａ、ＴａＮ、ＷｘＮや、ＴｉＳｉＮ等の高融点金属膜でも可能であり、また、この拡散バリア用下地膜の成膜方法もＣＶＤ法に限られず、スパッタリングなどを用いてもかまわない。また、拡散バリア用下地膜は、成膜後、膜質の改善のため、水素やＡｒガスなどのプラズマにさらされていてもかまわない。
【００２４】
図１図示の銅配線膜形成装置は、一例としてマルチチャンバ方式の装置として構成され、搬送ロボット（基板搬送機構）１８を内蔵したセパレーションチャンバ（トランスファーチャンバ）１４が中央に設けられ、セパレーションチャンバ１４の周囲に３つのプロセスチャンバ、すなわち拡散バリア用ＴｉＮＣＶＤチャンバ１１、銅膜用ＣＶＤチャンバ１２、アニールチャンバ１３を配し、さらに、２つのロード／アンロード・ロックモジュール１５、１６が付設されているものである。各チャンバ等には、ゲートバルブ１７が設けられている。
【００２５】
なお、ここで「モジュール」とは、装置・機械・システムを構成する部分で、機能的にまとまった部分を意味する。したがって、前記の３つのプロセスチャンバ（拡散バリア用ＴｉＮＣＶＤチャンバ１１、銅膜用ＣＶＤチャンバ１２、アニールチャンバ１３）も当然、モジュールとして構成されており、これらのプロセスが実施される場所を指す用語としてチャンバが使用される。
【００２６】
セパレーションチャンバ１４の内部には、搬送ロボット（基板搬送機構）１８が設けられ、搬送ロボット１８は、そのハンドで基板１９を各チャンバ等に搬入、又は、各チャンバ等から搬出する。上記装置において、カセット（図示せず）にセットされた１枚の基板１９は、図面左側のロード／アンロード・ロック・モジュール１５から搬送ロボット１８によってセパレーションチャンバ１４内に搬入される。
【００２７】
拡散バリア用ＴｉＮＣＶＤチャンバ１１、銅膜用ＣＶＤチャンバ１２、アニールチャンバ１３のそれぞれのチャンバで所定のプロセスが行われ、図２（ｃ）図示のように、半導体基板１上に形成され、凹部が設けられた絶縁膜２上に、拡散バリア用下地膜としてＴｉＮ膜３がＭＯＣＶＤ法で成膜され、この上に、ＣＶＤ法によって第一の銅膜４が形成され、次いで、この第一の銅膜４を加熱（アニール）する工程が行われた後に、これらの一連の処理が施された基板１９は、搬送ロボット１８によってロード／アンロード・ロックモジュール１６に戻されて搬出される。上記の構成において、プロセスチャンバについてもう少し詳細に述べる。
【００２８】
拡散バリア用ＴｉＮＣＶＤチャンバ１１、銅膜用ＣＶＤチャンバ１２、アニールチャンバ１３は、それぞれ真空排気機構１１ａ、１２ａ、１３ａを備えている。各プロセスチャンバは、その真空排気機構１１ａ、１２ａ、１３ａによって内部を適宜、減圧状態、すなわち所望の真空状態に保持される。真空排気機構１１ａ、１２ａ、１３ａの動作はコントローラ２０によって制御される。
【００２９】
拡散バリア用ＴｉＮＣＶＤチャンバ１１、銅膜用ＣＶＤチャンバ１２、アニールチャンバ１３の各プロセスチャンバは、搬送ロボット１８により各プロセスチャンバ内に搬入される基板１９を配置できる基板支持機構（不図示）を具備し、その上で各工程のプロセスが進行し、しかも、基板１９を所定の温度に加熱できる基板加熱機構（不図示）も設置されている。
【００３０】
アニールチャンバ１３で使用されるガス（主にＡｒが使用されるが、Ｎ２、Ｈ２も使用可能）は、主にＭＦＣ（マスフローコントローラ）と配管より構成されるガス供給系（図示せず）により、アニールチャンバ１３内へ導入される。なお、その他のチャンバで使用されるプロセスガスの流量制御も上記コントローラ２０によって行われる。
【００３１】
本発明に係るＣｕ配線膜形成方法は、前述のように、基板１９が、拡散バリア用ＴｉＮＣＶＤチャンバ１１、銅膜用ＣＶＤチャンバ１２、アニールチャンバ１３の順に搬送され、それぞれ拡散バリア用のＴｉＮ膜３が成膜された後に、第一の銅膜４が成膜され、次に第一の銅膜４をアニール処理するという各工程の順序を特徴としている。図１図示の装置を用いて行われるこれらの各工程のプロセス条件の一例を以下に説明する。
【００３２】
まず、拡散バリア用ＴｉＮＣＶＤチャンバ１１によって行われる、半導体基板１上に形成され、凹部が設けられた絶縁膜２上に、拡散バリア用下地膜としてＴｉＮ膜３がＭＯＣＶＤで成膜されて図２（ａ）図示状態となるＴｉＮＣＶＤ成膜工程であるが、拡散バリア用ＴｉＮＣＶＤチャンバ１１内の内部圧力は、例えば、０．１〜１５Ｐａの範囲で、基板１９の温度は、約３００〜４００℃となるように加熱される。この状態で、まず原料ガスとしてＴＤＡＡＴ（テトラキスジアルキルアミノチタン）を、例えば、０．００４〜０．２ｇ／ｍｉｎ．の範囲で供給する。このとき、配管内で原料ガスの流動性を良くするために添加するキャリアガス（Ａｒ：アルゴンガス）は、約０．０５〜３．０ｇ／ｍｉｎ（約３０〜１７０ｍｌ／ｍｉｎ）の流量範囲とする。添加ガス（ＮＨ３：アンモニアガス）は、例えば、０．７６〜３８０ｍｇ／ｍｉｎの流量範囲で供給される。上記の条件で、拡散バリア膜３を、１０ｎｍの膜厚で成膜した（図２（ａ））。
【００３３】
次に、上記ＴｉＮＣＶＤ成膜工程を終えた基板１９は、銅薄膜用ＣＶＤチャンバ１２内に搬入され、ここで、拡散バリア用下地膜としてのＴｉＮ膜３の上に、ＣＶＤ法によって第一の銅膜４が形成されて図２（ｂ）図示の状態となる銅薄膜の成膜工程が行われる。銅膜用ＣＶＤチャンバ１２内の内部圧力は、例えば、１．０ＫＰａに保持され、基板１９の温度は、約１７０℃に設定されている。この状態で、原料ガスとしてＣｕ（ｈｆａｃ）（ｔｍｖｓ）（トリメチルビニルシリルヘキサフルオロアセチルアセトナト酸塩銅Ｉ）を使用し、第一の銅膜４の成膜を行った（図２（ｂ））。
【００３４】
第一の銅膜４の成膜工程を終えた基板１９は、アニールチャンバ１３内に搬入され、ここで、図２（ｃ）図示のように、第一の銅膜４を加熱（アニール）する工程が行われる。アニールの条件は、例えば、アニールチャンバ１３内にアルゴンガス（Ａｒ）を導入し、内部圧力を０．００８〜４０ＫＰａに保持して行う。使用されるガスは、Ａｒ以外に窒素（Ｎ２）もしくは水素のいずれかでもよく、２種類以上の混合ガスで行ってもかまわない。基板１９の温度は、３００〜４００℃であり、加熱時間は、例えば３０分である（図２（ｃ））。
【００３５】
ここで、アニールチャンバ１３までの工程、つまり、拡散バリア膜上に第一の銅膜４を形成するまでの工程は、処理中の基板１９を大気にさらすことなく、真空の雰囲気で連続的に進行されることが望ましい。しかし、第一の銅膜４が形成された基板１９は、アニール工程の前に大気にさらしてもかまわない。実際、第一の銅膜４形成後、真空連続でなく、一旦大気にさらし、電気炉にてアニールを行った場合も、同様の効果が得られた。
【００３６】
この場合、アニール工程は、処理時間として１０分以上行われることが好ましいので、同時に複数枚の基板の一括処理が可能な電気炉で行うことで、生産性の向上を図ることもできる。
【００３７】
【試験例】
ＣＶＤ法によって形成された銅薄膜と拡散バリア用下地膜との密着性を、シード膜のアニールという手法を用いることで容易に、しかも凝集を起こさずに改善できることを以下の実験によって確認した。
【００３８】
最初に、図１図示の装置を用いて、良好な密着性が得られるアニール条件を調査した。
【００３９】
ここで、密着性の強度が、拡散バリア用下地膜とＣｕシード膜の界面状態に関係していることを明瞭にし、また、密着性評価のテープテストの違いを明瞭にするため、銅膜用ＣＶＤチャンバ１２によって成膜するＣｕシード膜は、厚く（膜厚：＞４５０ｎｍ）して評価を行った。
【００４０】
密着性の評価は、前述の工程を経た銅薄膜（第一の銅薄膜４）について、その表面上に１０ｍｍ角の１００個のマス目を切り、そのマス目をセロハンテープで引き剥がすテープテスト法で加熱（アニール）工程時のアニール温度、Ａｒ圧力、及び密着性の関係を調べた（密着性は密着率として剥がれなかったマス目の割合で示し、３回の測定の平均値とした。）。
【００４１】
前述のとおり、Ｃｕを用いた配線を形成するためのＣＭＰ（化学的機械研磨法）の工程で、Ｃｕ膜が剥がれてしまうのは、密着性が悪いためである。このようなテープテスト法による評価手段では、ＣＭＰ工程での耐久性についてのおおまかな目安が与えられる。つまり、密着性が０％では、ＣＭＰ工程でほぼ確実にＣｕ膜は剥がれ、８０％以上では、剥がれることはほぼ起こらない。
【００４２】
まず最初に、図１図示のアニールチャンバ１３において、一定のアニール圧力（＝１．３ＫＰａ）にした時のアニール温度の変化に対する密着性の効果を調べた。その結果を表１に示す。
【００４３】
【表１】
Figure 0004300259
表１の結果より、基板に熱による損傷を与えないアニール温度として４００℃までアニール温度を高めたが、測定したアニール温度の中で最も高温である４００℃から密着性向上の効果が出始めることが確認された。
【００４４】
次に、表１の結果よりアニール温度を４００℃に固定し、アニール圧力を変化させた場合の密着性の効果を調べた。その結果を表２に示す。
【００４５】
【表２】
Figure 0004300259
表２の結果から、アニールを１３ＫＰａ以上の圧力の下で行った場合、密着性が９７％以上と大きく改善され、密着強度が向上することが確認できた。しかも、銅膜の表面は、変色や白濁することなく、金属光沢を維持していた。この結果を下に次の実施例を行った。
【００４６】
【実施例】
本発明に係る銅配線膜形成方法として、実際の半導体デバイスに近い構成として、Ｃｕシード膜（図２中の符号４で示されている第一の銅膜）を３０ｎｍの膜厚にし、これを電極として電解銅メッキを使用した試料で密着性向上の確認を行った。
【００４７】
密着性評価用の試料は、前述した図１図示の装置を用い、つまり、拡散バリア用ＴｉＮＣＶＤチャンバ１１、銅膜用ＣＶＤチャンバ１２を真空一貫の条件で処理を行い、その後、アニール工程だけ電気炉を用いて行った。
【００４８】
電気炉によるアニール条件は、Ａｒガス雰囲気下で１３ＫＰａ、アニール温度４００℃、アニール時間を３０ｍｉｎで行った。
【００４９】
この後、電気炉でアニール処理をしたＣｕシード膜（第一の銅膜、図２中の符号４）を電解メッキの電極にして第二の銅膜（図２中の符号５）を電解銅メッキにより形成して基板１９の凹部を埋め（図２（ｄ）、膜厚：９００ｎｍ）、密着性評価用の試料とした。
【００５０】
現在、第二の銅膜５の形成工程では、電気銅メッキ浴がいくつか使用されており、硫酸銅浴を利用したものが一般的である。本実施例でも、第二の銅膜５の形成においては硫酸銅浴を利用した。
【００５１】
上記の各工程を経た密着性評価用の試料について前記の試験例と同様のテープテストを行ったところ、銅膜の剥離は確認されず、良好な結果が示された。
【００５２】
また、前記の工程を経て、基板１９上の凹部を銅で埋め（図２（ｄ）、膜厚：９００ｎｍ）、銅配線膜を形成した後に、第二の加熱（アニール）工程を行った密着性評価用の試料を準備し、これについて前記の試験例と同様のテープテストを行った。この場合の密着性評価用の試料の作製過程と密着性の評価結果を表３に示す。
【００５３】
【表３】
Figure 0004300259
電解メッキ銅の安定性の向上と密着性をより良好ならしめることを目的として、電解銅メッキ工程後に第二の加熱（アニール）工程を設けて準備した密着性評価用の試料について、密着性の評価を行ったところ、前記の表３に示すとおり、銅膜の剥離は全く確認されず、良好な密着性が確認された。
【００５４】
この第二の加熱工程は、ＣＭＰ（化学的機械研磨法）加工を可能にするためには、必ずしも必要ではないが、配線の信頼性の点から更に密着性の向上が求められる場合があり、その場合には、有効な工程となる。
【００５５】
以上、本発明の好ましい実施形態を添付図面を参照して説明したが、本発明はかかる実施形態に限定されるものではなく、特許請求の範囲の記載から把握される技術的範囲において種々の形態に変更可能である。
【００５６】
例えば、アニール工程の時間については、前述した試験例では、銅膜の厚みが＞４５０ｎｍの場合で３０ｍｉｎ．としたときに良好な密着性が確認されたため、前記の実施例においても同様に３０ｍｉｎ．としたが、試験例に比べ、はるかに薄い３０ｎｍのシード膜の場合は、３０ｍｉｎ．より短いアニール時間でも同等の密着性向上の効果が得られることが予想される。
【００５７】
また、アニール温度に関しても、熱による基板への損傷が確実に起こらない５００℃以下の温度として、４００℃で密着性の評価を行ったが、例えば、４５０℃に設定すれば、３０ｍｉｎ．のアニール時間を短縮しても４００℃の場合と同等の効果が期待される。つまり、アニール工程の時間設定は、銅膜の膜厚やアニール温度等によって変動する。
【００５８】
【発明の効果】
本発明によれば、ＣＶＤ法によって第一の銅膜が形成される工程と、第一の銅膜を電極としたメッキ法により第二の銅薄膜が形成される工程とを含む半導体デバイスの製造方法において、これらの工程の間に、第一の銅膜を２００〜５００℃の温度で、１０ＫＰａ〜４０ＫＰａの圧力にて加熱することにより、前記第一の銅膜が熱により流動化を始めて凝集することなく、なおかつ拡散バリア用下地膜とＳｅｅｄ膜となる前記第一の銅膜との密着性を高めることができる。
【００５９】
その結果、半導体製造工程におけるＣＭＰ（化学的機械研磨法）工程においても膜剥がれが起きない信頼性の高いＣｕ膜配線を形成することができる。
【図面の簡単な説明】
【図１】 本発明の銅配線膜形成方法に使用される銅配線膜形成装置の一例の概略構成を表す図。
【図２】 本発明の銅配線膜形成方法の工程を説明する図であって、（ａ）は半導体基板上に形成され、凹部が設けられた絶縁膜上に、拡散バリア用下地膜が成膜された状態の一部断面図、（ｂ）は、更に第一の銅膜が形成された状態の一部断面図、（ｃ）は加熱処理が施されている状態を説明する一部断面図、（ｄ）は第二の銅膜が形成された状態の一部断面図。
【符号の説明】
１ 半導体基板
２ 絶縁膜
３ ＴｉＮ膜（拡散バリア用下地膜）
４ 第一の銅膜
５ 第二の銅膜
１１ 拡散バリア用ＴｉＮＣＶＤチャンバ
１１ａ、１２ａ、１３ａ 真空排気機構
１２ 銅膜用ＣＶＤチャンバ
１３ アニールチャンバ
１４ セパレーションチャンバ（トランスファーチャンバ）
１５、１６ ロード／アンロード・ロックモジュール
１７ ゲートバルブ
１８ 搬送ロボット（基板搬送機構）
１９ 基板
２０ コントローラ

Claims (2)

  1. 半導体基板上に形成され、凹部が設けられた絶縁膜上に拡散バリア用下地膜を形成し、さらにその上にＣＶＤ法によって、第一の銅膜が形成される工程と、当該第一の銅膜を電極としたメッキ法により第二の銅膜が形成される銅配線膜形成方法において、前記第一の銅膜形成工程と第二の銅膜形成工程の間に、第一の銅膜を２００〜５００℃の温度範囲で、１０ＫＰａ〜４０ＫＰａの圧力にて加熱する工程が設けられていることを特徴とする銅配線膜形成方法。
  2. 第二の銅膜形成工程の後に、第二の加熱工程が行われることを特徴とする請求項１記載の銅配線膜形成方法。
JP2001013621A 2001-01-22 2001-01-22 銅配線膜形成方法 Expired - Fee Related JP4300259B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001013621A JP4300259B2 (ja) 2001-01-22 2001-01-22 銅配線膜形成方法
US09/987,940 US6562219B2 (en) 2001-01-22 2001-11-16 Method for the formation of copper wiring films
KR10-2001-0076590A KR100508422B1 (ko) 2001-01-22 2001-12-05 동배선막 형성 방법
TW090132003A TWI253738B (en) 2001-01-22 2001-12-24 Method to form copper wiring films

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001013621A JP4300259B2 (ja) 2001-01-22 2001-01-22 銅配線膜形成方法

Publications (2)

Publication Number Publication Date
JP2002217202A JP2002217202A (ja) 2002-08-02
JP4300259B2 true JP4300259B2 (ja) 2009-07-22

Family

ID=18880443

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001013621A Expired - Fee Related JP4300259B2 (ja) 2001-01-22 2001-01-22 銅配線膜形成方法

Country Status (4)

Country Link
US (1) US6562219B2 (ja)
JP (1) JP4300259B2 (ja)
KR (1) KR100508422B1 (ja)
TW (1) TWI253738B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777327B2 (en) * 2001-03-28 2004-08-17 Sharp Laboratories Of America, Inc. Method of barrier metal surface treatment prior to Cu deposition to improve adhesion and trench filling characteristics
JP2002329682A (ja) * 2001-04-27 2002-11-15 Anelva Corp Ｃｕ薄膜作製方法
US7235487B2 (en) * 2004-05-13 2007-06-26 International Business Machines Corporation Metal seed layer deposition
JP3918851B2 (ja) * 2005-06-03 2007-05-23 株式会社村田製作所 積層型電子部品および積層型電子部品の製造方法
CN100578743C (zh) * 2005-12-02 2010-01-06 株式会社爱发科 Cu膜的形成方法
KR100885186B1 (ko) * 2007-05-03 2009-02-23 삼성전자주식회사 확산 베리어 필름을 포함하는 반도체 소자의 형성 방법
WO2010038433A1 (ja) * 2008-09-30 2010-04-08 ローム株式会社 プローブカードの製造方法、プローブカード、半導体装置の製造方法およびプローブの形成方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3547027B2 (ja) 1996-08-30 2004-07-28 株式会社アルバック 銅配線製造方法
JP3263611B2 (ja) 1996-08-30 2002-03-04 株式会社アルバック 銅薄膜製造方法、銅配線製造方法
JP3261317B2 (ja) 1996-08-30 2002-02-25 株式会社アルバック 銅配線製造方法、及び銅配線
JP3281816B2 (ja) 1996-09-02 2002-05-13 株式会社アルバック 銅配線製造方法
JPH10135504A (ja) 1996-10-31 1998-05-22 Tokyo Electric Power Co Inc:The 太陽電池モジュール配線用コネクタとその接続方法
JP3500564B2 (ja) 1997-12-19 2004-02-23 富士通株式会社 半導体装置の製造方法
JP3187011B2 (ja) * 1998-08-31 2001-07-11 日本電気株式会社 半導体装置の製造方法
US6242349B1 (en) * 1998-12-09 2001-06-05 Advanced Micro Devices, Inc. Method of forming copper/copper alloy interconnection with reduced electromigration
KR100309809B1 (ko) * 1998-12-28 2001-11-15 박종섭 반도체소자의구리금속배선형성방법
KR100559028B1 (ko) * 1998-12-29 2006-06-15 주식회사 하이닉스반도체 반도체 소자의 구리 배선 형성 방법
US6096648A (en) * 1999-01-26 2000-08-01 Amd Copper/low dielectric interconnect formation with reduced electromigration
KR20000056452A (ko) * 1999-02-22 2000-09-15 윤종용 반도체 소자의 구리 배선 형성방법
KR100407681B1 (ko) * 2000-06-26 2003-12-01 주식회사 하이닉스반도체 반도체 소자의 금속배선 형성방법

Also Published As

Publication number Publication date
US6562219B2 (en) 2003-05-13
KR20020062560A (ko) 2002-07-26
KR100508422B1 (ko) 2005-08-18
JP2002217202A (ja) 2002-08-02
US20020134686A1 (en) 2002-09-26
TWI253738B (en) 2006-04-21

Similar Documents

Publication Publication Date Title
JP5376361B2 (ja) タングステン膜の製造方法および装置
US6297147B1 (en) Plasma treatment for ex-situ contact fill
KR100952685B1 (ko) 반도체 장치의 제조 방법, 반도체 제조 장치 및 기억 매체
US20030034251A1 (en) Apparatus and method of surface treatment for electrolytic and electroless plating of metals in integrated circuit manufacturing
WO2005008759A1 (en) Multiple-step electrodeposition process for direct copper plating on barrier metals
EP1069213A2 (en) Optimal anneal technology for micro-voiding control and self-annealing management of electroplated copper
KR20140141586A (ko) 반도체 장치, 반도체 장치의 제조 방법, 반도체 제조 장치
US7442267B1 (en) Anneal of ruthenium seed layer to improve copper plating
US20080315429A1 (en) Method for improving the selectivity of a cvd process
US20100099252A1 (en) Methods to completely eliminate or significantly reduce defects in copper metallization in IC manufacturing
US8721846B2 (en) Method of forming film, film forming apparatus and storage medium
JP4300259B2 (ja) 銅配線膜形成方法
US6689683B2 (en) Method of manufacturing a semiconductor device
KR101396624B1 (ko) 성막 방법 및 처리 시스템
JP5526189B2 (ja) Ｃｕ膜の形成方法
US7341945B2 (en) Method of fabricating semiconductor device
WO2021060115A1 (ja) 半導体装置の製造方法及び半導体装置の製造装置
US6887522B2 (en) Method for forming a copper thin film
US7344979B2 (en) High pressure treatment for improved grain growth and void reduction
JP4327407B2 (ja) 銅配線膜形成方法
KR100742792B1 (ko) 구리 박막을 어닐링하기 위한 방법 및 장치
JP2000331957A (ja) Ｃｕ配線膜形成方法
JP3490317B2 (ja) 化学蒸着法による銅薄膜形成法
JP2007214593A (ja) 銅配線膜形成方法及び配線膜
KR102059324B1 (ko) Cu막의 형성 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071219

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080805

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081001

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081028

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081222

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090226

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120501

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130501

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130501

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140501

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees