CN100578743C - Cu膜的形成方法 - Google Patents

Cu膜的形成方法 Download PDF

Info

Publication number
CN100578743C
CN100578743C CN200680044745A CN200680044745A CN100578743C CN 100578743 C CN100578743 C CN 100578743C CN 200680044745 A CN200680044745 A CN 200680044745A CN 200680044745 A CN200680044745 A CN 200680044745A CN 100578743 C CN100578743 C CN 100578743C
Authority
CN
China
Prior art keywords
film
diffusion barrier
barrier metal
cvd
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN200680044745A
Other languages
English (en)
Other versions
CN101317251A (zh
Inventor
吉滨知之
原田雅通
丰田聪
牛川治宪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of CN101317251A publication Critical patent/CN101317251A/zh
Application granted granted Critical
Publication of CN100578743C publication Critical patent/CN100578743C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

提供一种Cu膜的形成方法，在基板上用溅射法形成Ti或Ta扩散阻挡金属膜，而后在该扩散阻挡金属膜上以溅射法形成氮化物膜，在该氮化物膜上用CVD法形成Cu膜后，在100～400℃下进行退火处理。通过上述方法形成的Cu膜，可以提高扩散阻挡金属膜与Cu膜间的附着性。

Description

Cu膜的形成方法
技术领域
本发明涉及Cu膜的形成方法，尤其涉及通过处理扩散阻挡金属膜和Cu膜的界面使扩散阻挡金属膜和Cu膜的附着性提高的Cu膜的形成方法。
背景技术
多年来，Cu膜的形成均是在基板上设置的绝缘膜(例如硅氧化物膜)上形成配线用的沟槽及通孔，然后为防止Cu向绝缘膜中扩散，用溅射法及CVD法形成扩散阻挡金属膜(TiN、TaN、WN等膜)之后，用CVD法形成Cu膜，并通过此法形成Cu配线膜的。
如上所述，在用CVD法形成Cu膜的情况下，或用CVD法直接在扩散阻挡金属膜上形成Cu膜，或使用有机钛材料及有机钽材料，用CVD法在扩散阻挡金属膜上形成氮化钛膜及氮化钽膜之后，用CVD法在其上形成Cu膜(参照专利文献1)，或者用溅射法在扩散阻挡金属膜上形成薄Cu膜之后，再用CVD法在其上形成Cu膜(参照专利文献2)。
在上述现有技术中，存在扩散阻挡金属膜和Cu膜的附着性不能满足要求，无法经受其后的CMP工序等的问题。
如上所述，当在扩散阻挡金属膜上直接形成Cu膜的情况下，扩散阻挡金属膜和Cu膜间的附着性差，尤其在Ta系扩散阻挡金属膜中，即使在成膜后进行热处理(退火处理)附着性也不能改善，而且，扩散阻挡金属膜上的Cu的初始核生成密度低，难以获得光滑的平面形状。
此外，如专利文献1所述，用CVD法在扩散阻挡金属膜上形成氮化钛及氮化钽之后，仅用CVD法形成Cu膜很难获得足够的附着性。
此外，如专利文献2所述，用溅射法在扩散阻挡金属膜上形成薄薄的Cu膜后再用CVD法形成Cu膜的情况下，同样存在附着性难以提高的问题。也就是说，用溅射法形成的Cu膜，由于其膜厚依赖于成膜的基板表面的几何形状，因而如果配线沟槽的宽度很窄，则在深的沟槽的侧面部及底面部上成膜不全，不仅无法获得可有效改善附着性的均匀膜厚，而且还存在沟槽以外的平坦部位膜厚变厚的问题。若Cu膜过厚，则在其后用CVD法形成Cu膜时，Cu核将在该平坦部位选择性形成，从而使侧面部及底面部上的敷层覆盖度变得更差。
专利文献1：特开2004-40128号公报(权利要求范围等)
专利文献2：特开平4-242937号公报(权利要求范围等)
发明内容
本发明的课题是解决上述现有技术中存在的问题，提供一种Cu膜的形成方法，其能使扩散阻挡金属膜和Cu膜间的附着性提高。
本发明人等发现，用溅射法形成的Ti及Ta等扩散阻挡金属膜(下文Ti膜的情况下，也称之为PVD-Ti膜)和用CVD法形成的Cu膜(下文也称之为CVD-Cu膜)间的附着性低下的问题，可通过扩散阻挡金属膜形成后的适当的后处理，或以适当的温度实施后退火处理加以解决，进而实现本发明。
在上述情况下，作为扩散阻挡金属膜形成后的后处理，可通过在扩散阻挡金属膜表面上形成氮化金属膜，或使氮气(N2气)之类的含氮原子的气体化学吸附到扩散阻挡金属膜表面，以及低温(400℃以下)退火处理确保附着性。具体地说，可以认为由于氮化金属膜及被化学吸附的氮分子层等占有了活性的金属吸附部位，抑制了与扩散阻挡金属膜表面上的氧、氟化合物、水、氨等杂质的反应生成物层(例如当杂质为氧的情况下，由于与钛的反应而生成的钛氧化物之类的界面层)的形成，因而即使是低温条件下的退火处理，扩散阻挡金属(Ti及Ta等)和Cu的相互扩散变得很容易，从而使附着性提高。
本发明的一种Cu膜形成方法，其用溅射法在基板上形成作为扩散阻挡金属膜的Ti膜或Ta膜，用CVD法在该扩散阻挡金属膜上形成Cu膜，其特征在于：在该方法中，在用溅射法在前述扩散阻挡金属膜上形成氮化物膜，用CVD法在该氮化物膜上形成Cu膜之后，以100～400℃，优选以200～350℃进行退火处理。
若在该温度范围内进行退火处理，则可以在所形成的膜上消除应力迁移，提高耐久性。如果退火处理温度低于100℃，即使形成氮化物膜，与CVD-Cu膜的界面附着性也很差，此外，如果超过400℃，有可能在工艺过程中产生金属膨胀，Cu膜断裂。
在进行了前述退火处理之后，用PVD法、电镀法、CVD法或ALD法在CVD-Cu膜上再次形成Cu膜，然后根据需要以100～400℃，优选以200～350℃再次进行退火处理。
本发明的另一种Cu膜形成方法，其用溅射法在基板上形成作为扩散阻挡金属膜的Ti膜或Ta膜，用CVD法在该扩散阻挡金属膜上形成Cu膜，其特征在于：在该方法之中，在用溅射法在前述扩散阻挡金属膜上形成氮化物膜、用CVD法在该氮化物膜上形成Cu膜之后，用PVD法、电镀法、CVD法或ALD法在该Cu膜上再次形成Cu膜，然后以100～400℃，优选以200～350℃进行退火处理。该退火处理温度范围可根据上述范围进行选择。
其特征在于：在提供Ar气的状态下形成前述扩散阻挡金属膜，此外，在提供Ar气和N2气的状态下形成前述氮化物膜。
本发明的另一种Cu膜形成方法，其用溅射法在基板上形成作为扩散阻挡金属膜的Ti膜或Ta膜，用CVD法在该扩散阻挡金属膜上形成Cu膜，其特征在于：在该方法之中，在通过使前述扩散阻挡金属膜上吸附含氮原子气体形成含氮原子的分子层、用CVD法在该含氮原子的分子层上形成Cu膜之后，以100～400℃，优选以200～350℃进行退火处理。在该退火处理之后，用PVD法、电镀法、CVD法或ALD法在Cu膜上再次形成Cu膜，然后根据需要以100～400℃，优选以200～～350℃再次进行退火处理。该退火处理温度范围也可根据上述范围进行选择。此外，采用该形成方法的情况下，扩散阻挡金属膜也可在提供Ar气状态下形成。
本发明的另一种Cu膜形成方法，其用溅射法在基板上形成作为扩散阻挡金属膜的Ti膜或Ta膜，用CVD法在该扩散阻挡金属膜上形成Cu膜，其特征在于：在该方法之中，在通过使前述扩散阻挡金属膜上吸附含氮原子气体形成含氮原子的分子层、用CVD法在该含氮原子的分子层上形成Cu膜之后，用PVD法、电镀法、CVD法或ALD法在该Cu膜上再次形成Cu膜，然后以100～400℃，优选以200～350℃进行退火处理。该退火处理温度范围可根据上述范围进行选择。此外，采用该形成方法情况下，扩散阻挡金属膜也可在提供Ar气状态下形成。
对于前述含氮原子的气体，可列举的有N2气、NH3气，此外，对于所形成的含氮原子的分子层，可列举的有与含氮原子的气体种类对应的氮分子层、NH3分子层。
发明效果：若采用本发明，扩散阻挡通过设置薄薄的氮化物膜或含氮原子的分子层膜作为扩散阻挡金属膜和Cu膜的界面层，即使是低温退火处理，仍具有可改善扩散阻挡金属膜和Cu膜间的附着性的效果。
具体实施方式
若采用本发明的实施方式，在采用磁控管溅射法之类的溅射法，众所周知的工艺条件下提供Ar气边形成的由Ti及Ta等构成的具有规定膜厚的扩散阻挡金属膜上，采用磁控管溅射法之类的溅射法，在众所周知的工艺条件下，边提供Ar气和N2气边形成具有规定膜厚的氮化物膜，用CVD法在该氮化物膜的上面，在众所周知的工艺条件下用含铜的有机化合物原料形成具有规定膜厚的铜膜之后，以100～400℃，优选以200～350℃进行退火处理，形成Cu膜。在此情况下，也可在进行退火处理之后，用PVD法、电镀法、CVD法或ALD法，在CVD-Cu膜上再次形成具有规定膜厚的Cu膜，然后以100～400℃，优选以200～350℃再次进行退火处理。
扩散阻挡金属膜(Ti膜及Ta膜等)可用由扩散阻挡金属膜的构成金属(Ti及Ta等)构成的靶，在众所周知的工艺条件下，例如，在Ar气等惰性气体流量5～10sccm，放电电压300～500V的条件下，以规定的膜厚形成。
氮化物膜在扩散阻挡金属膜上的形成，可在众所周知的工艺条件下进行，例如可通过提供Ar气和N2气形成具有规定厚度的氮化钛膜(下文称之为TiN膜)。例如，可在Ar气(5～10sccm、例如8sccm)以及N2气(规定量的N2气，例如40sccm)、基板电压(300～500V，例如100V)，规定的阴极功率(例如5kW)的条件下进行。在此情况下，可通过该提供的Ar气和N2气的比例获得Ti和N2的比例各不相同的膜构成的TiN膜。从附着性的角度而言，N2气量越少，即TiN中的N的比例越小越好。
CVD-Cu的形成可在众所周知的工艺条件下进行。对于CVD-Cu膜的原料，并无特殊限制，可列举的有含铜有机化合物，例如Cu(hfac)(tmvs)。该工艺可用Cu(hfac)(tmvs)作为原料，在成膜压力100～200Pa、成膜温度180～220℃的条件下进行。
采用PVD法在CVD-Cu膜上形成Cu膜，可在众所周知的条件下进行。例如可用PVD法在CVD-Cn膜上，在Ar气流量5～10sccm、放电电压400～600V的条件下，以规定的厚度形成Cu膜。此外，也可在众所周知的工艺条件下用电镀法及其它方法形成Cu膜。
若采用本发明的另一种实施方式，也可仅在用PVD法、电镀法、CVD法或ALD法形成Cu膜之后进行退火处理。
若采用本发明的另一种实施方式，既可通过使扩散阻挡金属膜上吸附例如N2气或NH3气，分别形成含氮原子的氮分子层或NH3分子层，在该含氮原子的分子层上采用上述方法形成CVD-Cu膜后，以上述温度进行退火处理，也可在进行该退火处理之后，如上所述，用PVD法、电镀法、CVD法或ALD法在CVD-Cu膜上再次形成Cu膜，然后以上述温度再次进行退火处理。
若采用本发明的另一种实施方式，既可通过使扩散阻挡金属膜上吸附例如N2气或NH3气，分别形成含氮原子的氮分子层或NH3分子层，在该含氮原子的分子层上采用上述方法形成CVD-Cu膜后，如上所述，用PVD法、电镀法、CVD法或ALD法在该Cu膜上再次形成Cu膜，然后以上述温度进行退火处理。
如上所述，若使用N2气或NH3气之类含氮原子的气体，只带有低能量的这些气体分子在某种程度上保持其特性的状态下与Ti等活泼金属带有的电子弱结合。因此可以认为在Ti金属等的表面上已经吸附含氮原子分子层，例如氮分子层、氨分子层或它们的原子团层。
在形成前述原子团层的情况下，可在外部预先生成原子团，把生成的原子团运送到用于形成含氮原子的分子层的容器内。生成该原子团的装置及方法并无特殊限制，只要是能从含氮原子的气体中生成原子团的装置就行。例如可使用通过给特开2005-298851号公报中所述的催化剂收容容器提供含氮原子的气体生成原子团。若使用该催化剂收容容器，通过使含氮原子的气体与加热的催化剂接触并使之活性化，即可生成所需的原子团。该催化剂收容容器以内部空间的形状呈朝活性化的气体的出口方向逐渐变窄的形态，例如呈截头锥形及螺旋形形成。
通常作为扩散阻挡金属采用的金属是Ti及Ta及W之类的活泼金属，如上所述，与氧、氟化合物、水、氨等杂质的反应性极强。因此，可在由这种扩散阻挡金属构成的膜和CVD-Cu膜的界面上形成源于这些杂质的界面层(例如钛氧化物等，可参照下述参考例。)对扩散阻挡金属膜和Cu膜的附着性产生影响。通过控制该界面层的形成，可提高扩散阻挡金属膜和Cu膜的附着性。也就是说，通过使之形成作为界面层的极薄的金属氮化物膜或通过使扩散阻挡金属表面化学性吸附氮气等，形成含氮原子的分子层，即通过在较低的温度(一般在100～400℃，优选在200～350℃)条件下的退火处理，提高扩散阻挡金属膜和CVD-Cu膜间的附着性。
在众所周知的条件下用溅射法(PVD法)形成Ti及Ta等扩散阻挡金属膜，然后在众所周知的条件下形成CVD-Cu膜的情况下，若不加任何处理，则扩散阻挡金属膜和Cu膜的附着性未必良好。可以认为这是在溅射室内在芯片上形成扩散阻挡金属膜之后，到该芯片运送到CVD室中之前，在CVD室内开始形成Cu膜之前，以及在CVD室内的成膜开始初始阶段中任意一种或所有之中，扩散阻挡金属膜表面变质，其结果是导致扩散阻挡金属膜和CVD-Cu膜间的附着性恶化。
此种膜特性的恶化正如下述实施例中所述，可通过实施扩散阻挡金属/Cu界面的适当控制以及适当的热处理，从附着性不良的状态改善为附着性良好的状态。
为了实施本发明的方法而使用的成膜装置，并无特殊限制，例如可使用图1所示的工艺装置。该工艺装置由下述各部分构成：溅射室1，其在从收容基板的室(未图示)传送来的基板上溅射形成扩散阻挡金属膜；CVD成膜室2，其用于形成CVD-Cu膜；退火室3，其配置了电阻加热式或灯丝加热式等加热手段；传送室4，其安装了用于传送处理后的基板的真空机器人。这些溅射室1、CVD成膜室2以及退火室3在传送室4的周围经闸阀5连接，分别配置有真空排气手段(未图示)。
溅射室1内设有承载基板的基板承载台11，在与该承载台相向的位置上设置了用与扩散阻挡金属相同的金属构成的靶12，溅射室的壁上连接着N2气导入路径13以及Ar导入路径14，通过把Ar气和/或N2导入溅射室，即可形成扩散阻挡金属膜以及氮化物膜以及含氮原子的分子层。在CVD成膜室2内设有承载基板的基板承载台21，通过将被处理基板承载于其上即可形成氮化物膜或在氮分子层上形成CVD-Cu膜。退火室3内设有配置了上述加热手段的基板承载台31。传送室4内设有机器人41以及N2气导入路径42。而在形成CVD-Cu膜之后，在形成PVD-Cu膜的情况下，用未图示的众所周知的PVD装置进行。在以下的实施例中，用图1所示的成膜装置实施工艺。
用图1所示的装置实施本发明的Cu膜形成方法时，例如，首先把被处理基板承载到溅射室1内的基板承载台11上，将室内真空排气，经Ar气导入路径14把Ar气导入溅射室内，在基板上承载台形成具有规定膜厚的扩散阻挡金属膜之后，经该Ar气和N2气导入路径13把N2气导入溅射室内，在扩散阻挡金属膜上形成具有规定厚度的氮化金属膜。然后利用传送室4的机器人41把形成了氮化金属膜的基板传送到CVD成膜室2内之后承载到基板承载台21上，在此处形成具有规定膜厚的CVD-Cu膜之后，利用机器人41把该基板传送到退火室3内，安装到基板承载台31上；在此处加热到规定温度进行退火。然后，利用PVD法、电镀法、CVD法或ALD法形成具有规定膜厚的Cu膜，根据需要进行退火处理后结束工艺。
(参考例1)
在本参考例中探讨了PVD-Ti膜表面上形成了何种组分的膜。用Ti靶，利用溅射法在芯片上形成15nm厚的Ti膜之后，在真空容器内放置1分钟，对该Ti膜表面进行SIMS(次级离子质谱法)分析。其结果示于图2。从图2可以清楚地看出，在Ti膜表面上形成了含O、N、F以及C的膜，F、C的浓度约为1％，因此膜的主要成分是O、N。由此可知，即使在真空容器内，Ti表面仍发生了氧化。
(实施例1)
使用带有热氧化膜的硅芯片作为芯片，在该芯片上采用使用Ti靶的磁控管溅射法，在Ar气流量8sccm、放电电压400V、室温条件下，作为扩散阻挡金属形成15nm厚的Ti膜。然后，在该PVD-Ti膜上，导入8sccm的Ar气以及40sccm的N2气，在基板电压100V、阴极功率5kW的条件下形成TiN膜。然后在TiN膜上采用CVP法，以Cu(hfac)(tmvs)为原料，在成膜压力150Pa、成膜温度200℃的条件下形成100nm的Cu膜之后，在该CVD-Cu膜上采用PVD法，在Ar流量8sccm、放电电压500V的条件下形成1000nm厚的Cu膜(PVD-Cu膜)。然后在350℃进行退火处理。
对于这样获得的芯片，通过所谓胶带测试进行扩散阻挡金属膜和CVD-Cu膜的附着性测试。在该胶带测试中，在PVD-Cu膜表面的中央部位及周边部位的任意位置上用金刚石划出刻纹，把胶带粘贴到该带伤的位置上之后，揭起胶带，用附着在胶带上的Cu膜量评价附着性。
图3(a)示出了该附着性测试结果，同时，图3(b)中示出了与获得的芯片剖面对应的透射电子显微镜(TEM)照片。图3(a)是测试后的芯片的平面图，放大显示了从芯片的中央部位以及周边部位揭下的胶带上带有粘附层的一侧。
此外，为了进行比较，除了未形成TiN膜的，对反复进行上述工艺获得的芯片同样进行了附着性测试。图4(a)示出了该附着性测试结果，同时，图4(b)中示出了与获得的芯片剖面对应的TEM照片。图4(a)是测试后的芯片的平面图，放大显示了从芯片的中央部位以及周边部位上揭下的胶带上带有粘附层的一侧。
从图3(a)及(b)可清楚地看出，若在PVD-Ti膜和CVP-Cu膜之间设置TiN膜，与图4所示的不设置TiN膜的情况相比，在芯片的中央部位及周边部位的Ti膜与Cu的界面上均未出现膜脱落，附着性得到了改善，可以认为这是因为附着性依赖于该界面层(TiN)的厚度，图3(b)的界面层厚度为1.5～2nm左右，而图4(b)的界面层厚度为6～7nm左右。
(实施例2)
使用带热氧化膜的硅芯片作为芯片，在该芯片上以表1所示的条件形成作为扩散阻挡金属膜的PVD-Ti膜、TiN膜以及氮分子层，并且CVD-Cu膜(膜厚100nm)形成之后不进行退火处理，或以350～450℃退火处理3分钟，然后在形成PVD-Cu膜(膜厚1000nm)之后不进行退火处理或以350～450℃退火处理10分钟，制作出在扩散阻挡金属膜上形成Cu膜的16种试料。并且，表1中的试料号13和15两个试料为在PVD-Ti膜上形成了TiN膜的试料，试料号14和16两个试料为在PVD-Ti膜上形成了氮分子层的试料。对该16种试料进行与实施例1相同的胶带测试。表1示出了各种工艺条件和测试结果。
表1
Figure C20068004474500151
表1所示的测试结果中的「NG」表示有脱落，「Δ」表示虽观察到若干脱落但对实用几乎无影响，「OK」表示未观察到脱落。
从表1的结果可知，形成作为配线膜的CVD-Cu膜之后以及形成PVD-Cu膜之后均未进行退火处理的试料(试料编号1)的情况下，以及形成CVD-Cu膜后虽未进行退火处理但在形成PVD-Cu膜后进行了350℃的退火处理的试料(试料编号2)的情况下，以及在形成CVD-Cu膜后进行了350℃或400℃的退火处理，但在形成PVD-Cu膜后未进行退火处理的试料(试料编号5及7)的情况下，附着性均很差，观察到了界面层的脱落。
此外，在形成CVD-Cu膜后虽未进行退火处理但在形成PVD-Cu膜后进行了400℃或450℃的退火处理的试料(试料编号3、4)的情况下，在形成CVD-Cu膜后进行了450℃的退火处理但在形成PVD-Cu膜后未进行退火处理的试料(试料编号9)的情况下，以及在形成CVD-Cu膜后进行了350℃、400℃或450℃的退火处理，同时在形成PVD-Cu后也进行350℃、400℃或450℃的退火处理的试料(试料编号6、8、以及10～16)情况下，附着性均良好，未观察到界面层的脱落。试料编号13及15是使用Ti靶，用导入Ar气的磁控管溅射法形成15nm膜厚的PVD-Ti膜之后，使用Ti靶，用导入Ar气和N2气的磁控管溅射法形成1nm膜厚的TiN膜，然后实施了表1所述的工艺。此外，试料编号14及16是使用Ti靶形成15nm厚的通过导入Ar气获得的PVD-Ti膜之后，导入N2气后不放电，在PVD-Ti膜上形成氮分子层，然后实施了表1所述的工艺。
关于试料编号13及14，图5(a)及图6(a)分别示出对获得的芯片进行了与实施例1相同的胶带测试结果。此外，图5(b)及图6(b)示出与获得的芯片的剖面对应的TEM照片。而图5(a)及图6(a)是测试后的芯片的平面图，示出了从芯片的中央部位(图5a(a1)及图6a(a1))以及周边部位(图5b(b1)以及图6b(b1)上揭下的胶带上带有粘附层的一侧。
从该结果可以清楚地看出，通过形成PVD-Ti膜之后，在该Ti膜上形成TiN膜或氮分子层，即使以低温退火，也不会出现Ti膜和Cu膜界面上的膜脱落，形成了具有良好附着性Cu配线膜。关于退火温度，考虑到Cu的应力迁移，优选是可达到初始目的的尽可能低的低温。因此，如试料编号13及14所示，通常为400℃，优选在350℃以下进行退火处理。
而在上述表1中所示的试料情况下，扩散阻挡金属膜和CVD-Cu膜的界面层的厚度与上述实施例1相同，在设置了TiN膜及氮分子层的情况下为1.5～2nm左右，未设置TiN膜及氮分子层的情况下为6～7nm左右。
(实施例3)
在本实施例中，针对在扩散阻挡金属膜上形成CVD-Cu膜的情况下，探讨了这些膜的界面结构。
使用带热氧化物膜的硅芯片作为芯片，在Ar气流量8sccm、放电电压400V的条件下，采用磁控管溅射法在该芯片上生成15nm厚的作为扩散阻挡金属的Ti膜，并在Ar气流量8sccm、放电电压400V的条件下，在该Ti膜上形成0.5nm厚的TiN膜，在成膜温度200℃的条件下，在该TiN膜上形成100nm厚的Cu膜，然后制作出以350℃退火后的试料。为了进行比较，制作出在上述PVD-Ti膜上直接形成上述CVD-Cu膜之后，经350℃退火处理后不形成TiN膜的试料。
对采用此法获得的试料，采用与实施例1相同的胶带测试法分析PVD-Ti膜和CVD-Cu膜间的附着性，同时分析与试料的剖面对应的TEM照片。其结果与图3(a)、(b)以及图4(a)、(b)所示结果相同。也就是说，若在PVD-Ti膜和CVD-Cu间设置TiN膜，与未设置TiN膜时相比，芯片的中央部位及周边部位均未发现Ti膜和Cu膜的界面上的膜脱落，由此可知附着性得到了改善。此外，界面层的厚度与实施例1相同，设置了TiN膜时的界面层厚度为1.5～2nm左右，未设置TiN膜时的界面层厚度为6～7nm左右。
PVD-Ti膜和CVD-Cu膜的界面层通常可以认为是在芯片上形成Ti膜之后，把该芯片传送到CVD室期间，以及在CVD室内到开始成膜期间，或者在CVD室内开始成膜的初始阶段中的任意一种之中，Ti膜表面被氧化而形成的。在此情况下，可以认为是通过在Ti膜上设置TiN膜及含氮分子层抑制氧化物层(界面层)的形成，由于其厚度极薄，因而在退火处理时，Ti及Cu这二者容易相互扩散，从而改善了附着性的。
(产业化前景)
若采用本发明，由于通过在作为扩散阻挡金属膜和Cu膜的界面层上设置薄薄的氮化物膜或含氮原子的分子层即可改善扩散阻挡金属膜和Cu膜间的附着性，因而本发明是在半导体技术领域内形成配线膜时可利用的有效技术。
附图说明
图1是用于实施本发明的Cu膜形成方法的成膜装置示意图。
图2是参考例1中的Ti膜表面的SIMS分析频谱图。
图3是表示用实施例1得到的试料的附着性以及剖面结构的照片，(a)是表示附着性的胶带测试结果的芯片的平面图，放大显示出从芯片的中央部位及周边部位上揭下的胶带上带有粘附层的一侧，此外，(b)是表示芯片剖面的TEM照片。
图4是表示用实施例1获得的对照试料的附着性以及剖面结构的照片，(a)是表示附着性胶带测试结果的芯片的平面图，放大显示出从芯片的中央部位及周边部位上揭下的胶带上带有粘附层的一侧，此外，(b)是表示芯片剖面的TEM照片。
图5是表示用实施例2获得的试料号13的附着性以及剖面结构的照片，(a)是表示附着性的胶带测试结果的芯片的平面图，示出从芯片的中央部位(a1)以及周边部位(a2)上揭下的胶带上带有粘附层的一侧，此外，(b)是表示芯片剖面的TEM照片。
图6是表示用实施例2获得的试料号14的附着性以及剖面结构的照片，(a)是表示附着性的胶带测试结果的芯片的平面图，示出从芯片的中央部位(a1)以及周边部位(a2)上揭下的胶带上带有粘附层的一侧，此外，(b)是表示芯片剖面的TEM照片。
附图标记说明
1、溅射室，2、CVD成膜室，3、退火室、4、传送室，5、闸阀，11、21、31、基板承载台，12、靶，13、42、N2气导入路径，14、Ar导入路径，41、机器人

Claims (7)

1、一种Cu膜的形成方法，其用溅射法在基板上形成作为扩散阻挡金属膜的Ti膜或Ta膜，用CVD法在该扩散阻挡金属膜上形成Cu膜，其特征在于：在该方法之中，在通过使前述扩散阻挡金属膜上吸附含氮原子的气体形成含氮原子的分子层、用CVD法在该含氮原子的分子层上形成Cu膜之后，以100～400℃进行退火处理。
2、根据权利要求1所述的Cu膜的形成方法，其特征在于：在进行前述退火处理之后，用PVD法或电镀法在前述Cu膜上再次形成Cu膜。
3、根据权利要求2所述的Cu膜的形成方法，其特征在于：在用前述PVD法或电镀法形成Cu膜之后，再次以100～400℃进行退火处理。
4、一种Cu膜的形成方法，其用溅射法在基板上形成作为扩散阻挡金属膜的Ti膜或Ta膜，用CVD法在该扩散阻挡金属膜上形成Cu膜，其特征在于：在该方法之中，在通过使前述扩散阻挡金属膜上吸附含氮原子的气体形成含氮原子的分子层、用CVD法在该含氮原子的分子层上形成Cu膜之后，用PVD法或电镀法在该Cu膜上再次形成Cu膜，然后以100～400℃进行退火处理。
5、根据权利要求1～4中任一项所述的Cu膜的形成方法，其特征在于：在提供Ar气状态下形成前述扩散阻挡金属膜。
6、根据权利要求1～4中任一项所述的Cu膜的形成方法，其特征在于：前述含氮原子的气体是N2气或NH3气，所形成的含氮原子的分子层是氮分子层或NH3分子层。
7、根据权利要求5所述的Cu膜的形成方法，其特征在于：前述含氮原子的气体是N2气或NH3气，所形成的含氮原子的分子层是氮分子层或NH3分子层。
CN200680044745A 2005-12-02 2006-12-04 Cu膜的形成方法 Active CN100578743C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP348856/2005 2005-12-02
JP2005348856 2005-12-02

Publications (2)

Publication Number Publication Date
CN101317251A CN101317251A (zh) 2008-12-03
CN100578743C true CN100578743C (zh) 2010-01-06

Family

ID=38092342

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200680044745A Active CN100578743C (zh) 2005-12-02 2006-12-04 Cu膜的形成方法

Country Status (6)

Country Link
US (1) US20090078580A1 (zh)
EP (2) EP2221864B1 (zh)
JP (2) JPWO2007064012A1 (zh)
KR (1) KR101100288B1 (zh)
CN (1) CN100578743C (zh)
WO (1) WO2007064012A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009044056A (ja) * 2007-08-10 2009-02-26 Ulvac Japan Ltd 銅膜作製方法
JP2013048268A (ja) * 2012-10-18 2013-03-07 Ulvac Japan Ltd 銅膜作製方法
SG11201501175TA (en) 2012-12-19 2015-05-28 Jx Nippon Mining & Metals Corp Tantalum sputtering target and method for producing same
WO2014097900A1 (ja) * 2012-12-19 2014-06-26 Jx日鉱日石金属株式会社 タンタルスパッタリングターゲット及びその製造方法
KR101807451B1 (ko) 2014-06-05 2017-12-08 제이엑스금속주식회사 염화 구리, cvd 원료, 구리 배선막 및 염화 구리의 제조 방법

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4702967A (en) * 1986-06-16 1987-10-27 Harris Corporation Multiple-layer, multiple-phase titanium/nitrogen adhesion/diffusion barrier layer structure for gold-base microcircuit interconnection
JPS6373660A (ja) * 1986-09-17 1988-04-04 Fujitsu Ltd 半導体装置
KR100228259B1 (ko) * 1990-10-24 1999-11-01 고지마 마따오 박막의 형성방법 및 반도체장치
JP2907236B2 (ja) 1991-01-07 1999-06-21 日本電信電話株式会社 半導体装置の製造方法
JPH08107087A (ja) * 1994-10-06 1996-04-23 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3417751B2 (ja) * 1995-02-13 2003-06-16 株式会社東芝 半導体装置の製造方法
US5909637A (en) * 1996-09-20 1999-06-01 Sharp Microelectronics Technology, Inc. Copper adhesion to a diffusion barrier surface and method for same
US5918150A (en) * 1996-10-11 1999-06-29 Sharp Microelectronics Technology, Inc. Method for a chemical vapor deposition of copper on an ion prepared conductive surface
TW417249B (en) * 1997-05-14 2001-01-01 Applied Materials Inc Reliability barrier integration for cu application
JPH11191556A (ja) * 1997-12-26 1999-07-13 Sony Corp 半導体装置の製造方法および銅または銅合金パターンの形成方法
US6461675B2 (en) * 1998-07-10 2002-10-08 Cvc Products, Inc. Method for forming a copper film on a substrate
US6218302B1 (en) * 1998-07-21 2001-04-17 Motorola Inc. Method for forming a semiconductor device
JP3244058B2 (ja) * 1998-07-28 2002-01-07 日本電気株式会社 半導体装置の製造方法
US6017826A (en) * 1998-10-05 2000-01-25 Chartered Semiconductor Manufacturing, Ltd. Chlorine containing plasma etch method with enhanced sidewall passivation and attenuated microloading effect
JP2000164711A (ja) * 1998-11-27 2000-06-16 Toyota Motor Corp 半導体装置
US6187670B1 (en) * 1998-12-02 2001-02-13 Advanced Micro Devices, Inc. Multi-stage method for forming optimized semiconductor seed layers
US6242349B1 (en) * 1998-12-09 2001-06-05 Advanced Micro Devices, Inc. Method of forming copper/copper alloy interconnection with reduced electromigration
JP3519632B2 (ja) * 1999-03-11 2004-04-19 株式会社東芝 半導体装置の製造方法
US6627542B1 (en) * 1999-07-12 2003-09-30 Applied Materials, Inc. Continuous, non-agglomerated adhesion of a seed layer to a barrier layer
US6328871B1 (en) * 1999-08-16 2001-12-11 Applied Materials, Inc. Barrier layer for electroplating processes
US8696875B2 (en) * 1999-10-08 2014-04-15 Applied Materials, Inc. Self-ionized and inductively-coupled plasma for sputtering and resputtering
JP2001298028A (ja) * 2000-04-17 2001-10-26 Tokyo Electron Ltd 半導体デバイス製造方法
US6808612B2 (en) * 2000-05-23 2004-10-26 Applied Materials, Inc. Method and apparatus to overcome anomalies in copper seed layers and to tune for feature size and aspect ratio
US6296747B1 (en) * 2000-06-22 2001-10-02 Applied Materials, Inc. Baffled perforated shield in a plasma sputtering reactor
JP4300259B2 (ja) * 2001-01-22 2009-07-22 キヤノンアネルバ株式会社 銅配線膜形成方法
US7780785B2 (en) * 2001-10-26 2010-08-24 Applied Materials, Inc. Gas delivery apparatus for atomic layer deposition
JP3960774B2 (ja) * 2001-11-07 2007-08-15 株式会社荏原製作所 無電解めっき装置及び方法
US20030091870A1 (en) * 2001-11-15 2003-05-15 Siddhartha Bhowmik Method of forming a liner for tungsten plugs
JP4063619B2 (ja) * 2002-03-13 2008-03-19 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6743721B2 (en) * 2002-06-10 2004-06-01 United Microelectronics Corp. Method and system for making cobalt silicide
US7025866B2 (en) * 2002-08-21 2006-04-11 Micron Technology, Inc. Microelectronic workpiece for electrochemical deposition processing and methods of manufacturing and using such microelectronic workpieces
US7001641B2 (en) * 2002-09-23 2006-02-21 Intel Corporation Seed layer treatment
JP4173393B2 (ja) * 2003-03-24 2008-10-29 株式会社ルネサステクノロジ 半導体装置の製造方法
EP1473761A1 (en) * 2003-05-02 2004-11-03 Air Products And Chemicals, Inc. Method for depositing metal films
US7311946B2 (en) * 2003-05-02 2007-12-25 Air Products And Chemicals, Inc. Methods for depositing metal films on diffusion barrier layers by CVD or ALD processes
JP3913196B2 (ja) 2003-06-06 2007-05-09 松下電器産業株式会社 配線の形成方法
US7064056B2 (en) * 2003-06-13 2006-06-20 Taiwan Semiconductor Manufacturing Co., Ltd. Barrier layer stack to prevent Ti diffusion
JP2004040128A (ja) 2003-08-29 2004-02-05 Ulvac Japan Ltd 化学蒸着法による銅薄膜の形成方法
US7030023B2 (en) * 2003-09-04 2006-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Method for simultaneous degas and baking in copper damascene process
JP4278481B2 (ja) * 2003-10-23 2009-06-17 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4421927B2 (ja) 2004-04-07 2010-02-24 株式会社アルバック 薄膜製造装置用触媒体収納容器、この触媒体収納容器からの反応ガスの供給方法及び薄膜製造装置
US7199045B2 (en) * 2004-05-26 2007-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-filled openings for submicron devices and methods of manufacture thereof

Also Published As

Publication number Publication date
KR101100288B1 (ko) 2011-12-28
EP2221864B1 (en) 2018-04-11
KR20080071616A (ko) 2008-08-04
CN101317251A (zh) 2008-12-03
JP2012212899A (ja) 2012-11-01
US20090078580A1 (en) 2009-03-26
JP5526189B2 (ja) 2014-06-18
JPWO2007064012A1 (ja) 2009-05-07
WO2007064012A1 (ja) 2007-06-07
EP1970947B1 (en) 2016-08-24
EP2221864A2 (en) 2010-08-25
EP1970947A4 (en) 2009-07-22
EP1970947A1 (en) 2008-09-17
EP2221864A3 (en) 2010-11-03

Similar Documents

Publication Publication Date Title
US9978685B2 (en) Conformal amorphous silicon as nucleation layer for W ALD process
US6943097B2 (en) Atomic layer deposition of metallic contacts, gates and diffusion barriers
US8329576B2 (en) Method for improving uniformity and adhesion of low resistivity tungsten film
US7713876B2 (en) Method for integrating a ruthenium layer with bulk copper in copper metallization
US7514120B2 (en) Precoat film forming method
US20070069383A1 (en) Semiconductor device containing a ruthenium diffusion barrier and method of forming
KR101210456B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치
CN100578743C (zh) Cu膜的形成方法
US20120171863A1 (en) Metal silicide film forming method
US20080241357A1 (en) Method for heating a substrate prior to a vapor deposition process
JP2012204655A (ja) ＮｉＳｉ膜の形成方法、シリサイド膜の形成方法、シリサイドアニール用金属膜の形成方法、真空処理装置、及び成膜装置
Koo et al. Study on the characteristics of TiAlN thin film deposited by atomic layer deposition method
WO2021060115A1 (ja) 半導体装置の製造方法及び半導体装置の製造装置
JP2009130288A (ja) 薄膜形成方法
WO2022070925A1 (ja) 半導体装置を製造する方法、及び半導体装置を製造する装置
US20220157600A1 (en) Film forming method, method for manufacturing semiconductor device, film forming device, and system for manufacturing semiconductor device
JP2024058582A (ja) 成膜方法及び成膜装置
US20030235652A1 (en) Precoat film forming method
JP2021008642A (ja) 基板処理方法及び基板処理装置
JP2005123281A (ja) 半導体装置の製造方法
JPH03111570A (ja) 堆積膜形成法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant