KR101210456B1 - 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치 - Google Patents

반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치 Download PDF

Info

Publication number
KR101210456B1
KR101210456B1 KR1020100131802A KR20100131802A KR101210456B1 KR 101210456 B1 KR101210456 B1 KR 101210456B1 KR 1020100131802 A KR1020100131802 A KR 1020100131802A KR 20100131802 A KR20100131802 A KR 20100131802A KR 101210456 B1 KR101210456 B1 KR 101210456B1
Authority
KR
South Korea
Prior art keywords
film
gas
substrate
processing
processing container
Prior art date
Application number
KR1020100131802A
Other languages
English (en)
Other versions
KR20110073342A (ko
Inventor
카즈히로 하라다
히데하루 이타타니
사다요시 호리이
Original Assignee
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 가부시키가이샤 히다치 고쿠사이 덴키
Publication of KR20110073342A publication Critical patent/KR20110073342A/ko
Application granted granted Critical
Publication of KR101210456B1 publication Critical patent/KR101210456B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Composite Materials (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

금속막의 산화에 기인하는 특성 열화(劣化)를 최소한으로 억제할 수 있는 반도체 장치의 제조 방법 및 기판 처리 장치를 제공한다.
처리 용기 내에 기판을 반입하는 공정과, 처리 용기 내에 처리 가스를 공급하여 화학적 증착법에 의해서 기판 상에 금속막을 형성하는 공정과, 처리 용기 내에 알루미늄 원자를 포함하는 원료 가스와 질소 원자를 포함하는 가스를 공급하여 화학적 증착법에 의해서 금속막 상에 AlN막을 형성하는 공정과, 금속막 상에 AlN막이 형성된 후의 기판을 처리 용기 내에서 반출하는 공정을 포함하고, 금속막을 형성하는 공정과 AlN막을 형성하는 공정은 처리 용기 내를 비산소 분위기로 유지한 상태에서 연속적으로 수행된다.

Description

반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, METHOD OF PROCESSING SUBSTRATE AND SUBSTRATE PROCESSING APPARATUS}
본 발명은 처리 용기 내에서 기판을 처리하는 공정을 포함하는 반도체 장치의 제조 방법 및 기판 처리 방법 및 그 공정에 있어서 적합하게 이용할 수 있는 기판 처리 장치에 관한 것이다.
최근의 게이트 스택(Gate Stack) 구조에서는, 여러 가지 금속막이 게이트 전극으로서 이용되고 있다. 디바이스 형상의 미세화나 복잡화에 따른 금속막의 형성에는, 화학적 증착법, 즉 CVD(Chemical Vapor Deposition)법이나 ALD(Atomic layer Deposition)법에 의한 성막(成膜)이 채용되고 있다(예컨대 특허문헌 1참조).
특허문헌1 국제공개 제2007/132884호 팜플렛
그러나 산화되기 쉬운 금속막 등은 형성 후에 쉽게 산화되어 버리고, 그 결과 금속막 본래의 특성을 살릴 수 없다는 문제가 생긴다. 또한, 최근의 디바이스에서는, 박막화가 진행하고, 금속 전극 중의 산소를 꺼려하며, 고온 열처리 프로세스에 의해 하층의 절연막(絶緣膜)도 증막(增膜)시켜 버리는 일이 있다.
본 발명은, 금속막의 산화에 기인하는 특성 열화(劣化)를 최소한으로 억제할 수 있는 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치를 제공하는 것을 목적으로 한다.
본 발명의 일 형태에 의하면,
처리 용기 내에 기판을 반입하는 공정과,
상기 처리 용기 내에 처리 가스를 공급하여 화학적 증착법에 의해서 상기 기판 상에 금속막을 형성하는 공정과,
상기 처리 용기 내에 알루미늄을 포함하는 원료 가스와 질소 함유 가스를 공급하여 화학적 증착법에 의해서 상기 금속막 상에 AlN막을 형성하는 공정과,
상기 금속막 상에 상기 AlN막이 형성된 후의 상기 기판을 상기 처리 용기 내에서 반출하는 공정을 포함하고,
상기 금속막을 형성하는 공정과 상기 AlN막을 형성하는 공정은, 상기 처리 용기 내를 비(非)산소 분위기로 유지한 상태에서 연속적으로 수행되는 반도체 장치의 제조 방법이 제공된다.
본 발명의 다른 형태에 의하면,
처리 용기 내에 기판을 반입하는 공정과,
상기 처리 용기 내에 처리 가스를 공급하여 화학적 증착법에 의해서 상기 기판 상에 금속막을 형성하는 공정과,
상기 처리 용기 내에 알루미늄을 포함하는 원료 가스와 질소 함유 가스를 공급하여 화학적 증착법에 의해서 상기 금속막 상에 AlN막을 형성하는 공정과,
상기 금속막 상에 상기 AlN막이 형성된 후의 상기 기판을 상기 처리 용기 내에서 반출하는 공정을 포함하고,
상기 금속막을 형성하는 공정과 상기 AlN막을 형성하는 공정은, 상기 처리 용기 내를 비산소 분위기로 유지한 상태에서 연속적으로 수행되는 기판 처리 방법이 제공된다.
본 발명의 또 다른 형태에 의하면,
기판을 처리하는 처리 용기와,
상기 처리 용기 내에 처리 가스를 공급하는 처리 가스 공급계와,
상기 처리 용기 내에 알루미늄을 포함하는 원료 가스를 공급하는 알루미늄 원료 가스 공급계와,
상기 처리 용기 내에 질소 함유 가스를 공급하는 질소 함유 가스 공급계와,
삭제
기판을 수용한 상기 처리 용기 내에 상기 처리 가스를 공급하여 화학적 증착법에 의해서 상기 기판 상에 금속막을 형성하는 공정과, 상기 처리 용기 내에 상기 알루미늄을 포함하는 원료 가스와 상기 질소 함유 가스를 공급하여 화학적 증착법에 의해서 상기 금속막 상에 AlN막을 형성하는 공정을 상기 처리 용기 내를 비산소 분위기로 유지한 상태에서 연속적으로 수행하도록, 상기 처리 가스 공급계, 상기 알루미늄 원료 가스 공급계 및 상기 질소 함유 가스 공급계를 제어하는 제어
를 포함하는 기판 처리 장치가 제공된다.
본 발명에 의하면, 금속막의 산화에 기인하는 특성 열화를 최소한으로 억제할 수 있는 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치를 제공하는 것이 가능하게 된다.
도 1은 본 발명의 실시 형태에 관련한 기판 처리 공정에 있어서의 성막 순서도이다.
도 2는 본 발명의 실시 형태에 관련한 기판 처리 장치가 포함하는 가스 공급계의 구성도이다.
도 3은 본 발명의 실시 형태에 관련한 기판 처리 장치의 웨이퍼 처리시에 있어서의 단면구성도이다.
도 4는 본 발명의 실시 형태에 관련한 기판 처리 장치의 웨이퍼 반송시에 있어서의 단면구성도이다.
도 5는 본 발명의 실시 형태에 관련한 기판 처리 공정의 흐름도이다.
도 6은 본 실시 형태에서 적합하게 이용되는 종형(縱型) 장치의 종형 처리로(處理爐)의 개략구성도이며, 도 6의 (a)는 처리로 부분을 종단면(縱斷面)으로 나타내고, 도 6의 (b)는 처리로 부분을 도 6의 (a)의 A-A선단면도로 나타낸다.
도 7은 실시예 1의 평가 결과를 도시하는 도면이며, 도 7의 (a)는 산화 방지층으로서의 AlN막을 TiN막 및 TiAlN막 상에 형성하지 않은 경우의 TiN막 및 TiAlN막의 저항율의 대기(大氣) 방치 시간 의존성을 도시하고 있고, 도 7의 (b)는 산화 방지층으로서의 AlN막을 TiN막 및 TiAlN막 상에 형성했을 경우의 TiN막 및 TiAlN막의 저항율의 대기 방치 시간 의존성을 도시하고 있다.
도 8은 실시예 2에 관련한 게이트 퍼스트 프로세스(Gate First Process)에서 작성한 게이트 스택의 단면 TEM화상(畵像)을 도시하는 도면이고, 도 8의 (a)는 웨이퍼 상에 SiON막, HfSiON막, CVD-TiN막, AlN막(3nm), W막을 형성한 샘플의 단면 TEM화상, 도 8의 (b)는 웨이퍼 상에 SiON막, HfSiON막, CVD-TiN막, AlN막(5nm), W막을 형성한 샘플의 단면 TEM화상, 도 8의 (c)는 웨이퍼 상에 SiON막, HfSiON막, PVD-TiN막, W막을 형성한 샘플의 단면 TEM화상, 도 8의 (d)는 웨이퍼 상에 SiON막, HfSiON막, CVD-TiN막, W막을 형성한 샘플의 단면 TEM화상을 도시하고 있다.
도 9는 실시예 3에 관련한 게이트 퍼스트 프로세스에서 작성한 게이트 스택에 있어서의 EOT와 실효(實效, effective) 일함수(work function)인 AlN막의 막 두께 의존성을 설명하는 도면으로써, 도 9의 (a)는 평가 샘플 구조를 도시하고 있고, 도 9의 (b)는 EOT와 실효 일함수인 AlN막의 막 두께 의존성을 도시하고 있다.
도 10은 실시예 4에 관련한 게이트 퍼스트 프로세스에서 작성한 게이트 스택에 있어서의 리크(leak) 전류와 EOT의 관계를 도시하는 도면이다.
(1) 기판 처리 장치의 구성
우선, 본 실시 형태에 관련한 기판 처리 장치의 구성에 대해서, 도 3, 도 4를 참조하면서 설명한다. 도 3은, 본 발명의 일 실시 형태에 관련한 기판 처리 장치의 웨이퍼 처리시에 있어서의 단면구성도이며, 도 4는, 본 발명의 일 실시 형태에 관련한 기판 처리 장치의 웨이퍼 반송시에 있어서의 단면구성도이다.
(처리실)
도 3, 도 4에서 도시하는 바와 같이, 본 실시 형태에 관련한 기판 처리 장치는 처리 용기(202)를 구비하고 있다. 처리 용기(202)는, 예컨대 횡단면(橫斷面)이 원형이고 편평한 밀폐 용기로서 구성되어 있다. 또한, 처리 용기(202)는, 예컨대 알루미늄(Al)이나 스테인리스(SUS) 등의 금속재료에 의해서 구성되어 있다. 처리 용기(202) 내에는, 기판으로서의 실리콘 웨이퍼 등의 웨이퍼(200)를 처리하는 처리실(201)이 형성되어 있다.
(지지대)
처리실(201) 내에는 웨이퍼(200)를 지지하는 지지대(203)가 설치되어 있다. 웨이퍼(200)가 직접 닿는 지지대(203)의 상면(上面)에는, 예컨대, 석영(SiO2), 카본, 세라믹스, 탄화규소(SiC), 산화알루미늄(Al2O3), 또는 질화알루미늄(AlN) 등으로 구성된 지지판으로서의 서셉터(217)가 설치되어 있다. 또한, 지지대(203)에는, 웨이퍼(200)를 가열하는 가열 수단(가열원)으로서의 히터(206)가 내장되어 있다. 한편, 지지대(203)의 하단부는 처리 용기(202)의 저부(底部)를 관통하고 있다.
(승강 기구)
처리실(201)의 외부에는 지지대(203)를 승강(昇降)시키는 승강 기구(207b)가 설치되어 있다. 이 승강 기구(207b)를 작동시켜서 지지대(203)를 승강시킴에 따라서, 서셉터(217) 상에 지지되는 웨이퍼(200)를 승강시키는 것이 가능하게 된다. 지지대(203)는, 웨이퍼(200)의 반송시에는 도 4로 도시되는 위치(웨이퍼 반송 위치)까지 하강하고, 웨이퍼(200)의 처리시에는 도 3으로 도시되는 위치(웨이퍼 처리 위치)까지 상승한다. 한편, 지지대(203) 하단부의 주위는 벨로스(bellows, 203a)에 의해서 덮여 있고, 처리실(201) 내는 기밀(氣密)하게 보지(保持)되어 있다.
(리프트 핀)
또한, 처리실(201)의 저면(바닥면)에는, 예컨대 3개의 리프트 핀(208b)이 연직(鉛直)방향으로 입상(立上)으로 설치되어 있다. 또한, 지지대[203, 서셉터(217)도 포함]에는, 관련 리프트 핀(208b)을 관통시키기 위한 관통공(208a)이 리프트 핀(208b)에 대응하는 위치에 각각 설치되어 있다. 그리고 지지대(203)를 웨이퍼 반송 위치까지 하강시켰을 때에는, 도 4에서 도시하는 바와 같이, 리프트 핀(208b)의 상단부가 서셉터(217)의 상면으로부터 돌출하고, 리프트 핀(208b)이 웨이퍼(200)를 하방(下方)으로부터 지지하도록 되어 있다. 또한, 지지대(203)를 웨이퍼 처리 위치까지 상승시켰을 때에는, 도 3에서 도시하는 바와 같이, 리프트 핀(208b)은 서셉터(217)의 상면으로부터 매몰되고, 서셉터(217)가 웨이퍼(200)를 하방으로부터 지지하도록 되어 있다. 한편, 리프트 핀(208b)은, 웨이퍼(200)와 직접 닿기 때문에, 예컨대 석영이나 알루미나(alumina) 등의 재질로 형성하는 것이 바람직하다.
(웨이퍼 반송구)
처리실[201, 처리 용기(202)]의 내벽(內壁) 측면에는, 처리실(201) 내외(內外)에 웨이퍼(200)를 반송하기 위한 웨이퍼 반송구(250)가 설치되어 있다. 웨이퍼 반송구(250)에는 게이트 밸브(251)가 설치되어 있고, 게이트 밸브(251)를 열어서, 처리실(201) 내와 반송실(예비실, 271) 내가 연통(連通)하도록 되어 있다. 반송실(271)은 반송 용기(밀폐 용기, 272) 내에 형성되어 있고, 반송실(271) 내에는 웨이퍼(200)를 반송하는 반송 로봇(273)이 설치되어 있다. 반송 로봇(273)에는, 웨이퍼(200)를 반송할 때 웨이퍼(200)를 지지하는 반송 암(Arm, 273a)이 구비되어 있다. 지지대(203)를 웨이퍼 반송 위치까지 하강시킨 상태에서 게이트 밸브(251)를 열어서, 반송 로봇(273)에 의해서 처리실(201) 내와 반송실(271) 내와의 사이에 웨이퍼(200)를 반송하는 것이 가능하게 된다. 처리실(201) 내에 반송된 웨이퍼(200)는, 상술(上述)한 바와 같이 리프트 핀(208b) 상에 일시적으로 재치(載置)된다. 한편, 반송실(271)의 웨이퍼 반송구(250)가 설치된 측과 반대 측에는, 도시하지 않은 로드록실이 설치되어 있고, 반송 로봇(273)에 의해서 로드록실 내와 반송실(271) 내와의 사이에 웨이퍼(200)를 반송하는 것이 가능하게 된다. 한편, 로드록실은, 미처리 혹은 처리 완료의 웨이퍼(200)를 일시적으로 수용하는 예비실로서 기능한다.
(배기계)
처리실[201, 처리 용기(202)]의 내벽 측면이고, 웨이퍼 반송구(250)의 반대측에는, 처리실(201) 내의 분위기를 배기하는 배기구[排氣口, 260]가 설치되어 있다. 배기구(260)에는 배기실(260a)을 개재하여 배기관(261)이 접속되어 있고, 배기관(261)에는 처리실(201) 내를 소정의 압력으로 제어하는 APC(Auto Pressure Controller) 등의 압력 조정기(262), 원료 회수 트랩(263) 및 진공 펌프(264)가 순서대로 직렬로 접속되어 있다. 주로, 배기구(260), 배기실(260a), 배기관(261), 압력 조정기(262), 원료 회수 트랩(263), 진공 펌프(264)에 의해서 배기계(배기 라인)가 구성된다.
(가스 도입구)
처리실(201)의 상부에 설치되는 후술(後述)의 샤워 헤드(240)의 상면(천정벽)에는 처리실(201) 내에 각종 가스를 공급하기 위한 가스 도입구(210)가 설치되어 있다. 한편, 가스 도입구(210)에 접속되는 가스 공급계의 구성에 대해서는 후술한다.
(샤워 헤드)
가스 도입구(210)와 처리실(201)과의 사이에는, 가스 분산 기구로서의 샤워 헤드(240)가 설치되어 있다. 샤워 헤드(240)는, 가스 도입구(210)로부터 도입되는 가스를 분산시키기 위한 분산판(分散板, 240a)과 분산판(240a)을 통과한 가스를 더욱 균일하게 분산시켜서 지지대(203) 상의 웨이퍼(200)의 표면에 공급하기 위한 샤워판(240b)을 구비하고 있다. 분산판(240a) 및 샤워판(240b)에는, 복수의 통기공(通氣孔)이 설치되어 있다. 분산판(240a)은 샤워 헤드(240)의 상면 및 샤워판(240b)과 대향(對向)하도록 배치되어 있고, 샤워판(240b)은, 지지대(203) 상의 웨이퍼(200)와 대향하도록 배치되어 있다. 한편, 샤워 헤드(240)의 상면과 분산판(240a)과의 사이 및 분산판(240a)과 샤워판(240b)과의 사이에는 각각 공간이 설치되어 있고, 관련 공간은 가스 도입구(210)로부터 공급되는 가스를 분산시키기 위한 제1 버퍼 공간(분산실, 240c) 및 분산판(240a)을 통과한 가스를 확산시키기 위한 제2 버퍼 공간(240d)으로서 각각 기능한다.
(배기 덕트)
처리실[201, 처리 용기(202)]의 내벽 측면에는, 단차부[段差部, 201a]가 설치되어 있다. 그리고 이 단차부(201a)는 컨덕턴스 플레이트(Conductance Plate, 204)를 웨이퍼 처리 위치 근방에 보지하도록 구성되어 있다. 컨덕턴스 플레이트(204)는, 내주부(內周部)에 웨이퍼(200)를 수용하는 구멍이 설치된 1 장의 도넛 형상(링 형상)을 한 원판으로서 구성되어 있다. 컨덕턴스 플레이트(204)의 외주부(外周部)에는, 소정의 간격을 두고 주(周)방향으로 배열된 복수의 배출구(204a)가 설치되어 있다. 배출구(204a)는, 컨덕턴스 플레이트(204)의 외주부가 컨덕턴스 플레이트(204)의 내주부를 지지할 수 있도록 불연속적으로 형성되어 있다.
한편, 지지대(203)의 외주부에는, 로워 플레이트(Lower Plate, 205)가 계지(係止)하고 있다. 로워 플레이트(205)는, 링 형상의 요부(凹部, 205b)와 요부(205b)의 내측(內側) 상부에 일체적으로 설치된 플랜지부(flange부, 205a)를 구비하고 있다. 요부(205b)는 지지대(203)의 외주부와 처리실(201)의 내벽 측면과의 극간(隙間, 틈)을 가리도록 설치되어 있다. 요부(205b)의 저부 중 배기구(260) 부근의 일부에는, 요부(205b) 내에서 배기구(260)측으로 가스를 배출(유통)시키기 위한 플레이트 배기구(205c)가 설치되어 있다. 플랜지부(205a)는 지지대(203)의 상부 외주연(外周緣) 상에 계지하는 계지부로서 기능한다. 플랜지부(205a)가 지지대(203)의 상부 외주연 상에 계지함에 따라서, 로워 플레이트(205)가 지지대(203)의 승강에 따라서 지지대(203)와 함께 승강되도록 되어 있다.
지지대(203)가 웨이퍼 처리 위치까지 상승했을 때, 로워 플레이트(205)도 웨이퍼 처리 위치까지 상승한다. 그 결과, 웨이퍼 처리 위치 근방에 보지되어 있는 컨덕턴스 플레이트(204)가 로워 플레이트(205)의 요부(205b)의 상면 부분을 가리고, 요부(205b)의 내부를 가스 유로(流路) 영역으로 하는 배기 덕트(259)가 형성되게 된다. 한편, 이 때, 배기 덕트[259, 컨덕턴스 플레이트(204) 및 로워 플레이트(205)] 및 지지대(203)에 의해서, 처리실(201) 내가 배기 덕트(259)보다도 상방(上方)의 처리실 상부와, 배기 덕트(259)보다도 하방(下方)의 처리실 하부로 구분되게 된다. 한편, 컨덕턴스 플레이트(204) 및 로워 플레이트(205)는 배기 덕트(259)의 내벽에 퇴적하는 반응 생성물을 에칭하는 경우(셀프 크리닝하는 경우)를 고려하여, 고온 보지가 가능한 재료, 예컨대 내(耐)고온 고부하(高負荷)용 석영으로 구성하는 것이 바람직하다.
여기에서, 웨이퍼 처리시에 있어서의 처리실(201) 내의 가스의 흐름에 대해서 설명한다. 우선, 가스 도입구(210)로부터 샤워 헤드(240)의 상부로 공급된 가스는, 제1 버퍼 공간(분산실, 240c)를 지나서 분산판(240a)의 다수의 공(孔)으로부터 제2 버퍼 공간(240d)으로 들어가고, 샤워판(240b)의 다수의 공을 통과하여 처리실(201) 내에 공급되어, 웨이퍼(200) 상에 균일하게 공급된다. 그리고 웨이퍼(200) 상에 공급된 가스는, 웨이퍼(200)의 경(徑)방향 외측을 향해서 방사상(放射狀)으로 흐른다. 그리고 웨이퍼(200)에 접촉한 후의 잉여 가스는, 웨이퍼(200) 외주부에 위치하는 배기 덕트(259) 상, 즉, 컨덕턴스 플레이트(204) 상을, 웨이퍼(200)의 경방향 외측을 향해서 방사상으로 흐르고, 컨덕턴스 플레이트(204)에 설치된 배출구(204a)로부터 배기 덕트(259) 내의 가스 유로 영역 내[요부(205b) 내]로 배출된다. 그 후, 가스는 배기 덕트(259) 내를 흐르고, 플레이트 배기구(205c)를 경유해서 배기구(260)로 배기된다. 이와 같이 가스를 흘림으로써, 처리실 하부, 즉, 지지대(203)의 이면(裏面)이나 처리실(201)의 저면측으로의 회입(回入)이 억제된다.
<가스 공급계>
계속해서, 상술한 가스 도입구(210)에 접속되는 가스 공급계의 구성에 대해서 도 2를 참조하면서 설명한다. 도 2는 본 발명의 실시 형태에 관련한 기판 처리 장치가 포함하는 가스 공급계(가스 공급 라인)의 구성도이다.
본 발명의 실시 형태에 관련한 기판 처리 장치가 포함하는 가스 공급계는, 상온에서 액체 상태인 액체 원료를 기화(氣化)하는 기화부로서의 버블러와, 버블러에서 액체 원료를 기화시켜서 얻은 원료 가스를 처리실(201) 내에 공급하는 원료 가스 공급계와, 원료 가스와는 다른 반응 가스를 처리실(201) 내에 공급하는 반응 가스 공급계를 포함하고 있다. 또한, 본 발명의 실시 형태에 관련한 기판 처리 장치는, 처리실(201) 내에 퍼지 가스를 공급하는 퍼지 가스 공급계와, 버블러로부터의 원료 가스를 처리실(201) 내에 공급하는 일 없이 처리실(201)을 바이패스(by-pass)하도록 배기하는 벤트(바이패스)계를 포함하고 있다. 이하에, 각 부의 구성에 대해서 설명한다.
<버블러>
처리실(201)의 외부에는, 액체 원료로서의 제1원료(원료A)를 수용하는 제1원료 용기(제1 버블러, 220a)와 액체 원료로서의 제2원료(원료B)를 공급하는 제2원료 용기(제2 버블러, 220b)가 설치되어 있다. 제1 버블러(220a), 제2 버블러(220b)는, 각각 내부에 액체 원료를 수용(충전) 가능한 탱크(밀폐 용기)로서 구성되어 있고, 또한, 액체 원료를 버블링으로 기화시켜서 원료 가스를 생성시키는 기화부로서도 구성되어 있다. 한편, 제1 버블러(220a), 제2 버블러(220b)의 주변에는, 제1 버블러(220a), 제2 버블러(220b) 및 내부의 액체 원료를 가열하는 서브 히터(206a)가 설치되어 있다. 제1원료로서는, 예컨대, Ti(티타늄)원소를 포함하는 유기 금속 액체 원료인 TDMAT{Tetrakis-Dimethyl-Amido-Titanium, Ti [N (CH3)2]4}가 이용되고, 제2원료로서는 예컨대 Al(알루미늄)원소를 포함하는 유기 금속 액체 원료인 TMA{Trimethylaluminium, Al(CH3)3}가 이용된다.
제1 버블러(220a), 제2 버블러(220b)에는, 제1 캐리어 가스 공급관(237a), 제2 캐리어 가스 공급관(237b)이 각각 접속되어 있다. 제1 캐리어 가스 공급관(237a), 제2 캐리어 가스 공급관(237b)의 상류측 단부(端部)에는 도시하지 않은 캐리어 가스 공급원이 접속되어 있다. 또한, 제1 캐리어 가스 공급관(237a), 제2 캐리어 가스 공급관(237b)의 하류측 단부는, 각각 제1 버블러(220a), 제2 버블러(220b) 내에 수용한 액체 원료 내에 잠겨 있다. 제1 캐리어 가스 공급관(237a)에는, 캐리어 가스의 공급 유량을 제어하는 유량 제어기로서의 매스 플로우 컨트롤러(MFC, 222a)와 캐리어 가스의 공급을 제어하는 밸브(va1, va2)가 설치되어 있다. 제2 캐리어 가스 공급관(237b)에는, 캐리어 가스의 공급 유량을 제어하는 유량 제어기로서의 매스 플로우 컨트롤러(MFC, 222b)와 캐리어 가스의 공급을 제어하는 밸브(va1, va2)가 설치되어 있다. 한편, 캐리어 가스로서는, 액체 원료와는 반응하지 않는 가스를 이용하는 것이 바람직하고, 예컨대 N2가스나 Ar가스 등의 불활성(不活性) 가스가 적합하게 이용된다. 주로, 제1 캐리어 가스 공급관(237a), 제2 캐리어 가스 공급관(237b), MFC(222a, 222b), 밸브(va1, va2, vb1, vb2)에 의해서, 제1 캐리어 가스 공급계, 제2 캐리어 가스 공급계(제1 캐리어 가스 공급 라인, 제2 캐리어 가스 공급 라인)가 각각 구성된다.
상기 구성에 의해서, 밸브(va1, va2, vb1, vb2)를 열고, 제1 캐리어 가스 공급관(237a), 제2 캐리어 가스 공급관(237b)으로부터 MFC(222a, 222b)로 유량 제어된 캐리어 가스를 제1 버블러(220a), 제2 버블러(220b) 내에 각각 공급함에 따라서, 제1 버블러(220a), 제2 버블러(220b) 내부에 수용된 제1원료, 제2원료를 각각 버블링으로 기화시켜서 제1원료 가스, 제2원료 가스를 생성시키는 것이 가능하게 된다. 한편, 제1원료 가스, 제2원료 가스의 공급 유량은, 캐리어 가스의 공급 유량으로부터 산출할 수 있다. 즉, 캐리어 가스의 공급 유량을 제어함에 따라서 원료 가스의 공급 유량을 제어할 수 있다.
<원료 가스 공급계>
제1 버블러(220a), 제2 버블러(220b)에는, 제1 버블러(220a), 제2 버블러(220b) 내에서 생성된 제1원료 가스, 제2원료 가스를 처리실(201) 내에 공급하는 제1원료 가스 공급관(213a), 제2원료 가스 공급관(213b)이 각각 접속되어 있다. 제1원료 가스 공급관(213a), 제2원료 가스 공급관(213b)의 상류측 단부는, 각각 제1 버블러(220a), 제2 버블러(220b)의 상부에 존재하는 공간에 연통하고 있다. 제1원료 가스 공급관(213a), 제2원료 가스 공급관(213b)의 하류측 단부는 합류하여 가스 도입구(210)에 접속되어 있다.
한편, 제1원료 가스 공급관(213a)에는, 상류측으로부터 순서대로 밸브(va5, va3)가 설치되어 있다. 밸브(va5)는 버블러(220a)로부터 제1원료 가스 공급관(213a) 내로의 제1원료 가스의 공급을 제어하는 밸브이고, 버블러(220a)의 근방에 설치되어 있다. 밸브(va3)는 제1원료 가스 공급관(213a)으로부터 처리실(201) 내로의 제1원료 가스의 공급을 제어하는 밸브이고, 가스 도입구(210)의 근방에 설치되어 있다. 또한, 제2원료 가스 공급관(213b)에는 상류측으로부터 순서대로 밸브(vb5, vb3)가 설치되어 있다. 밸브(vb5)는 버블러(220b)로부터 제2원료 가스 공급관(213b) 내로의 제2원료 가스의 공급을 제어하는 밸브이고, 버블러(220b)의 근방에 설치되어 있다. 밸브(vb3)는, 제2원료 가스 공급관(213b)으로부터 처리실(201) 내로의 제2원료 가스의 공급을 제어하는 밸브이고, 가스 도입구(210)의 근방에 설치되어 있다. 밸브(va3), 밸브(vb3) 및 후술하는 밸브(ve3)는, 고내구(高耐久) 고속 가스 밸브(V)로서 구성되어 있다. 고내구 고속 가스 밸브(V)는, 단시간에 신속히 가스 공급의 절환(切換) 및 가스 배기를 할 수 있도록 구성된 집적(集積) 밸브이다. 한편 밸브(ve3)는, 제1원료 가스 공급관(213a)의 밸브(va3)와 가스 도입구(210)와의 사이의 공간 및 제2원료 가스 공급관(213b)의 밸브(vb3)와 가스 도입구(210)와의 사이의 공간을 고속으로 퍼지한 후, 처리실(201) 내를 퍼지하는 퍼지 가스의 도입을 제어하는 밸브이다.
상기 구성에 의해서, 제1 버블러(220a), 제2 버블러(220b)에서 제1원료, 제2원료를 각각 기화시켜서 제1원료 가스, 제2원료 가스를 발생시키는 동시에, 밸브(va5, va3, vb5, vb3)를 열어서, 제1원료 가스 공급관(213a), 제2원료 가스 공급관(213b)으로부터 처리실(201) 내에 제1원료 가스, 제2원료 가스를 각각 공급하는 것이 가능하게 된다. 주로, 제1원료 가스 공급관(213a), 제2원료 가스 공급관(213b), 밸브(va5, va3, vb5, vb3)에 의해서 제1원료 가스 공급계, 제2원료 가스 공급계(제1원료 가스 공급 라인, 제2원료 가스 공급 라인)가 각각 구성된다. 본 실시 형태에서는, 제1원료 가스 공급계에 의해서 티타늄 원자를 포함하는 원료 가스를 공급하는 티타늄 원료 가스 공급계가 구성되고, 제2원료 가스 공급계에 의해서 알루미늄 원자를 포함하는 원료 가스를 공급하는 알루미늄 원료 가스 공급계가 구성된다.
또한, 주로, 제1 캐리어 가스 공급계, 제2 캐리어 가스 공급계, 제1 버블러(220a), 제2 버블러(220b), 제1원료 가스 공급계, 제2원료 가스 공급계에 의해서, 제1원료 공급계, 제2원료 공급계(제1원료 공급 라인, 제2원료 공급 라인)가 각각 구성된다. 본 실시 형태에서는, 제1원료 공급계에 의해서 티타늄 원료 공급계가 구성되고, 제2원료 공급계에 의해서 알루미늄 원료 공급계가 구성된다.
<반응 가스 공급계>
또한, 처리실(201)의 외부에는 반응 가스를 공급하는 반응 가스 공급원(220c)이 설치되어 있다. 반응 가스 공급원(220c)에는 반응 가스 공급관(213c)의 상류측 단부가 접속되어 있다. 반응 가스 공급관(213c)의 하류측 단부는, 밸브(vc3)를 개재하여 가스 도입구(210)에 접속되어 있다. 반응 가스 공급관(213c)에는 반응 가스의 공급 유량을 제어하는 유량 제어기로서의 매스 플로우 컨트롤러(MFC, 222c)와 반응 가스의 공급을 제어하는 밸브(vc1, vc2)가 설치되어 있다. 반응 가스로서는, 질소 원자를 포함하는 가스, 예컨대 암모니아(NH3)가스가 이용된다. 주로, 반응 가스 공급원(220c), 반응 가스 공급관(213c), MFC(222c), 밸브(vc1, vc2, vc3)에 의해서, 반응 가스 공급계(반응 가스 공급 라인)가 구성된다. 본 실시 형태에서는, 반응 가스 공급계에 의해서 질소 원자를 포함하는 가스를 공급하는 질소 함유 가스 공급계가 구성된다.
<퍼지 가스 공급계>
또한, 처리실(201)의 외부에는 퍼지 가스를 공급하기 위한 퍼지 가스 공급원(220d, 220e)이 설치되어 있다. 퍼지 가스 공급원(220d, 220e)에는 퍼지 가스 공급관(213d, 213e)의 상류측 단부가 각각 접속되어 있다. 퍼지 가스 공급관(213d)의 하류측 단부는 밸브(vd3)를 개재하여 반응 가스 공급관(213c)의 밸브(vc3)와 가스 도입구(210)와의 사이에 접속되어 있다. 퍼지 가스 공급관(213e)의 하류측 단부는 밸브(ve3)를 개재하여 제1원료 가스 공급관(213a), 제2원료 가스 공급관(213b)의 밸브(va3, vb3)와 가스 도입구(210)와의 사이에 접속되어 있다. 퍼지 가스 공급관(213d, 213e)에는, 퍼지 가스의 공급 유량을 제어하는 유량 제어기로서의 매스 플로우 컨트롤러(MFC, 222d, 222e)와 퍼지 가스의 공급을 제어하는 밸브(vd1, vd2, ve1, ve2)가 각각 설치되어 있다. 퍼지 가스로서는, 예컨대 N2가스나 Ar가스 등의 불활성 가스가 이용된다. 주로, 퍼지 가스 공급원(220d, 220e), 퍼지 가스 공급관(213d, 213e), MFC(222d, 222e), 밸브(vd1, vd2, vd3, ve1, ve2, ve3)에 의해서, 퍼지 가스 공급계(퍼지 가스 공급 라인)가 구성된다.
<벤트(바이패스)계>
또한, 제1원료 가스 공급관(213a), 제2원료 가스 공급관(213b)의 밸브(va3, vb3)보다도 상류측에는, 제1 벤트관(215a), 제2 벤트관(215b)의 상류측 단부가 각각 접속되어 있다. 또한, 제1 벤트관(215a), 제2 벤트관(215b)의 하류측 단부는 합류하고, 배기관(261)의 압력 조정기(262)보다도 하류측이며 원료 회수 트랩(263)보다도 상류측에 접속되어 있다. 제1 벤트관(215a), 제2 벤트관(215b)에는, 가스의 유통을 제어하기 위한 밸브(va4, vb4)가 각각 설치되어 있다.
상기 구성에 의해서, 밸브(va3, vb3)를 닫고 밸브(va4, vb4)를 열어서, 제1원료 가스 공급관(213a), 제2원료 가스 공급관(213b) 내를 흐르는 가스를 처리실(201) 내에 공급하는 일 없이, 제1 벤트관(215a), 제2 벤트관(215b)을 개재하여 처리실(201)을 바이패스시켜서, 배기관(261)으로부터 처리실(201) 밖으로 각각 배기하는 것이 가능하게 된다. 주로, 제1 벤트관(215a), 제2 벤트관(215b), 밸브(va4, vb4)에 의해서 제1 벤트계, 제2 벤트계(제1 벤트 라인, 제2 벤트 라인)가 각각 구성된다.
한편, 제1 버블러(220a), 제2 버블러(220b)의 주변에는, 서브 히터(206a)가 설치되는 것은 상술한대로이지만, 그 밖에 제1 캐리어 가스 공급관(237a), 제2 캐리어 가스 공급관(237b), 제1원료 가스 공급관(213a), 제2원료 가스 공급관(213b), 제1 벤트관(215a), 제2 벤트관(215b), 배기관(261), 처리 용기(202), 샤워 헤드(240) 등의 주위에도 서브 히터(206a)가 설치되어 있다. 서브 히터(206a)는 이들의 부재(部材)를, 예컨대 100℃ 이하의 온도로 가열함으로써, 이들 부재 내부에서의 원료 가스의 재액화(再液化)를 방지하도록 구성되어 있다.
<제어부(컨트롤러)>
한편, 본 실시 형태에 관련한 기판 처리 장치는 기판 처리 장치의 각부의 동작을 제어하는 제어부로서의 컨트롤러(280)를 포함하고 있다. 컨트롤러(280)는, 게이트 밸브(251), 승강 기구(207b), 반송 로봇(273), 히터(206), 서브 히터(206a), 압력조정기 (APC, 262), 진공 펌프(264), 밸브(va1～va5, vb1～vb5, vc1～vc3, vd1～vd3, ve1～ve3), 유량 컨트롤러(222a, 222b, 222c, 222d, 222e) 등의 동작을 제어한다.
(2) 기판 처리 공정
계속해서, 상술의 기판 처리 장치를 이용하여, 반도체 장치의 제조 공정의 일 공정으로서 웨이퍼 상에 박막을 형성하는 기판 처리 공정에 대해서, 도 1 및 도 5를 참조하면서 설명한다. 도 5는 본 발명의 실시 형태에 관련한 기판 처리 공정의 흐름도이다. 또한 도 1은, 본 발명의 실시 형태에 관련한 기판 처리 공정에 있어서의 금속막 형성 공정과 산화 방지층 형성 공정의 성막 순서도이다. 한편, 이하의 설명에 있어서, 기판 처리 장치를 구성하는 각 부의 동작은 컨트롤러(280)에 의해서 제어된다.
한편, 여기에서는, 표면에 계면층(界面層)으로서의 SiON막을 개재하여 고유전율(高誘電率) 게이트 절연막으로서의 HfSiON막이 형성된 웨이퍼에 대하여, 처리 가스로서의 Ti원료 가스(TDMAT가스)와 질소 함유 가스(NH3가스)를 공급하고, 화학적 증착법으로서의 CVD법에 의해서 웨이퍼 상(HfSiO막 상)에 메탈 게이트 전극(금속 게이트 전극)으로서의 금속막(TiN막)을 형성하는 금속막 형성 공정과, 웨이퍼에 대하여 Al 원료 가스(TMA가스)와 질소 함유 가스(NH3가스)를 교호(交互)적으로 공급하고, 화학적 증착법으로서의 ALD법에 의해서 금속막(TiN막) 상에 산화 방지층(AlN막)을 형성하는 산화 방지층 형성 공정을 동일 처리실 내에서, 처리실 내를 비산소 분위기로 유지한 상태에서 연속적으로 수행하는 예에 대해서 설명한다. 한편, 본 명세서에서는, 금속막이라고 하는 용어는, 금속 원자를 포함하는 도전성(導電性)의 물질로 구성되는 막을 의미하고 있고, 여기에는 금속 단체(單體)로 구성되는 도전성의 금속 단체막(單體膜) 외에 도전성의 금속 질화막, 도전성의 금속 산화막, 도전성의 금속 산질화막, 도전성의 금속 복합막, 도전성의 금속 합금막, 도전성의 금속 실리사이드막, 도전성의 금속탄화막[금속 카바이드(carbide)막] 등도 포함된다. 한편, TiN막은 도전성의 금속 질화막이다. 이하, 이를 상세하게 설명한다.
<기판 반입 공정(S1), 기판 재치 공정(S2)>
우선, 승강 기구(207b)를 작동시키고, 지지대(203)를 도 4에서 도시하는 웨이퍼 반송 위치까지 하강시킨다. 그리고 게이트 밸브(251)를 열고, 처리실(201)과 반송실(271)을 연통시킨다. 그리고 반송 로봇(273)에 의해서 반송실(271) 내로부터 처리실(201) 내로 처리 대상의 웨이퍼(200)를 반송 암(273a)으로 지지한 상태로 반입한다(S1). 처리실(201) 내에 반입한 웨이퍼(200)는 지지대(203)의 상면으로부터 돌출하고 있는 리프트 핀(208b) 상에 일시적으로 재치된다. 반송 로봇(273)의 반송 암(273a)이 처리실(201) 내로부터 반송실(271) 내로 돌아가면 게이트 밸브(251)가 닫힌다.
계속해서, 승강 기구(207b)를 작동시켜서 지지대(203)를 도 3에서 도시하는 웨이퍼 처리 위치까지 상승시킨다. 그 결과, 리프트 핀(208b)은 지지대(203)의 상면으로부터 매몰되고, 웨이퍼(200)는 지지대(203) 상면의 서셉터(217) 상으로 재치된다(S2).
<압력 조정 공정(S3), 승온(昇溫) 공정(S4)>
계속해서, 압력조정기(APC, 262)에 의해서 처리실(201) 내의 압력이 소정의 처리 압력이 되도록 제어한다(S3). 또한, 히터(206)에 공급하는 전력을 조정하고, 웨이퍼(200)의 표면 온도가 소정의 처리 온도가 되도록 제어한다(S4). 여기에서, 소정의 처리 온도, 처리 압력이란, 후술하는 금속막 형성 공정에 있어서, CVD법에 의해서 TiN막을 형성 가능한 처리 온도, 처리 압력이고, 한편 후술하는 산화 방지층 형성 공정에 있어서, ALD법에 의해서 AlN막을 형성 가능한 처리 온도, 처리 압력이다. 즉, 금속막 형성 공정에서 이용하는 제1원료 가스가 자기(自己) 분해하는 정도의 처리 온도, 처리 압력이고, 산화 방지층 형성 공정에서 이용하는 제2원료 가스가 자기 분해하지 않는 정도의 처리 온도, 처리 압력이다.
한편, 기판 반입 공정(S1), 기판 재치 공정(S2), 압력 조정 공정(S3) 및 승온 공정(S4)에 있어서는, 진공 펌프(264)를 작동시키면서 밸브(va3, vb3, vc3)를 닫고 밸브(vd1, vd2, vd3, ve1, ve2, ve3)를 열어서, 처리실(201) 내에 N2가스를 항상 흘려 둔다. 이에 따라서, 웨이퍼(200) 상으로의 파티클의 부착을 억제하는 것이 가능하게 된다.
공정(S1～S4)과 병행하여 제1원료를 기화시켜서 제1원료 가스를 생성(예비 기화)시켜 둔다. 즉, 밸브(va1, va2, va5)를 열고, 제1 캐리어 가스 공급관(237a)으로부터 MFC(222a)로 유량 제어된 캐리어 가스를 제1 버블러(220a) 안에 공급함에 따라서, 제1 버블러(220a) 내부에 수용된 제1원료를 버블링에 의해서 기화시켜서 제1원료 가스를 생성시켜 둔다(예비 기화 공정). 이 예비 기화 공정에서는, 진공 펌프(264)를 작동시키면서 밸브(va3)를 닫은 채 밸브(va4)를 열어서, 제1원료 가스를 처리실(201) 내에 공급하는 일 없이 처리실(201)을 바이패스하여 배기해 둔다. 제1 버블러에서 제1원료 가스를 안정 생성시키기 위해서는 소정의 시간을 요한다. 이 때문에 본 실시 형태에서는, 제1원료 가스를 미리 생성시켜 두고, 밸브(va3, va4)의 개폐(開閉)를 절환함에 따라서 제1원료 가스 유로를 절환한다. 그 결과, 밸브의 절환에 의해서, 처리실(201) 내로의 제1원료 가스가 안정된 공급을 신속하게 시작 혹은 정지할 수 있게 되어서 바람직하다.
<금속막 형성 공정(S6)>
(제1원료 가스 및 반응 가스 공급 공정)
계속해서, 진공 펌프(264)를 작동시킨 채, 밸브(va4)를 닫고 밸브(va3)를 열어서 처리실(201) 내로의 제1원료 가스(Ti원료 가스)의 공급을 개시한다. 또한, 동시에, 밸브(vc1, vc2, vc3)를 열어서 처리실(201) 내로의 반응 가스(NH3가스)의 공급을 개시한다. 제1원료 가스와 반응 가스는, 샤워 헤드(240)에 의해서 분산되어서 처리실(201) 내의 웨이퍼(200) 상에 균일하게 공급된다. 잉여의 제1원료 가스와 반응 가스는, 배기 덕트(259) 내를 흘러서 배기구(260), 배기관(261)으로 배기된다. 이 때 처리 온도, 처리 압력은 제1원료 가스가 자기 분해하는 정도의 처리 온도, 처리 압력으로 되므로, 웨이퍼(200) 상에 공급된 제1원료 가스가 열 분해하고, 또한, 반응 가스와 반응하여 CVD반응이 생기고, 이에 따라서 웨이퍼(200) 상에 금속막으로서의 TiN막이 형성된다. 정확하게는, 웨이퍼(200) 표면에 SiON막을 개재하여 형성되어 있는 HfSiON막 상에 TiN분자가 퇴적하고 TiN막이 형성된다.
한편, 처리실(201) 내로의 제1원료 가스와 반응 가스의 공급시에는, 처리실(201) 내에 있어서의 제1원료 가스와 반응 가스의 확산을 촉진하도록 밸브(vd1, vd2, vd3, ve1, ve2, ve3)는 열어둔 채로 하여서, 처리실(201) 내에 N2가스를 항상 흘려 두는 것이 바람직하다.
밸브(va3, vc1, vc2, vc3)를 열고 제1원료 가스와 반응 가스의 공급을 개시한 후, 소정 시간이 경과하여 원하는 막 두께의 TiN막이 형성되면, 밸브(va3, vc1, vc2, vc3)를 닫고 밸브(va4)를 열어서 처리실(201) 내로의 제1원료 가스와 반응 가스의 공급을 정지한다. 또한 동시에, 밸브(va1, va2)를 닫아서 제1 버블러(220a)로의 캐리어 가스의 공급도 정지한다.
(퍼지 공정)
밸브(va3, vc1, vc2, vc3)를 닫고 제1원료 가스와 반응 가스의 공급을 정지한 후에는, 밸브(vd1, vd2, vd3, ve1, ve2, ve3)를 열어서 처리실(201) 내에 N2가스를 공급한다. N2가스는, 샤워 헤드(240)에 의해서 분산되어서 처리실(201) 내에 공급되고, 배기 덕트(259) 내를 흘러서 배기구(260), 배기관(261)에 배기된다. 이에 따라서, 처리실(201) 내에 잔류하고 있는 제1원료 가스나 반응 가스나 반응 부생성물을 제거하고 처리실(201) 내를 N2가스에 의해서 퍼지한다(퍼지 공정).
한편, 금속막 형성 공정(S6)에 있어서는, 다음의 산화 방지층 형성 공정(S8)에 대비해서, 제2원료를 기화시켜서 제2원료 가스를 생성(예비 기화)시켜 둔다. 즉, 밸브(vb1, vb2, vb5)를 열고 제2 캐리어 가스 공급관(237b)으로부터 MFC(222b)로 유량 제어된 캐리어 가스를 제2 버블러(220b) 내에 공급함에 따라서, 제2 버블러(220b) 내부에 수용된 제2원료를 버블링에 의해서 기화시켜서 제2원료 가스를 생성시켜 둔다(예비 기화 공정). 이 예비 기화 공정에서는, 진공 펌프(264)를 작동시키면서 밸브(vb3)를 닫은 채 밸브(vb4)를 열어서, 제2원료 가스를 처리실(201) 내에 공급하는 일 없이 처리실(201)을 바이패스하여 배기해 둔다. 제2 버블러에서 제2원료 가스를 안정되게 생성시키기 위해서는 소정의 시간을 요한다. 이 때문에, 본 실시 형태에서는 제2원료 가스를 미리 생성시켜 두고 밸브(vb3, vb4)의 개폐를 절환함에 따라서 제2원료 가스 유로를 절환한다. 그 결과, 밸브의 절환에 의해서, 처리실(201) 내로의 제2원료 가스가 안정된 공급을 신속히 시작 혹은 정지할 수 있게 되어서 바람직하다.
<산화 방지층 형성 공정(S8)>
(제2원료 가스 공급 공정)
계속해서, 진공 펌프(264)를 작동시킨 채, 밸브(vb4)를 닫고 밸브(vb3)를 열어서 처리실(201) 내로의 제2원료 가스(Al 원료)의 공급을 개시한다. 제2원료 가스는, 샤워 헤드(240)에 의해서 분산되어서 처리실(201) 내의 웨이퍼(200) 상에 균일하게 공급된다. 잉여의 제2원료 가스는, 배기 덕트(259) 내를 흘러서 배기구(260), 배기관(261)에 배기된다(제2원료 가스 공급 공정). 한편, 이 때 처리 온도, 처리 압력은, 제2원료 가스가 자기 분해하지 않는 정도의 처리 온도, 처리 압력으로 여겨지므로, 웨이퍼(200) 상에 공급된 제2원료 가스는 웨이퍼(200) 표면에 흡착(吸着)한다. 정확하게는, 상술의 금속막 형성 공정(S6)으로 웨이퍼(200) 상에 형성된 TiN막 상에 제2원료 가스의 가스 분자가 흡착한다.
한편, 처리실(201) 내로의 제2원료 가스의 공급시에는, 반응 가스 공급관(213c) 내로의 제2원료 가스의 침입을 방지하도록, 또한, 처리실(201) 내에 있어서의 제2원료 가스의 확산을 촉진하도록, 밸브(vd1, vd2, vd3)는 연 채로 하여 처리실(201) 내에 N2가스를 항상 흘려보내 두는 것이 바람직하다.
밸브(vb3)를 열어서 제2원료 가스의 공급을 개시한 후, 소정 시간이 경과하면, 밸브(vb3)를 닫고 밸브(vb4)을 열어서 처리실(201) 내로의 제2원료 가스의 공급을 정지한다.
(퍼지 공정)
밸브(vb3)를 닫고, 제2원료 가스의 공급을 정지한 후에는, 밸브(vd1, vd2, vd3, ve1, ve2, ve3)를 열어서 처리실(201) 내에 N2가스를 공급한다. N2가스는, 샤워 헤드(240)에 의해서 분산되어서 처리실(201) 내에 공급되고 배기 덕트(259) 내를 흘러서 배기구(260), 배기관(261)에 배기된다. 이에 따라서, 처리실(201) 내에 잔류하고 있는 제2원료 가스를 제거하고 처리실(201) 내를 N2가스에 의해서 퍼지한다(퍼지 공정).
(반응 가스 공급 공정)
처리실(201) 내의 퍼지가 완료하면, 밸브(vc1, vc2, vc3)를 열고 처리실(201) 내로 반응 가스(NH3가스)의 공급을 개시한다. 반응 가스는 샤워 헤드(240)에 의해서 분산되고 처리실(201) 내의 웨이퍼(200) 상에 균일하게 공급되어서 웨이퍼(200) 표면에 흡착하고 있는 제2원료 가스와 반응하고, 이에 따라서, 웨이퍼(200) 상에 AlN막이 생성된다. 정확하게는, 반응 가스는, 상술의 금속막 형성 공정(S6)으로 웨이퍼(200) 상에 형성된 TiN막 상에 흡착하고 있는 제2원료 가스의 가스 분자와 반응하고, 이에 따라서, TiN막 상에 1원자층 미만(1Å미만)정도의 AlN막이 생성된다. 잉여의 반응 가스나 반응 부생성물은 배기 덕트(259) 내를 흘러서 배기구(260), 배기관(261)에 배기된다(반응 가스 공급 공정). 한편, 처리실(201) 내로의 반응 가스의 공급시에는, 제1원료 가스 공급관(213a), 제2원료 가스 공급관(213b) 내로의 반응 가스의 침입을 방지하도록, 또한, 처리실(201) 내에 있어서의 반응 가스의 확산을 촉진하도록, 밸브(ve1, ve2, ve3)는 연 상태로 해서 처리실(201) 내에 N2가스를 항상 흘려 두는 것이 바람직하다.
밸브(vc1, vc2, vc3)를 열어서 반응 가스의 공급을 개시한 후, 소정시간이 경과하면 밸브(vc1, vc2, vc3)를 닫고 처리실(201) 내로의 반응 가스의 공급을 정지한다.
(퍼지 공정)
밸브(vc1, vc2, vc3)를 닫고 반응 가스의 공급을 정지한 후에는, 밸브(vd1, vd2, vd3, ve1, ve2, ve3)를 열어서 처리실(201) 내에 N2가스를 공급한다. N2가스는, 샤워 헤드(240)에 의해서 분산되고 처리실(201) 내에 공급되어서, 배기 덕트(259) 내를 흘러서 배기구(260), 배기관(261)에 배기된다. 이에 따라서, 처리실(201) 내에 잔류하고 있는 반응 가스나 반응 부생성물을 제거하고 처리실(201) 내를 N2가스에 의해서 퍼지한다(퍼지 공정).
(사이클 처리)
이상의 제2원료 가스 공급 공정, 퍼지 공정, 반응 가스 공급 공정, 퍼지 공정을 1사이클로 하여서, 이 ALD 사이클을 소정 회수(n사이클) 실시하는 사이클 처리를 수행함에 따라서, 상술의 금속막 형성 공정(S6)으로 웨이퍼(200, HfSiON막) 상으로 형성된 TiN막 상에, 원하는 막 두께의 산화 방지층으로서의 AlN막이 형성된다. 산화 방지층으로서의 AlN막은, TiN막 표면의 전면(全面)을 덮도록 형성한다. 한편, 산화 방지층 형성 공정(S8) 종료 후, 밸브(vb1, vb2)를 닫고 제2 버블러(220b)로의 캐리어 가스의 공급을 정지한다.
<잔류 가스 제거 공정(S10)>
웨이퍼(200) 상에, 소정 막 두께의 금속막과 산화 방지층이 형성된 후, 처리실(201) 내의 진공 흡입을 수행하고, 밸브(vd1, vd2, vd3, ve1, ve2, ve3)를 열고 처리실(201) 내에 N2가스를 공급한다. N2가스는 샤워 헤드(240)에 의해서 분산되어서 처리실(201) 내에 공급되고 배기 덕트(259) 내를 흘러서 배기구(260), 배기관(261)에 배기된다. 이에 따라서, 처리실(201) 내에 잔류하고 있는 가스나 반응 부생성물을 제거하고 처리실(201) 내를 N2가스에 의해서 퍼지한다.
<기판 반출 공정(S11)>
그 후, 상술한 기판 반입 공정(S1), 기판 재치 공정(S2)에 나타낸 순서와는 반대의 순서에 의해서, 원하는 막 두께의 금속막과 산화 방지층이 형성된 후의 웨이퍼(200)를 처리실(201) 내로부터 반송실(271) 내로 반출하고, 본 실시 형태에 관련한 기판 처리 공정을 완료한다.
한편, 본 실시 형태에 있어서의 금속막 형성 공정(S6)에서의 웨이퍼(200)의 처리 조건으로서는,
처리 온도: 250～450℃, 바람직하게는 350～450℃,
처리 압력: 30～266Pa, 바람직하게는 30～100Pa,
제1원료(TDMAT)공급 유량: 10～1000sccm,
반응 가스(NH3)공급 유량: 50～500sccm,
막 두께(TiN):10～30nm
가 예시된다.
또한, 본 실시 형태에 있어서의 산화 방지층 형성 공정(S8)에서의 웨이퍼(200)의 처리 조건으로서는,
처리 온도: 250～450℃, 바람직하게는 350～450℃,
처리 압력: 30～266Pa, 바람직하게는 30～100Pa,
제2원료(TMA)공급 유량: 10～1000sccm,
반응 가스(NH3)공급 유량: 50～500sccm,
막 두께(AlN): 1～5nm, 바람직하게는 3nm
가 예시된다.
한편, 처리 온도를 250℃ 미만으로 하면, 금속막 형성 공정(S6)에 있어서 CVD에 의한 성막 반응이 생기지 않게 된다. 또한, 처리 온도가 450℃를 넘으면, 금속막 형성 공정(S6)에 있어서 성막 레이트가 폭발적으로 상승하여 막 두께를 제어하는 것이 어려워진다. 따라서 금속막 형성 공정(S6)에 있어서 CVD에 의한 성막 반응을 생기게 하면서 막 두께를 제어할 수 있게 하기 위해서는, 처리 온도를 250℃ 이상, 450℃ 이하로 할 필요가 있다. 한편, 처리 온도를 350℃ 이상으로 하면, 막중(膜中)의 불순물이 적어지고 저항율이 낮아져서 바람직하다.
또한, 본 실시 형태에 있어서는, CVD법에 의한 금속막 형성 공정(S6)과 ALD법에 의한 산화 방지층 형성 공정(S8)을 동일한 처리 온도 및/또는 동일한 처리 압력에서 수행하는 것이 바람직하다. 즉, 본 실시 형태에서는, 금속막 형성 공정(S6)과 산화 방지층 형성 공정(S8)을 일정한 처리 온도 및/또는 일정한 처리 압력으로 수행하는 것이 바람직하다. 처리 온도, 처리 압력을 상술의 예시 범위 내의 소정값으로 설정하면, CVD법에 의한 성막과 ALD법에 의한 성막을 동일 컨디션으로 실현할 수 있다. 이 경우, 금속막 형성 공정(S6)으로부터 산화 방지층 형성 공정(S8)으로 이행할 때의 처리 온도 변경 공정, 처리 압력 변경 공정이 불필요하게 되어서 스루풋(throughput)을 향상시키는 것이 가능하게 된다.
(3) 실시 형태에 관련한 효과
본 실시 형태에 의하면, 금속막으로서의 TiN막 형성 후에 TiN막을 대기(大氣)에 쬐는 일 없이 진공 분위기를 유지한 채, 인시츄(in-situ)로, TiN막 상에 산화 방지층으로서의 AlN막(AlN캡)을 형성하도록 했으므로, AlN막에 의해서 대기 중의 산소를 막을 수 있게 되고, TiN막의 대기 중의 산소에 의한 산화를 억제하는 것이 가능하게 된다. 이와 같이 본 실시 형태에 의하면, AlN캡에 의한 산소 배리어 효과에 의해서, TiN막의 산화의 영향을 최소한으로 억제할 수 있고, TiN막 표면의 산화에 의해서 발생하는 저항 증대나 EOT 증가 등의 특성 열화를 최소한으로 억제하는 것이 가능하게 된다.
또한, 본 실시 형태에 의하면, CVD법에 의한 금속막으로서의 TiN막의 형성과 ALD법에 의한 산화 방지층으로서의 AlN막의 형성을 동시에 수행하는 것이 아닌, 나누어서 수행하는 것으로 하고 있다. 또한, 금속막 형성 공정(S6)에 있어서는, 제1원료 가스 및 반응 가스 공급 공정 후에 퍼지 공정을 실시하고, 처리실(201) 내를 확실하게 가스 치환(置換)하는 것으로 하고 있다. 또한, 산화 방지층 형성 공정(S8)에 있어서도, 사이클 처리의 최후에는 퍼지가 수행되어서 처리실(201) 내는 확실하게 가스 치환된다. 이에 따라서, 처리실(201) 내에 있어서 제1원료 가스와 제2원료 가스는 섞이는 일 없이, 처리실(201) 내에 있어서의 제1원료 가스와 제2원료 가스와의 기상(氣相) 반응에 의한 파티클의 발생을 억제할 수 있어서, TiN막이나 AlN막의 막 두께 균일성이나 조성 균일성을 향상시킬 수 있다. 한편, 만일 CVD법에 의한 TiN막의 형성과 ALD법에 의한 AlN막의 형성을 동시에 수행하려고 하면, 제1원료 가스와 제2원료 가스와의 혼합 시간이나 반응을 고려할 필요가 생겨서, 막 두께 제어나 조성 제어가 곤란하게 된다. 또한, 가스 종(種)의 조합에 의해서는, 제1원료 가스와 제2원료 가스와의 기상 반응에 의해서 파티클이 발생하여 TiN막이나 AlN막의 막 두께 균일성이나 조성 균일성이 악화되는 경우가 있다.
또한, 본 실시 형태에 의하면, CVD법에 의한 TiN막의 성막에서는, 비교적 고온의 프로세스를 사용하므로, AlN막의 성막에 있어서의 ALD 프리커서(Precursor)로서는 비교적 분해 온도가 높은 것을 선택하는 것이 된다. 즉, 고온으로 CVD/ALD를 실시하는 것이 되어서 플라즈마 등의 데미지 원(源)을 이용하는 일 없이[논-플라즈마(Non-Plasma)로], 열에 의해서 막중의 잔류 불순물을 적게 하는 것이 가능하게 된다.
<본 발명의 다른 실시 형태>
상술의 실시 형태에서는, 버블러 내부에 수용된 액체 원료를 버블링에 의해서 기화시키는 예에 대해서 설명했지만, 버블러 대신 기화기를 이용해서 액체 원료를 기화시키도록 해도 좋다.
또한, 상술의 실시 형태에서는, 금속막 형성 공정(S6)에 있어서 Ti원료로서 TDMAT를 이용하는 예에 대해서 설명했지만, TDMAT의 대신 TiCl4 등의 Ti 원료를 이용하도록 해도 좋다. 또한, 상술의 실시 형태에서는, 금속막 형성 공정(S6)에 있어서 웨이퍼에 대하여 Ti원료와 NH3 등의 반응 가스를 동시에 공급하는 예에 대해서 설명했지만, TDMAT를 이용하는 경우는 Ti 원료를 단독으로 공급하도록 해도 좋다. TDMAT 중에는 Ti원자와 N원자의 양쪽이 포함되어 있으므로, TDMAT를 단독으로 공급하도록 해도 TiN막을 형성할 수 있다.
또한, 상술의 실시 형태에서는, 금속막 형성 공정(S6)에 있어서 CVD법에 의해서 TiN막을 형성하는 예에 대해서 설명했지만, TiN막은 ALD법에 의해서 형성해도 좋다. 이 경우, 제1원료 가스 공급 공정, 퍼지 공정, 반응 가스 공급 공정, 퍼지 공정을 1사이클로 하여 이 ALD사이클을 소정회수(m 사이클) 실시하는 사이클 처리를 수행함에 따라서 웨이퍼(200) 상에 TiN막을 형성하게 된다. 즉, TiN막을 형성할 때는, 화학적 증착법 중 CVD법, ALD법의 어느 쪽의 방법을 이용해도 좋다.
한편, TiN막을 PVD(Physical Vapor Deposition)법에 의해서 형성하는 것도 생각할 수 있지만, PVD-TiN막은 밀도가 높고 산화되기 어렵기 때문에 본 발명을 적용할 필요성이 낮다. 한편, CVD법이나 ALD법 등의 화학적 증착법으로 형성한 TiN막은 산화되기 쉽고 성막 후에 대기 중에 방치하면 10～30%의 농도로 산소가 유입되어 버린다[경시(經時) 변화가 생긴다]. 그 상태로 예컨대 1000℃에서의 활성화 어닐링(spike)을 수행하면, TiN막중의 산소가 HfSiON막 등의 High-k막을 뚫고 나가서 SiON막 등의 계면층에 도달하고, 계면층이 증막(證膜)함으로써 EOT가 증가되게 된다. 즉 본 발명은, CVD법이나 ALD법 등의 화학적 증착법으로 TiN막을 형성하는 경우에 특히 유효하게 되는 발명이라 할 수 있다.
또한, 상술의 실시 형태에서는, 산화 방지층 형성 공정(S8)에 있어서 Al 원료로서 TMA를 이용하는 예에 대해서 설명했지만, TMA 대신 AlCl3 등의 Al 원료를 이용하도록 해도 좋다.
또한, 상술의 실시 형태에서는 금속막으로서 TiN막을 형성하는 경우에 대해서 설명했지만, 본 발명은 관련 형태에 한정되지 않고, 금속막으로서 질화알루미늄 티타늄 막(TiAlN 막) 등을 형성하는 경우에도 적용 가능하다. 한편, TiAlN막은 도전성의 금속 복합막이다.
또한, 상술의 실시 형태에서는, 계면층으로서 SiON막을 이용하는 예에 대해서 설명했지만, 계면층으로서는 SiON막 대신 SiO2막을 이용해도 좋다. 또한, 상술의 실시 형태에서는, 고유전율 게이트 절연막으로서 HfSiON막을 이용하는 예에 대해서 설명했지만, 고유전율 게이트 절연막으로서는, HfSiON막 대신 HfSiO막, HfO막, HfON막, HfAlO막, HfLaO막 등의 고유전율 절연막을 이용해도 좋다.
또한, 상술의 실시 형태에서는, 웨이퍼 상에, 계면층으로서의 SiON막, 고유전율 게이트 절연막으로서의 HfSiON막을 개재하여, 메탈 게이트 전극으로서의 TiN막을 형성하고, 그 위에 산화 방지층으로서의 AlN막을 형성하는 예에 대해서 설명했지만, 이후 AlN막 상에 텅스텐(W)막 등의 메탈 막을 형성하는 것이 된다. 이와 같이 본 발명을 게이트 스택으로 적용하는 경우에는, AlN막을 남긴 채여도 문제없지만, 이 AlN막은, W막 등의 메탈 막을 형성하기 전에 에치백(Etch Back)하도록 해도 좋다. 그 경우, 예컨대 Ar 플라즈마 등으로 AlN막을 에치백 할 수 있다. 예컨대, W막 등의 메탈 막을 형성하는 장치에 있어서, 비산소 분위기 하에서 Ar플라즈마에 의해서 AlN막을 에치백하고, TiN막의 표면을 노출시킨 후, 그 TiN막 표면을 대기에 쬐는 일 없이 비산소 분위기를 유지한 채, 인시츄로 그 TiN막 상에, W막 등의 메탈 막을 형성하도록 할 수 있다.
<본 발명의 또 다른 실시 형태>
한편, 상술의 실시 형태에서는, 기판 처리 장치로서 한번에 1 장의 기판을 처리하는 매엽식(枚葉式)의 장치를 이용해서 성막하는 예에 대해서 설명했지만, 본 발명은 상술의 실시 형태에 한정되지 않는다. 예컨대, 기판 처리 장치로서 한번에 복수 매의 기판을 처리하는 뱃치(batch)식의 종형 장치를 이용해서 성막하도록 해도 좋다. 이하, 이 종형 장치를 이용해서 성막하는 방법에 대해서 설명한다.
도 6은, 본 실시 형태로 적합하게 이용되는 종형 장치의 종형 처리로의 개략구성도이며, 도 6의 (a)는 처리로(302) 부분을 종단면으로 나타내고, 도 6의 (b)는 처리로(302) 부분을 도 6의 (a)의 A-A선단면도로 나타낸다.
도 6의 (a)에 도시되는 바와 같이, 처리로(302)는 가열 수단(가열 기구)로서의 히터(307)를 포함한다. 히터(307)는 원통 형상이고, 보지판으로서의 히터 베이스에 지지됨에 따라서 수직으로 설치되어 있다.
히터(307)의 내측에는, 히터(307)와 동심원상(同心圓狀)에 반응관으로서의 프로세스 튜브(303)가 배설(配設)되어 있다. 프로세스 튜브(303)는, 예컨대 석영(SiO2)이나 탄화실리콘(SiC) 등의 내열성(耐熱性) 재료로부터 이루어지고, 상단이 폐색(閉塞)하고 하단이 개구(開口)한 원통 형상으로 형성되어 있다. 프로세스 튜브(303)의 통중공부(筒中空部)에는 처리실(301)이 형성되어 있고, 기판으로서의 웨이퍼(200)를 후술하는 보트(317)에 의해서 수평자세에서 수직방향으로 다단(多段)으로 정렬한 상태로 수용 가능하도록 구성되어 있다.
프로세스 튜브(303)의 하방에는, 프로세스 튜브(303)와 동심원상으로 매니폴드(309)가 배설되어 있다. 매니폴드(309)는, 예컨대 스테인리스 등으로부터 이루어지고, 상단 및 하단이 개구한 원통형상으로 형성되어 있다. 매니폴드(309)는 프로세스 튜브(303)에서 계합(係合)하고 있고 프로세스 튜브(303)를 지지하도록 설치되어 있다. 한편, 매니폴드(309)와 프로세스 튜브(303)와의 사이에는 씰 부재로서의 O링(320a)이 설치되어 있다. 매니폴드(309)가 히터 베이스로 지지됨에 따라서, 프로세스 튜브(303)는 수직으로 고정된 상태가 되어 있다. 프로세스 튜브(303)과 매니폴드(309)에 의해서 반응 용기가 형성된다.
매니폴드(309)에는, 제1 가스 도입부로서의 제1 노즐(333a)과 제2 가스 도입부로서의 제2 노즐(333b)이 매니폴드(309)의 측벽을 관통하도록 접속되어 있다. 제1노즐(333a)과 제2노즐(333b)은 각각 수평부와 수직부를 포함하는 L자 형상이며, 수평부가 매니폴드(309)에 접속되고 수직부가 프로세스 튜브(303)의 내벽과 웨이퍼(200)와의 사이에 있어서의 원호 형상의 공간에 프로세스 튜브(303)의 하부에서 상부의 내벽을 따라서 웨이퍼(200)의 적재 (積載) 방향을 향하여 입상으로 설치되어 있다. 제1 노즐(333a), 제2 노즐(333b)의 수직부의 측면에는 가스를 공급하는 공급공(共給孔)인 제1 가스 공급공(348a), 제2 가스 공급공(348b)이 각각 설치되어 있다. 이 제1 가스 공급공(348a), 제2 가스 공급공(348b)은 각각 하부로부터 상부에 걸쳐서 동일한 개구 면적을 가지고, 또한 같은 개구 피치로 설치되어 있다.
제1 노즐(333a), 제2 노즐(333b)에 접속되는 가스 공급계는 상술의 실시 형태와 같다. 단, 본 실시 형태에서는, 제1 노즐(333a)에 제1원료 가스 공급계 및 제2원료 가스 공급계가 접속되고, 제2 노즐(333b)에 반응 가스 공급계가 접속되는 점이 상술의 실시 형태와 다르다. 즉, 본 실시 형태에서는, 원료 가스(제1원료 가스, 제2원료 가스)와 반응 가스를 각각의 노즐에 의해서 공급한다. 한편, 각 원료 가스를 각각의 노즐에 의해서 공급하도록 해도 좋다.
매니폴드(309)에는 처리실(301) 내의 분위기를 배기하는 배기관(331)이 설치되어 있다. 배기관(331)에는, 압력 검출기로서의 압력 센서(345) 및 압력 조정기로서의 APC(Auto Pressure Controller) 밸브(342)를 개재하여 진공배기 장치로서의 진공 펌프(346)가 접속되어 있고, 압력 센서(345)에 의해서 검출된 압력 정보에 기초하여 APC밸브(342)를 조정하는 것으로 처리실(301) 내의 압력이 소정의 압력(진공도)이 되도록 진공 배기할 수 있도록 구성되어 있다. 한편, APC밸브(342)는 밸브를 개폐하여 처리실(301) 내의 진공 배기?진공 배기 정지를 할 수 있고, 밸브 개도(開度)를 더 조정하여 처리실(301) 내의 압력을 조정할 수 있도록 구성되어 있는 개폐 밸브이다.
매니폴드(309)의 하방으로는, 매니폴드(309)의 하단 개구를 기밀하게 폐색 가능한 노구(爐口) 개체(蓋體)로서의 씰 캡(319)이 설치되어 있다. 씰 캡(319)은 매니폴드(309)의 하단에 수직 방향 하측으로부터 당접(當接)되도록 되어 있다. 씰 캡(319)은, 예컨대 스테인리스 등의 금속으로부터 이루어지고, 원반 형상으로 형성되어 있다. 씰 캡(319)의 상면에는 매니폴드(309)의 하단과 당접하는 씰 부재로서의 O링(320b)이 설치되어 있다. 씰 캡(319)의 처리실(301)과 반대측에는 후술하는 보트(317)를 회전시키는 회전 기구(367)가 설치되어 있다. 회전 기구(367)의 회전축(355)은 씰 캡(319)을 관통하여 보트(317)에 접속되어 있어서, 보트(317)를 회전시킴으로써 웨이퍼(200)를 회전시키도록 구성되어 있다. 씰 캡(319)은, 프로세스 튜브(303)의 외부에 배치된 승강 기구로서의 보트 엘리베이터(315)에 의해서, 수직방향으로 승강되도록 구성되어 있고, 이에 따라서 보트(317)를 처리실(301) 내에 대하여 반입 반출하는 것이 가능하도록 되어 있다.
기판 보지 도구로서의 보트(317)는, 예컨대 석영이나 탄화규소 등의 내열 재료로부터 이루어지고, 복수 매의 웨이퍼(200)를 수평자세이고, 동시에 서로 중심을 갖춘 상태로 정렬시켜서 다단에 보지하도록 구성되어 있다. 한편, 보트(317)의 하부에는, 예컨대 석영이나 탄화 규소 등의 내열 재료로 이루어지는 단열부재(318)가 설치되어 있어서 히터(307)로부터의 열이 씰 캡(319)측에 전해지기 어렵도록 구성되어 있다. 프로세스 튜브(303) 내에는, 온도 검출기로서의 온도 센서(363)가 설치되어 있고, 온도 센서(363)에 의해서 검출된 온도 정보에 기초하여 히터(307)로의 통전(通戰) 상태를 조정함에 따라서 처리실(301) 내의 온도가 소정의 온도분포가 되도록 구성되어 있다. 온도 센서(363)는, 제1 노즐(333a) 및 제2 노즐(333b)과 마찬가지로, 프로세스 튜브(303)의 내벽을 따라서 설치되어 있다.
제어부(제어 수단)인 컨트롤러(380)는, APC 밸브(342), 히터(307), 온도 센서(363), 진공 펌프(346), 회전 기구(367), 보트 엘리베이터(315), 밸브(va1～va5, vb1～vb5, vc1～vc3, vd1～vd3, ve1～ve3), 유량 컨트롤러(222a, 222b, 222c, 222d, 222e) 등의 동작을 제어한다.
다음으로, 상기 구성에 관련한 종형 장치의 처리로를 이용하여 반도체 장치의 제조 공정의 일 공정으로서 웨이퍼 상에 박막을 형성하는 기판 처리 공정에 대해서 설명한다. 여기에서는, 표면에 계면층으로서의 SiON막을 개재하여 고유전율 게이트 절연막으로서의 HfSiON막이 형성된 웨이퍼에 대하여, 처리 가스로서의 Ti원료 가스(TiCl4가스)와 질소 함유 가스(NH3가스)를 공급하고, 화학적 증착법으로서의 CVD법에 의해서 웨이퍼 상(HfSiON막 상)에 메탈 게이트 전극(금속 게이트 전극)로서의 금속막(TiN막)을 형성하는 금속막 형성 공정과, 웨이퍼에 대하여 Al 원료 가스(TMA가스)와 질소 함유 가스(NH3가스)를 교호적으로 공급하고, 화학적 증착법으로서의 ALD법에 의해서 금속막(TiN막) 상에 산화 방지층(AlN막)을 형성하는 산화 방지층 형성 공정을 동일 처리실 내에서 처리실 내를 비산소 분위기로 유지한 상태에서 연속적으로 수행하는 예에 대해서 설명한다. 한편, 이하의 설명에 있어서, 종형 장치를 구성하는 각부의 동작은, 컨트롤러(380)에 의해서 제어된다.
복수 매의 웨이퍼(200)를 보트(317)에 장전(웨이퍼 차징)한다. 그리고 도 6의 (a)에서 도시하는 바와 같이, 복수 매의 웨이퍼(200)를 보지한 보트(317)를, 보트 엘리베이터(315)에 의해서 들어 올려서 처리실(301) 내에 반입(보트 로딩)한다. 이 상태에서 씰 캡(319)은 O링(320b)을 개재하여 매니폴드(309)의 하단을 씰링(sealing)한 상태가 된다.
처리실(301) 내가 원하는 압력(진공도)이 되도록 진공 펌프(346)에 의해서 처리실(301) 내를 진공 배기한다. 이 때 처리실(301) 내의 압력을 압력 센서(345)로 측정하고, 이 측정된 압력에 기초하여 APC밸브(342)를 피드백 제어한다. 또한, 처리실(301) 내가 원하는 온도가 되도록 히터(307)에 의해서 가열한다. 이 때, 처리실(301) 내가 원하는 온도 분포가 되도록 온도 센서(363)가 검출한 온도 정보에 기초하여 히터(307)로의 통전 상태를 피드백 제어한다. 계속해서 회전 기구(367)에 의해서 보트(317)를 회전시킴으로써 웨이퍼(200)를 회전시킨다.
그 후, 금속막 형성 공정을 수행함으로써, 웨이퍼(200, HfSiON막) 상에 TiN막을 형성한다. 그 후, TiN막을 대기에 쬐는 일 없이 진공 분위기를 유지한 채, 인시츄로 산화 방지층 형성 공정을 수행함으로써, TiN막 상에 AlN막을 형성한다. 한편, 금속막 형성 공정의 순서는, 상술의 실시 형태에 있어서의 금속막 형성 공정(S6)과 동일하다. 또한, 산화 방지층 형성 공정의 순서는 상술의 실시 형태에 있어서의 산화 방지층 형성 공정(S8)과 동일하다.
웨이퍼(200) 상에, 소정 막 두께의 금속막과 산화 방지층이 형성된 후, 처리실(301) 내의 진공 흡입을 수행하고, 처리실(301) 내에 N2가스를 공급하여 배기한다. 이에 따라서, 처리실(301) 내에서 잔류하고 있는 가스나 반응 부생성물을 제거하고 처리실(301) 내를 N2가스에 의해서 퍼지한다.
그 후, 보트 엘리베이터(315)에 의해서 씰 캡(319)을 하강시켜서, 매니폴드(309)의 하단을 개구시킴과 동시에, 소정 막 두께의 금속막과 산화 방지층이 형성된 후의 웨이퍼(200)를 보트(317)에 보지시킨 상태로 매니폴드(309)의 하단으로부터 프로세스 튜브(303)의 외부에 반출(보트 언로딩)한다. 그 후, 처리 완료의 웨이퍼(200)를 보트(317)로부터 취출(取出)하여(웨이퍼 디스차징), 본 실시 형태에 관련한 기판 처리 공정을 완료한다.
한편, 본 실시 형태에 있어서도, 상술의 실시 형태와 마찬가지로, 금속막 형성 공정에 있어서 Ti원료로서 TDMAT를 이용하도록 해도 좋다. 또한, TDMAT를 이용하는 경우는 Ti원료를 단독으로 공급하도록 해도 좋다. 또한, 금속막 형성 공정에 있어서 ALD법에 의해서 TiN막을 형성하도록 해도 좋다. 또한, 본 실시 형태에 있어서도, 상술의 실시 형태와 마찬가지로, 산화 방지층 형성 공정에 있어서 Al 원료로서 AlCl3을 이용하도록 해도 좋다. 또한, 본 실시 형태에 있어서도, 상술의 실시 형태와 같이 금속막으로서 TiN막 대신 TiAlN막 등을 이용해도 좋다. 또한, 계면층으로서 SiON막 대신 SiO2막을 이용해도 좋다. 또한, 고유전율 게이트 절연막으로서 HfSiON막 대신 HfSiO막, HfO막, HfON막, HfAlO막, HfLaO막 등의 고유전율 절연막을 이용해도 좋다.
(실시예 1)
본 발명의 실시예 1로서, 산화 방지층으로서의 AlN막을 TiN막 및 TiAlN막 상에 형성한 경우와 형성하지 않은 경우의 TiN막 및 TiAlN막의 저항율의 대기 방치 시간 의존성에 대해서 설명한다. 한편, AlN막은 ALD법에 의해서 상술의 실시 형태와 같은 방법으로 형성하였다. TiN막은 CVD법에 의해서 상술의 실시 형태와 같은 방법으로 형성하였다. TiAlN막은, ALD법에 의한 AlN막의 형성과 CVD법에 의한 TiN막의 형성을 교호적으로 반복함으로써 형성하였다. 어느 쪽의 막도 상술의 실시 형태에 있어서의 기판 처리 장치를 이용해서 형성하였다. 또한, 그 때의 처리 조건은, 상술의 실시 형태에 기재한 처리 조건 범위 내의 조건으로 설정하였다.
도 7의 (a)는, 산화 방지층으로서의 AlN막을 TiN막 및 TiAlN막 상에 형성하지 않은 경우(이하, AlN캡이 없는 경우)의 TiN막 및 TiAlN막의 저항율의 대기 방치 시간 의존성을 도시하는 도면이다. 도 7의 (a)의 가로축은 AlN캡이 없는 경우의 TiN막 및 TiAlN막의 대기로의 노출 시간(방치 시간)을, 세로축은 TiN막 및 TiAlN막의 전기 저항율을 각각 도시하고 있다. 한편, 도면 중 ○표시는, AlN캡이 없는 경우의 Al 함유율이 0%인 TiN막의 전기 저항율을 나타내고 있다. 도면 중 □표시는, AlN캡이 없는 경우의 Al 함유율이 30%인 TiAlN막의 전기 저항율을 나타내고 있다. 도면 중 △표시는, AlN캡이 없는 경우의 Al 함유율이 20%인 TiAlN막의 전기 저항율을 나타내고 있다. 도면 중 ◇표시는, AlN캡이 없는 경우의 Al 함유율이 15%인 TiAlN막의 전기 저항율을 나타내고 있다.
도 7의 (b)는 산화 방지층으로서의 AlN막을 TiN막 및 TiAlN막 상에 형성한 경우(이하, AlN캡이 있는 경우)의 TiN막 및 TiAlN막의 저항율의 대기 방치 시간 의존성을 도시하는 도면이다. 도 7의 (b)의 가로축은 AlN캡이 있는 경우의 TiN막 및 TiAlN막의 대기로의 노출 시간(방치 시간)을, 세로축은 TiN막 및 TiAlN막의 전기 저항율을 각각 도시하고 있다. 한편, 도면 중 ○표시는, AlN캡이 있는 경우의 Al 함유율이 0%인 TiN막의 전기 저항율을 나타내고 있다. 도면 중 □표시는, AlN캡이 있는 경우의 Al 함유율이 30%인 TiAlN막의 전기 저항율을 나타내고 있다. 도면 중 △표시는, AlN캡이 있는 경우의 Al 함유율이 20%인 TiAlN막의 전기 저항율을 나타내고 있다. 도면 중 ◇표시는, AlN캡이 있는 경우의 Al 함유율이 15%인 TiAlN막의 전기 저항율을 나타내고 있다.
도 7의 (a)로부터, AlN캡이 없는 경우의 TiN막에서는, 대기 방치 시간의 경과와 함께 저항율이 현저하게 상승하고 있는 것을 알 수 있다. 한편, AlN캡이 없는 경우의 TiAlN막에 있어서도 Al의 농도에 따라 다르지만, 대기 방치 시간의 경과와 함께 저항율이 상승하고 있는 것을 알 수 있다. 즉, AlN캡이 없는 경우, TiN막도 TiAlN막도 대기 방치 시간의 경과와 함께 저항율이 상승하고 산화되기 쉬운 것을 알 수 있다. 이에 대하여 도 7의 (b)로부터, AlN캡이 있는 경우는 TiN막도 TiAlN막도 대기 방치 시간이 경과하여도 저항율은 대부분 상승하고 있지 않고 산화되기 어려운 것을 알 수 있다. 이로부터 AlN막이, 대기 중의 산소가 TiN막이나 TiAlN막의 막중으로 들어가는 것을 막는 산소 블록층으로서 작용하고 있는 것을 확인할 수 있었다.
한편, TiN막이나 TiAlN막의 표면 상에 AlN막, 즉 AlN캡을 형성하지 않을 경우, 대기 중의 산소가 TiN막이나 TiAlN막의 막중으로 들어가기 쉬워져, TiN막이나 TiAlN막의 산화가 생기기 쉬워진다. 그런데 TiN막이나 TiAlN막 등으로 구성하는 게이트 전극, 즉 메탈 게이트 전극(금속 게이트 전극)중에 산소가 많이 포함되어 있으면, 고온 열처리를 실시함에 따라서 메탈 게이트 전극 중의 산소가 하지(下地)막인 HfSiON막 등의 High-k막을 지나치고 SiON막이나 SiO2막 등의 계면층까지 확산하여서, 결과적으로 EOT가 증가되어서 트랜지스터의 스케일링(scaling)을 저해하는 경우가 있다. 이에 대해서 메탈 게이트 전극 상에 AlN막, 즉 AlN캡을 형성함에 따라서, 이 과제를 해결할 수 있다. 이에 대해서는, 다음 실시예 2에서 자세히 설명한다.
(실시예 2)
본 발명의 실시예 2로서, 게이트 퍼스트 프로세스에서 작성한 게이트 스택에 있어서, 산화 방지층으로서의 AlN막을 TiN막 상에 형성한 경우(AlN캡이 있는 경우)와 형성하지 않은 경우(AlN캡이 없는 경우)의 단면 TEM화상 분석에 대해서 설명한다. AlN캡이 있는 평가 샘플은, 실리콘 웨이퍼 상에 계면층으로서 SiON막을 형성하고, 그 위에 고유전율 게이트 절연막으로서 HfSiON막을 형성하고, 그 위에 메탈 게이트 전극(금속 게이트 전극)으로서 TiN막을 형성하고, 그 위에 산화 방지층으로서 AlN막을 형성하고, 그 위에 W막을 형성해서 작성하였다. AlN캡이 없는 평가 샘플은, 실리콘 웨이퍼 상에 계면층으로서 SiON막을 형성하고, 그 위에 고유전율 게이트 절연막으로서 HfSiON막을 형성하고, 그 위에 메탈 게이트 전극으로서 TiN막을 형성하고, 그 위에 W막을 형성해서 작성하였다. 한편, 어느 쪽의 평가 샘플도, 게이트 스택 형성 후, 1000℃에서의 활성화 어닐링(Spike)을 수행하였다.
도 8은, 게이트 퍼스트 프로세스에서 작성한 게이트 스택의 단면 TEM화상을 도시하는 도면이다. 도 8의 (a)는 웨이퍼 상에 SiON막, HfSiON막, CVD-TiN막, AlN막(3nm), W막을 이 순서대로 형성하고, 활성화 어닐링을 수행한 후의 평가 샘플의 단면 TEM화상을 도시하고 있다. 도 8의 (b)는 웨이퍼 상에 SiON막, HfSiON막, CVD-TiN막, AlN막(5nm), W막을 이 순서대로 형성하고, 활성화 어닐링을 수행한 후의 평가 샘플의 단면 TEM화상을 도시하고 있다. 도 8의 (c)는 웨이퍼 상에 SiON막, HfSiON막, PVD-TiN막, W막을 이 순서대로 형성하고, 활성화 어닐링을 수행한 후의 평가 샘플의 단면 TEM화상을 도시하고 있다. 도 8의 (d)는 웨이퍼 상에 SiON막, HfSiON막, CVD-TiN막, W막을 이 순서대로 형성하고, 활성화 어닐링을 수행한 후의 평가 샘플의 단면 TEM화상을 도시하고 있다. 한편, AlN막은 ALD법에 의해서 상술의 실시 형태와 동일한 방법으로 형성했다. TiN막은 CVD법에 의해서 상술의 실시 형태와 동일한 방법으로 형성했다. 어느 쪽의 막도 상술의 실시 형태에 있어서의 기판 처리 장치를 이용해서 형성하였다. 또한, 그 때의 처리 조건은 상술의 실시 형태에 기재한 처리 조건 범위 내의 조건으로 설정했다. 또한, SiON막, HfSiON막은 통상의 CVD법으로 형성하고, PVD-TiN막, W막은 통상의 PVD법, 즉 물리적 증착법으로 형성하였다. 한편, 계면층으로서는 SiON막 대신 SiO2막을 이용해도 좋다. 또한, 고유전율 게이트 절연막으로서는, HfSiON막 대신 HfSiO막, HfO막, HfON막, HfAlO막, HfLaO막 등의 고유전율 절연막을 이용해도 좋다.
도 8의 (a), 도 8의 (b)에 있어서의 CVD-TiN/AlN구조, 즉 AlN캡이 있는 경우에서는, 계면층으로서 형성한 SiON막의 증막이 없음을 알 수 있다. 즉 도 8의 (a), 도 8의 (b)에 있어서의 AlN캡이 있는 경우는, 도 8의 (c)에 있어서의 PVD-TiN막(산소가 들어가 있지 않은 TiN막)을 이용한 경우와 동등한 수준임을 알 수 있다. 한편, 도 8의 (d)에 있어서의 AlN캡이 없는 CVD-TiN막을 이용한 경우에서는, 계면층으로서 형성한 SiON층이 증막하고 있음을 알 수 있다. 이로부터, 실제의 게이트 스택에 있어서도, AlN막, 즉 AlN캡에 의한 TiN막의 산화 방지 효과를 확인할 수 있고, EOT의 증가를 억제할 수 있음을 알 수 있다.
(실시예 3)
본 발명의 실시예 3으로서, 게이트 퍼스트 프로세스에서 작성한 게이트 스택에 있어서의 EOT와 실효 일함수의 산화 방지층으로서의 AlN막의 막 두께 의존성에 대해서 설명한다. 도 9의 (a)는, 평가 샘플 구조를 도시하고 있다. 평가 샘플은, 실리콘 웨이퍼(Si sub.) 상에 계면층으로서 SiON막을 형성하고, 그 위에 고유전율 게이트 절연막으로서 HfSiON막을 형성하고, 그 위에 메탈 게이트 전극으로서 CVD-TiN막을 10nm 형성하고, 그 위에 산화 방지층으로서 AlN막(AlN capping)을 형성하고, 그 위에 W막을 형성하고, 그 후, 1000℃에서의 활성화 어닐링(Spike)을 수행하여 작성했다. 한편, AlN막은 ALD법에 의해서 상술의 실시 형태와 동일한 방법으로 형성하였다. TiN막은 CVD법에 의해서 상술의 실시 형태와 동일한 방법으로 형성하였다. 어느 쪽의 막도 상술의 실시 형태에 있어서의 기판 처리 장치를 이용해서 형성하였다. 또한, 그 때의 처리 조건은 상술의 실시 형태에 기재한 처리 조건 범위 내의 조건으로 설정하였다. 또한, SiON막, HfSiON막은 통상의 CVD법으로 형성하였다. W막은 통상의 PVD법으로 형성하였다. 한편, 계면층으로서는 SiON막 대신 SiO2막을 이용해도 좋다. 또한, 고유전율 게이트 절연막으로서는, HfSiON막 대신 HfSiO막, HfO막, HfON막, HfAlO막, HfLaO막 등의 고유전율 절연막을 이용해도 좋다. 도 9의 (b)는, EOT와 실효 일함수의 AlN막의 막 두께 의존성을 도시하는 도면이다. 도 9의 (b)의 가로축은 AlN막의 막 두께를 나타내고 있고 좌측의 세로축은 EOT를 나타내고 있으며 우측의 세로축은 실효 일함수를 나타내고 있다. 도면 중 ○표시 및 □표시는 EOT 및 실효 일함수를 각각 도시하고 있다. 한편, 이 평가에서는 AlN막의 막 두께를 0nm, 3nm, 5nm, 10nm으로 변경한 4 종류의 샘플을 준비하였다. AlN막의 막 두께 0nm이란 AlN캡이 없는 경우를 나타내고 있다. 또한 실효 일함수는, 1000℃에서의 활성화 어닐링(Spike) 후의 데이터를 도시하고 있다.
도 9의 (b)로부터, AlN캡이 없는(AlN막의 막 두께 0nm)의 경우와 비교하면, AlN캡이 있는 경우, AlN막의 막 두께 10nm 이하의 범위에 있어서, EOT를 AlN캡이 없는 경우보다도 저감(低減)할 수 있음을 알 수 있다. 한편, AlN막의 막 두께를 10nm으로 하는 것보다 5nm으로 하는 편이 EOT를 저감할 수 있고, 또한 AlN막의 막 두께를 5nm으로 하는 것보다 3nm으로 하는 편이 EOT를 저감할 수 있음을 알 수 있다. 또한, AlN막의 막 두께 3nm 정도로 EOT가 PVD-TiN의 EOT와 동등하게 되고, 또한, 실효 일함수가 PVD-TiN의 실효 일함수와 동등하게 되는 것을 알 수 있다. 한편, AlN막의 막 두께가 3nm을 넘으면, EOT를 AlN캡이 없는 경우보다도 저감할 수 있지만, EOT가 증가하는 경향이 있고, 이는 AlN막의 막 두께가 두꺼워짐으로써 Al이 TiN 전극 중에 확산하는 것이 원인이라고 생각된다.
이에 따라 EOT 저감의 관점에서는, 산화 방지층으로서의 AlN막의 막 두께는 10nm이하로 하는 것이 바람직하다. 보다 구체적으로는, 산화 방지층으로서의 AlN막의 막 두께는 3nm이상 10nm이하로 하는 것이 바람직하고, 3nm이상 5nm이하로 하는 것이 보다 바람직하다. 또한, EOT 저감 및 실효 일함수 확보의 관점에서는, 산화 방지층으로서의 AlN막의 막 두께는 3nm정도로 하는 것이 바람직함을 알 수 있다. 한편, AlN막의 막 두께 3nm정도란, PVD법, 즉 물리적 증착법에 의해서 TiN막을 상술의 CVD-TiN막과 동등한 두께(10nm)만 형성한 경우에 얻을 수 있는 EOT 및 실효 일함수와, 동등의 EOT 및 실효 일함수를 얻을 수 있는 막 두께다.
(실시예 4)
본 발명의 실시예 4로서 게이트 퍼스트 프로세스에서 작성한 게이트 스택에 있어서의 리크 전류와 EOT의 관계에 대해서 설명한다. 본 실시예에서는, 실시예 2와 동일한 평가 샘플을 채용했다. 도 10은, 리크 전류와 EOT의 관계도를 도시하는 도면이다. 도 10의 가로축은 EOT를 도시하고 있고 세로축은 리크 전류를 도시하고 있다. 도면 중 ▼은 CVD-TiN/AlN구조(AlN캡 있음)의 평가 샘플에서의 결과를 나타내고 있고, ○은 PVD-TiN구조(AlN캡 없음)의 평가 샘플에서의 결과를 나타내고 있고, □은 CVD-TiN구조(AlN캡 없음)의 평가 샘플에서의 결과를 나타내고 있다.
도 10으로부터 CVD-TiN/AlN구조(AlN캡 있음)의 EOT는, PVD-TiN 구조(AlN캡 없음)나 CVD-TiN 구조(AlN캡 없음)의 EOT보다도 감소하고 있음을 알 수 있다. 또한, CVD-TiN/AlN 구조(AlN캡 있음)의 리크 전류는, PVD-TiN 구조(AlN캡 없음)의 리크 전류와 동등 혹은 그보다 적어짐을 알 수 있다. 이로부터, 산화의 영향을 받기 쉬운 CVD-TiN막 등의 CVD메탈막은, 그 표면에 AlN캡층과 같은 산화 방지층(산소 블록층)을 설치함에 따라서, PVD메탈막, 즉 물리적 증착법에 의해서 형성한 메탈막(금속막)과 동등 혹은 그 이상의 특성을 실현할 수 있음을 확인할 수 있었다.
<본 발명의 바람직한 형태>
이하에, 본 발명의 바람직한 형태에 대해서 부기한다.
본 발명의 일 형태에 의하면,
처리 용기 내에 기판을 반입하는 공정과,
상기 처리 용기 내에 처리 가스를 공급하고 배기하여 화학적 증착법에 의해서 상기 기판 상에 금속막을 형성하는 공정과,
상기 처리 용기 내에 알루미늄을 포함하는 원료 가스와 질소 함유 가스를 공급하고 배기하여 화학적 증착법에 의해서 상기 금속막 상에 질화알루미늄 막을 형성하는 공정과,
상기 금속막 및 상기 질화알루미늄 막 형성 후의 상기 기판을 상기 처리 용기 내에서 반출하는 공정을 포함하고,
상기 금속막을 형성하는 공정과 상기 질화알루미늄 막을 형성하는 공정은, 상기 처리 용기 내를 비산소 분위기로 유지한 상태에서 연속적으로 수행되는 반도체 장치의 제조 방법이 제공된다.
바람직하게는, 상기 질화알루미늄 막의 막 두께를 10nm이하로 한다.
또한 바람직하게는, 상기 질화알루미늄 막의 막 두께를 3nm이상 10nm이하로 한다.
또한 바람직하게는, 상기 질화알루미늄 막의 막 두께를 3nm이상 5nm이하로 한다.
또한 바람직하게는, 상기 질화알루미늄 막의 막 두께를 3nm으로 한다.
또한 바람직하게는, 상기 질화알루미늄 막의 막 두께를, 물리적 증착법에 의해서 상기 금속막을, 상기 금속막과 동등한 두께만 형성한 경우에 얻을 수 있는 EOT 및/또는 실효 일함수와 동등한 EOT 및/또는 실효 일함수를 얻을 수 있는 막 두께로 한다.
또한 바람직하게는, 상기 질화알루미늄 막은 상기 금속막 표면의 전면을 덮도록 형성된다.
또한 바람직하게는, 상기 금속막은 CVD법 또는 ALD법에 의해서 형성된다.
또한 바람직하게는, 상기 금속막이 티타늄을 포함하는 막이다.
또한 바람직하게는, 상기 금속막이 티타늄 및 질소를 포함하는 막이다.
또한 바람직하게는, 상기 금속막이 질화티타늄 막 또는 질화알루미늄 티타늄 막이다.
또한 바람직하게는, 상기 금속막이 질화티타늄 막이고, 그 질화티타늄 막은, 상기 처리 가스로서 티타늄을 포함하는 원료 가스와 상기 질소 함유 가스를 이용해서 CVD법 또는 ALD법에 의해서 형성된다.
또한 바람직하게는, 상기 금속막이 질화알루미늄 티타늄 막이며, 그 질화알루미늄 티타늄 막은, 상기 처리 가스로서 티타늄을 포함하는 원료 가스와 상기 알루미늄을 포함하는 원료 가스와 상기 질소 함유 가스를 이용하여 CVD법 또는 ALD법에 의해서 형성된다.
또한 바람직하게는, 상기 질화알루미늄 막은, 상기 알루미늄을 포함하는 원료 가스와 상기 질소 함유 가스를 이용하여 ALD법에 의해서 형성된다.
또한 바람직하게는, 상기 질화티타늄 막 또는 상기 질화알루미늄 티타늄 막의 형성과 상기 질화알루미늄 막의 형성은 상기 기판의 온도를 같은 온도대(溫度帶)로 보지한 상태에서 수행된다.
본 발명의 다른 형태에 의하면,
처리 용기 내에 기판을 반입하는 공정과,
상기 처리 용기 내에 티타늄을 포함하는 원료 가스와 질소 함유 가스를 공급하고 배기하여 화학적 증착법에 의해서 상기 기판 상에 질화티타늄 막을 형성하는 공정과,
상기 처리 용기 내에 알루미늄을 포함하는 원료 가스와 질소 함유 가스를 공급하고 배기하여 화학적 증착법에 의해서 상기 질화티타늄 막 상에 질화알루미늄 막을 형성하는 공정과,
상기 질화티타늄 막 및 상기 질화알루미늄 막 형성 후의 상기 기판을 상기 처리 용기 내에서 반출하는 공정을 포함하고,
상기 질화티타늄 막을 형성하는 공정과 상기 질화알루미늄 막을 형성하는 공정은, 상기 처리 용기 내를 비산소 분위기로 유지한 상태에서 연속적으로 수행되는 반도체 장치의 제조 방법이 제공된다.
본 발명의 또 다른 형태에 의하면,
처리 용기 내에 기판을 반입하는 공정과,
상기 처리 용기 내에 티타늄을 포함하는 원료 가스와 질소 함유 가스를 공급하고 배기하여 CVD법에 의해서 상기 기판 상에 질화티타늄 막을 형성하는 공정과,
상기 처리 용기 내에 알루미늄을 포함하는 원료 가스와 질소 함유 가스를 공급하고 배기하여 ALD법에 의해서 상기 질화티타늄 막 상에 질화알루미늄 막을 형성하는 공정과,
상기 질화티타늄 막 및 상기 질화알루미늄 막 형성 후의 상기 기판을 상기 처리 용기 내에서 반출하는 공정을 포함하고,
상기 질화티타늄 막을 형성하는 공정과 상기 질화알루미늄 막을 형성하는 공정은, 상기 처리 용기 내를 비산소 분위기로 유지한 상태에서 연속적으로 수행되는 반도체 장치의 제조 방법이 제공된다.
본 발명의 또 다른 형태에 의하면,
처리 용기 내에 기판을 반입하는 공정과,
상기 처리 용기 내에 처리 가스를 공급하고 배기하여 화학적 증착법에 의해서 상기 기판 상에 금속막을 형성하는 공정과,
상기 처리 용기 내에 알루미늄을 포함하는 원료 가스와 질소 함유 가스를 공급하고 배기하여 화학적 증착법에 의해서 상기 금속막 상에 질화알루미늄 막을 형성하는 공정과,
상기 금속막 및 상기 질화알루미늄 막 형성 후의 상기 기판을 상기 처리 용기 내에서 반출하는 공정을 포함하고,
상기 금속막을 형성하는 공정과 상기 질화알루미늄 막을 형성하는 공정은, 상기 처리 용기 내를 비산소 분위기로 유지한 상태에서 연속적으로 수행되는 기판 처리 방법이 제공된다.
본 발명의 또 다른 형태에 의하면,
기판을 처리하는 처리 용기와,
상기 처리 용기 내에 처리 가스를 공급하는 처리 가스 공급계와,
상기 처리 용기 내에 알루미늄을 포함하는 원료 가스를 공급하는 알루미늄 원료 가스 공급계와,
상기 처리 용기 내에 질소 함유 가스를 공급하는 질소 함유 가스 공급계와,
상기 처리 용기 내를 배기하는 배기계와,
기판을 수용한 상기 처리 용기 내에 상기 처리 가스를 공급하고 배기하여 화학적 증착법에 의해서 상기 기판 상에 금속막을 형성하는 공정과, 상기 처리 용기 내에 상기 알루미늄을 포함하는 원료 가스와 상기 질소 함유 가스를 공급하고 배기하여 화학적 증착법에 의해서 상기 금속막 상에 질화알루미늄 막을 형성하는 공정을, 상기 처리 용기 내를 비산소 분위기로 유지한 상태에서 연속적으로 수행하도록, 상기 처리 가스 공급계, 상기 알루미늄 원료 가스 공급계, 상기 질소 함유 가스 공급계 및 상기 배기계를 제어하는 제어부
를 포함하는 기판 처리 장치가 제공된다.
200 웨이퍼(기판) 201 처리실
202 처리 용기 203 지지대
206 히터 213a 제1원료 가스 공급관
213b 제2원료 가스 공급관 213c 반응 가스 공급관
213d 퍼지 가스 공급관 213e 퍼지 가스 공급관
237a 제1 캐리어 가스 공급관 237b 제2 캐리어 가스 공급관
220a 제1 버블러 220b 제2 버블러
280 컨트롤러

Claims (18)

  1. 처리 용기 내에 기판을 반입하는 공정과,
    상기 처리 용기 내에 처리 가스를 공급하여 화학적 증착법(蒸着法)에 의해서 상기 기판 상에 금속막을 형성하는 공정과,
    상기 처리 용기 내에 알루미늄을 포함하는 원료 가스와 질소 함유 가스를 공급하여 화학적 증착법에 의해서 상기 금속막 상에 AlN막을 형성하는 공정과,
    상기 금속막 상에 상기 AlN막이 형성된 후의 상기 기판을 상기 처리 용기 내에서 반출하는 공정을 포함하고,
    상기 금속막을 형성하는 공정과 상기 AlN막을 형성하는 공정은, 상기 처리 용기 내를 비(非)산소 분위기로 유지한 상태에서 연속적으로 수행되는 반도체 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 AlN막의 막 두께를 10nm 이하로 하는 반도체 장치의 제조 방법.
  3. 제1항에 있어서,
    상기 AlN막의 막 두께를 3nm이상 10nm이하로 하는 반도체 장치의 제조 방법.
  4. 제1항에 있어서,
    상기 AlN막의 막 두께를 3nm이상 5nm이하로 하는 반도체 장치의 제조 방법.
  5. 제1항에 있어서,
    상기 AlN막의 막 두께를 3nm으로 하는 반도체 장치의 제조 방법.
  6. 제1항에 있어서,
    상기 AlN막은 상기 금속막 표면의 전면(全面)을 덮도록 형성되는 반도체 장치의 제조 방법.
  7. 제1항에 있어서,
    상기 금속막은 CVD법 또는 ALD법에 의해서 형성되는 반도체 장치의 제조 방법.
  8. 제1항에 있어서,
    상기 금속막이 티타늄 및 질소를 포함하는 막인 반도체 장치의 제조 방법.
  9. 제1항에 있어서,
    상기 금속막이 TiN막 또는 TiAlN막인 반도체 장치의 제조 방법.
  10. 제1항에 있어서,
    상기 금속막이 TiN막이고, 상기 TiN막은, 상기 처리 가스로서 티타늄을 포함하는 원료 가스와 상기 질소 함유 가스를 이용하여 CVD법 또는 ALD법에 의해서 형성되고,
    상기 AlN막은, 상기 알루미늄을 포함하는 원료 가스와 상기 질소 함유 가스를 이용하여 ALD법에 의해서 형성되는 반도체 장치의 제조 방법.
  11. 제1항에 있어서,
    상기 금속막이 TiAlN막이고, 상기 TiAlN막은, 상기 처리 가스로서 티타늄을 포함하는 원료 가스와 상기 알루미늄을 포함하는 원료 가스와 상기 질소 함유 가스를 이용하여 CVD법 또는 ALD법에 의해서 형성되고,
    상기 AlN막은, 상기 알루미늄을 포함하는 원료 가스와 상기 질소 함유 가스를 이용하여 ALD법에 의해서 형성되는 반도체 장치의 제조 방법.
  12. 제1항에 있어서,
    상기 금속막의 형성과 상기 AlN막의 형성은 상기 기판의 온도를 같은 온도대(溫度帶)로 보지(保持)한 상태로 수행되는 반도체 장치의 제조 방법.
  13. 제10항에 있어서,
    상기 TiN막의 형성과 상기 AlN막의 형성은 상기 기판의 온도를 같은 온도대로 보지한 상태로 수행되는 반도체 장치의 제조 방법.
  14. 제11항에 있어서,
    상기 TiAlN막의 형성과 상기 AlN막의 형성은 상기 기판의 온도를 같은 온도대로 보지한 상태로 수행되는 반도체 장치의 제조 방법.
  15. 처리 용기 내에 기판을 반입하는 공정과,
    상기 처리 용기 내에 처리 가스를 공급하여 화학적 증착법에 의해서 상기 기판 상에 금속막을 형성하는 공정과,
    상기 처리 용기 내에 알루미늄을 포함하는 원료 가스와 질소 함유 가스를 공급하여 화학적 증착법에 의해서 상기 금속막 상에 AlN막을 형성하는 공정과,
    상기 금속막 상에 상기 AlN막이 형성된 후의 상기 기판을 상기 처리 용기 내에서 반출하는 공정을 포함하고,
    상기 금속막을 형성하는 공정과 상기 AlN막을 형성하는 공정은, 상기 처리 용기 내를 비산소 분위기로 유지한 상태에서 연속적으로 수행되는 기판 처리 방법.
  16. 기판을 처리하는 처리 용기와,
    상기 처리 용기 내에 처리 가스를 공급하는 처리 가스 공급계와,
    상기 처리 용기 내에 알루미늄을 포함하는 원료 가스를 공급하는 알루미늄 원료 가스 공급계와,
    상기 처리 용기 내에 질소 함유 가스를 공급하는 질소 함유 가스 공급계와,
    기판을 수용한 상기 처리 용기 내에 상기 처리 가스를 공급하여 화학적 증착법에 의해서 상기 기판 상에 금속막을 형성하는 공정과, 상기 처리 용기 내에 상기 알루미늄을 포함하는 원료 가스와 상기 질소 함유 가스를 공급하여 화학적 증착법에 의해서 상기 금속막 상에 AlN막을 형성하는 공정을 상기 처리 용기 내를 비산소 분위기로 유지한 상태에서 연속적으로 수행하도록, 상기 처리 가스 공급계, 상기 알루미늄 원료 가스 공급계 및 상기 질소 함유 가스 공급계를 제어하는 제어부
    를 포함하는 기판 처리 장치.
  17. 처리 용기 내에 기판을 반입하는 공정과,
    상기 처리 용기 내에 티타늄을 포함하는 원료 가스와 질소 함유 가스를 공급하여 화학적 증착법에 의해 상기 기판 상에 TiN 막을 형성하는 공정과,
    상기 처리 용기 내에 알루미늄을 포함하는 원료 가스와 질소 함유 가스를 공급하여 화학적 증착법에 의해 상기 TiN 막 상에 AlN 막을 형성하는 공정과,
    상기 TiN 막 상에 상기 AlN 막이 형성된 후의 상기 기판을 상기 처리 용기 내로부터 반출하는 공정
    을 포함하고,
    상기 TiN 막을 형성하는 공정과 상기 AlN 막을 형성하는 공정은, 상기 처리 용기 내를 비산소 분위기로 유지한 상태에서 연속적으로 수행되는 반도체 장치의 제조 방법.
  18. 처리 용기 내에 기판을 반입하는 공정과,
    상기 처리 용기 내에 티타늄을 포함하는 원료 가스와 질소 함유 가스와 알루미늄을 포함하는 원료 가스를 공급하여 화학적 증착법에 의해 상기 기판 상에 TiAlN 막을 형성하는 공정과,
    상기 처리 용기 내에 알루미늄을 포함하는 원료 가스와 질소 함유 가스를 공급하여 화학적 증착법에 의해 상기 TiAlN 막 상에 AlN 막을 형성하는 공정과,
    상기 TiAlN 막 상에 상기 AlN 막이 형성된 후의 상기 기판을 상기 처리 용기 내로부터 반출하는 공정
    을 포함하고,
    상기 TiAlN 막을 형성하는 공정과 상기 AlN 막을 형성하는 공정은, 상기 처리 용기 내를 비산소 분위기로 유지한 상태에서 연속적으로 수행되는 반도체 장치의 제조 방법.
KR1020100131802A 2009-12-22 2010-12-21 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치 KR101210456B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009290835 2009-12-22
JPJP-P-2009-290835 2009-12-22
JP2010223939A JP5719138B2 (ja) 2009-12-22 2010-10-01 半導体装置の製造方法および基板処理方法
JPJP-P-2010-223939 2010-10-01

Publications (2)

Publication Number Publication Date
KR20110073342A KR20110073342A (ko) 2011-06-29
KR101210456B1 true KR101210456B1 (ko) 2012-12-10

Family

ID=44151704

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100131802A KR101210456B1 (ko) 2009-12-22 2010-12-21 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치

Country Status (4)

Country Link
US (1) US8728935B2 (ko)
JP (1) JP5719138B2 (ko)
KR (1) KR101210456B1 (ko)
TW (1) TWI442477B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5971870B2 (ja) * 2013-11-29 2016-08-17 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及び記録媒体
US10134732B2 (en) * 2014-04-07 2018-11-20 International Business Machines Corporation Reduction of negative bias temperature instability
US9970108B2 (en) * 2014-08-01 2018-05-15 Lam Research Corporation Systems and methods for vapor delivery in a substrate processing system
US10002936B2 (en) * 2014-10-23 2018-06-19 Asm Ip Holding B.V. Titanium aluminum and tantalum aluminum thin films
JP6548622B2 (ja) * 2016-09-21 2019-07-24 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置及びプログラム
TWI713117B (zh) * 2017-01-05 2020-12-11 聯華電子股份有限公司 製作金屬閘極結構的方法
KR102631150B1 (ko) * 2017-05-15 2024-01-29 도쿄엘렉트론가부시키가이샤 첨단 패턴화 적용을 위한 원위치의 선택적 증착 및에칭
JP6979888B2 (ja) * 2018-01-18 2021-12-15 東京エレクトロン株式会社 タングステン膜の成膜方法及び成膜システム
KR102607081B1 (ko) * 2018-06-28 2023-11-29 도쿄엘렉트론가부시키가이샤 성막 방법, 성막 시스템 및 성막 장치
JP7138518B2 (ja) 2018-08-31 2022-09-16 東京エレクトロン株式会社 成膜方法及び成膜システム
US11489059B2 (en) * 2020-01-14 2022-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor devices, FinFET devices and methods of forming the same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005032765A (ja) 2003-07-07 2005-02-03 Toshiba Ceramics Co Ltd ＡｌＮ半導体及びその製造方法
KR100773751B1 (ko) * 2006-05-09 2007-11-09 주식회사 아이피에스 박막 증착 방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100385946B1 (ko) * 1999-12-08 2003-06-02 삼성전자주식회사 원자층 증착법을 이용한 금속층 형성방법 및 그 금속층을장벽금속층, 커패시터의 상부전극, 또는 하부전극으로구비한 반도체 소자
TW515032B (en) * 1999-10-06 2002-12-21 Samsung Electronics Co Ltd Method of forming thin film using atomic layer deposition method
KR100368311B1 (ko) * 2000-06-27 2003-01-24 주식회사 하이닉스반도체 반도체 소자의 게이트 형성 방법
US20050275944A1 (en) * 2004-06-11 2005-12-15 Wang Jian J Optical films and methods of making the same
KR100756035B1 (ko) * 2006-01-03 2007-09-07 삼성전자주식회사 반도체 장치 및 이의 제조 방법
JPWO2007132884A1 (ja) * 2006-05-17 2009-09-24 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
JP2008031541A (ja) * 2006-07-31 2008-02-14 Tokyo Electron Ltd Ｃｖｄ成膜方法およびｃｖｄ成膜装置
KR100873890B1 (ko) * 2006-11-17 2008-12-15 삼성전자주식회사 상변화 메모리 유닛, 이의 제조 방법 및 이를 포함하는상변화 메모리 장치 및 그 제조 방법
JP2008192914A (ja) 2007-02-06 2008-08-21 Fujitsu Ltd 半導体装置及びその製造方法
KR101358854B1 (ko) * 2007-09-06 2014-02-06 삼성전자주식회사 반도체 소자 및 상기 반도체 소자의 금속 게이트 형성 방법
JP5277657B2 (ja) 2008-02-18 2013-08-28 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP5513767B2 (ja) 2008-06-25 2014-06-04 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、基板処理装置および半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005032765A (ja) 2003-07-07 2005-02-03 Toshiba Ceramics Co Ltd ＡｌＮ半導体及びその製造方法
KR100773751B1 (ko) * 2006-05-09 2007-11-09 주식회사 아이피에스 박막 증착 방법

Also Published As

Publication number Publication date
JP2011151356A (ja) 2011-08-04
TW201133626A (en) 2011-10-01
US20110151660A1 (en) 2011-06-23
US8728935B2 (en) 2014-05-20
TWI442477B (zh) 2014-06-21
JP5719138B2 (ja) 2015-05-13
KR20110073342A (ko) 2011-06-29

Similar Documents

Publication Publication Date Title
KR101210456B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치
KR101638386B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
JP6022638B2 (ja) 半導体装置の製造方法、基板処理装置及びプログラム
US9653301B2 (en) Semiconductor device having electrode made of high work function material, method and apparatus for manufacturing the same
JP5410174B2 (ja) 半導体装置の製造方法、基板処理方法および基板処理システム
KR101278915B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치
US7674710B2 (en) Method of integrating metal-containing films into semiconductor devices
KR20210009278A (ko) RuSi막의 형성 방법 및 기판 처리 시스템
JP5801916B2 (ja) 半導体装置の製造方法、基板処理方法、および基板処理装置
JP2012062502A (ja) 半導体装置の製造方法及び基板処理装置
JP5944549B2 (ja) 半導体装置の製造方法、基板処理装置および半導体装置
JP2010080737A (ja) 半導体装置の製造方法及び基板処理装置
JP2016065287A (ja) 半導体デバイスの製造方法、基板処理装置およびプログラム
KR20130033301A (ko) 반도체 장치의 제조 방법, 반도체 장치 및 기판 처리 장치
US20240191344A1 (en) Surface treatment method and substrate treatment device
JP2009170711A (ja) 半導体装置の製造方法及び基板処理装置
JP2010147157A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171114

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181121

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191120

Year of fee payment: 8