KR20130033301A - 반도체 장치의 제조 방법, 반도체 장치 및 기판 처리 장치 - Google Patents

반도체 장치의 제조 방법, 반도체 장치 및 기판 처리 장치 Download PDF

Info

Publication number
KR20130033301A
KR20130033301A KR1020120102119A KR20120102119A KR20130033301A KR 20130033301 A KR20130033301 A KR 20130033301A KR 1020120102119 A KR1020120102119 A KR 1020120102119A KR 20120102119 A KR20120102119 A KR 20120102119A KR 20130033301 A KR20130033301 A KR 20130033301A
Authority
KR
South Korea
Prior art keywords
gas
film
oxide film
semiconductor device
conductive oxide
Prior art date
Application number
KR1020120102119A
Other languages
English (en)
Inventor
사다요시 호리이
히데하루 이타타니
Original Assignee
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 가부시키가이샤 히다치 고쿠사이 덴키
Publication of KR20130033301A publication Critical patent/KR20130033301A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors with potential-jump barrier or surface barrier
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Abstract

내산화성에 뛰어나 도전성이나 일함수의 열화를 방지하거나 억제할 수 있는 전극을 구비한 반도체 장치의 제조 방법, 반도체 장치 및 기판 처리 장치를 제공한다.
처리실에, 표면에 게이트 절연막 또는 커패시터 절연막이 형성된 기판을 반입하는 기판 반입 공정; 기판 상에 도전성 산화막을 포함하는 전극으로서 도전성 산화막의 일함수를 변조하는 첨가제가 첨가된 전극을 형성하는 전극 형성 공정; 및 전극이 형성된 기판을 처리실로부터 반출하는 기판 반출 공정;을 포함한다.

Description

반도체 장치의 제조 방법, 반도체 장치 및 기판 처리 장치{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE AND SUBSTRATE PROCESSING APPARATUS}
본 발명은 반도체 장치의 제조 방법, 반도체 장치 및 기판 처리 장치에 관한 것이다.
MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)의 고집적화 및 고성능화에 따라 고유전율(High-k)의 절연막을 게이트 절연막에 이용한 High-k/Metal 게이트 구조의 적용이 검토되고 있다. CMOS 디바이스에서의 PMOS에는 일함수가 4.8～5.1eV 정도의 금속막의 게이트 전극이 바람직하고, Ru나 Pt가 선택될 수 있다.
또한 DRAM(Dynamic Random Access Memory)셀의 고집적화에 따른 커패시터 절연막의 고유전율화에 따라 DRAM의 커패시터 전극 재료로서 TiN이나 Ru 등이 검토되고 있다. 통상, DRAM의 커패시터부의 전극에는 리크 전류 저감의 관점으로부터 높은 일함수를 가지는 전극을 이용하는 것이 이상적이지만, 비용 면 등도 고려하여 저렴하게 성막할 수 있는 금속막이면서 또한 절연막과의 밴드 오프셋을 충분히 확보할 수 있는 전극이 선택된다. 예컨대 밴드 갭이 넓은 절연막인 HfO2막이나 ZrO2막을 이용한 경우에는 일함수가 4.6eV 정도의 TiN이 사용된다. 또한 밴드 갭이 좁은 TiO2이나 Nb2O5과 같은 막에는 TiN막은 사용되지 않고, 고가이지만 5.1eV 정도의 높은 일함수를 가지는 Ru, Pt 등의 귀금속이 선택될 수 있다.
하지만 Ru, Pt 등의 귀금속을 전극 재료로서 이용한 경우, 재료가 고가이고 또한 성막이 상당히 어렵다는 등의 문제가 있어 실용화에는 이르지 않고 있다는 것이 현상이다. 또한 Ni나 Co 등 높은 일함수를 가지는 비교적 저렴한 금속막을 전극으로서 예컨대 커패시터의 하부 전극에 이용한 경우, 그 위에 성막하는 절연막을 형성하는 동안에 산화 분위기에 노출되기 때문에 산화되기 쉬운 Ni막이나 Co막은 절연막이 되고, 그 정전(靜電) 용량은 커패시터 절연막의 정전 용량과 직렬 접속이 되어 토탈로서의 정전 용량의 저하로 이어진다. 또한 커패시터의 상부 전극이나 MOSFET의 게이트 전극으로서 이용하는 경우에도, 그 하지(下地)에는 산소를 포함하는 절연막이 있기 때문에 전극의 성막 시에 그 산소와 고온으로 접촉하는 것에 의해 Ni, Co가 산화되어 절연막이 되고, 하부 전극의 경우와 마찬가지로 토탈로서의 정전 용량의 저하나 EOT[등가(等價) 산화막 두께]의 증대로 이어진다.
특허문헌 1에는 Ni 또는 Co 등의 내산화성이 낮은 재료와 절연막 사이에 내산화성이 있는 TiN의 박막을 삽입한 적층 구조를 이용하는 것에 의해 필요한 일함수 및 내산화성을 가지는 전극을 제조 비용을 억제하여 제공하는 것이 개시(開示)되어 있다.
1. 일본 특개 2011-142226호 공보
하지만 본 발명자들은 이와 같이 TiN을 삽입하면 Ni나 Co의 높은 일함수를 약화시킬 수 있다는 것을 발견하였다. 또한 TiN은 내산화성은 있지만 그 최(最)표면은 반드시 산화되기 때문에 역시 정전 용량의 저하가 확인되었다.
본 발명의 목적은 내산화성에 뛰어나 도전성이나 일함수의 열화를 방지하거나 억제할 수 있는 전극을 구비한 반도체 장치의 제조 방법, 반도체 장치 및 기판 처리 장치를 제공하는데 있다.
본 발명의 일 형태에 의하면,
처리실에, 표면에 게이트 절연막 또는 커패시터 절연막이 형성된 기판을 반입하는 기판 반입 공정; 기판 상에 도전성 산화막을 포함하는 전극이며 도전성 산화막의 일함수를 변조(變調)하는 첨가제가 첨가된 전극을 형성하는 전극 형성 공정; 및 전극이 형성된 기판을 처리실로부터 반출하는 기판 반출 공정;을 포함하는 반도체 장치의 제조 방법이 제공된다.
본 발명의 다른 형태에 의하면,
기판에 형성된 게이트 절연막 또는 커패시터 절연막; 및 게이트 절연막 또는 커패시터 절연막에 접촉하여 형성된 도전성 산화막을 포함하는 전극;을 구비하는 반도체 장치로서, 도전성 산화막에는 도전성 산화막의 일함수를 변조하는 첨가제가 포함되는 반도체 장치가 제공된다.
본 발명의 다른 형태에 의하면,
표면에 게이트 절연막 또는 커패시터 절연막이 형성된 기판을 수용하는 처리실과,
상기 처리실에 복수의 원료 가스를 공급하는 원료 가스 공급계와,
상기 기판을 상기 복수의 원료 가스에 노출하여 상기 기판 상에 도전성 산화막을 포함하는 전극으로서 상기 도전성 산화막의 일함수를 변조하는 첨가제가 첨가된 전극을 형성하도록 상기 원료 가스 공급계를 제어하는 컨트롤러
를 포함하는 기판 처리 장치가 제공된다.
본 발명에 따르면 내산화성에 뛰어나 도전성이나 일함수의 열화를 방지하거나 억제할 수 있는 전극을 구비한 반도체 장치의 제조 방법, 반도체 장치 및 기판 처리 장치가 제공된다.
도 1은 본 발명의 바람직한 제1 및 제2 실시 형태에 따른 기판 처리 장치가 포함하는 가스 공급계의 개략 구성도.
도 2는 본 발명의 바람직한 제1 및 제2 실시 형태에 따른 기판 처리 장치의 웨이퍼 처리 시에서의 개략 단면 구성도.
도 3은 본 발명의 바람직한 제1 및 제2 실시 형태에 따른 기판 처리 장치의 웨이퍼 반송 시에서의 개략 단면 구성도.
도 4는 본 발명의 바람직한 제1 및 제2 실시 형태에 따른 전극 형성 공정의 플로우 차트.
도 5a 및 도 5b는 본 발명의 바람직한 제1 실시 형태에 따른 게이트 전극의 개략 단면 구성도. 도 5a는 게이트 절연막 상에 복수의 ZnO막과 복수의 Ga2O3막이 교호적으로 적층된 라미네이트 구조의 막이 형성된 도면. 도 5b는 ZnO와 Ga2O3이 혼합되어 게이트 절연막 상에 ZnO 중에 첨가제로서 Ga2O3을 포함하는 GZO(Ga-doped ZnO)막이 형성된 도면.
도 6a 및 도 6b는 본 발명의 바람직한 제2 실시 형태에 따른 커패시터 전극의 개략 단면 구성도. 도 6a는 복수의 ZnO막과 복수의 Ga2O3막이 교호적으로 적층된 라미네이트 구조의 막이 하부 전극으로서 형성된 도면. 도 6b는 ZnO와 Ga2O3이 혼합되어 게이트 절연막 상에 ZnO 중에 첨가제로서 Ga2O3을 포함하는 GZO막이 형성된 도면.
도 7은 본 발명의 바람직한 제3 실시 형태에 따른 기판 처리 장치의 처리로의 개략 종(縱)단면 구성도.
도 8은 도 7에 도시하는 처리로의 개략 횡(橫)단면 구성도.
도 9는 본 발명의 바람직한 제3 실시 형태에 따른 전극 형성 공정의 플로우 차트.
도 10은 본 발명의 바람직한 제3 실시 형태에 따른 전극 형성 공정의 타이밍 차트.
다음으로 도면을 참조하여 본 발명의 바람직한 실시 형태에 대하여 구체적으로 설명한다.
(제1 실시 형태)
(1) 기판 처리 장치의 구성
우선 본 발명의 바람직한 제1 및 제2 실시 형태에 따른 기판 처리 장치(1)의 구성에 대하여 도 2, 도 3을 참조하여 설명한다. 도 2는 본 발명의 바람직한 제1 및 제2 실시 형태에 따른 기판 처리 장치(1)의 웨이퍼 처리 시에서의 단면 구성도이며, 도 3은 본 발명의 바람직한 제1 및 제2 실시 형태에 따른 기판 처리 장치(1)의 웨이퍼 반송 시에서의 단면 구성도다.
(처리실)
도 2, 도 3에 도시하는 바와 같이, 기판 처리 장치(1)는 처리 용기(202)를 구비한다. 처리 용기(202)는 예컨대 횡단면이 원형이며, 편평(扁平)한 밀폐 용기로서 구성된다. 또한 처리 용기(202)는 예컨대 알루미늄(Al)이나 스텐레스(SUS) 등의 금속 재료에 의해 구성된다. 처리 용기(202) 내에는 기판으로서의 실리콘 웨이퍼 등의 웨이퍼(200)를 처리하는 처리실(201)이 형성된다.
(지지대)
처리실(201) 내에는 웨이퍼(200)를 지지하는 지지대(203)가 설치된다. 웨이퍼(200)가 직접 접촉하는 지지대(203)의 상면에는 예컨대 석영(SiO2), 카본, 세라믹스, 탄화규소(SiC), 산화알루미늄(Al2O3) 또는 질화알루미늄(AlN) 등으로 구성된 지지판으로서의 서셉터(217)가 설치된다. 또한 지지대(203)에는 웨이퍼(200)를 가열하는 가열 수단[가열원(源)]으로서의 히터(206)가 내장된다. 또한 지지대(203)의 하단부는 처리 용기(202)의 저부(底部)를 관통한다.
(승강 기구)
처리실(201)의 외부에는 지지대(203)를 승강(昇降)시키는 승강 기구(207b)가 설치된다. 이 승강 기구(207b)를 작동시켜서 지지대(203)를 승강시키는 것에 의해 서셉터(217) 상에 지지되는 웨이퍼(200)를 승강시키는 것이 가능하다. 지지대(203)는, 웨이퍼(200)의 반송 시에는 도 3에서 도시되는 위치(웨이퍼 반송 위치)까지 하강하고, 웨이퍼(200)의 처리 시에는 도 2에서 도시되는 위치(웨이퍼 처리 위치)까지 상승한다. 또한 지지대(203) 하단부의 주위는 벨로즈(203a, bellows)에 의해 피복되어 처리실(201) 내는 기밀하게 보지(保持)된다.
(리프트 핀)
또한 처리실(201)의 저면(바닥면)에는 예컨대 3개의 리프트 핀(208b)이 연직 방향으로 상승[立上]하도록 설치된다. 또한 지지대(203)[서셉터(217)도 포함한다]에는 리프트 핀(208b)을 관통시키는 관통공(208a)이 리프트 핀(208b)에 대응하는 위치에 각각 설치된다. 그리고 지지대(203)를 웨이퍼 반송 위치까지 하강시켰을 때에는 도 3에 도시하는 바와 같이 리프트 핀(208b)의 상단부가 서셉터(217)의 상면으로부터 돌출하여 리프트 핀(208b)이 웨이퍼(200)를 하방으로부터 지지하도록 이루어진다. 또한 지지대(203)를 웨이퍼 처리 위치까지 상승시켰을 때에는 도 2에 도시하는 바와 같이 리프트 핀(208b)은 서셉터(217)의 상면으로부터 매몰하여 서셉터(217)가 웨이퍼(200)를 하방으로부터 지지하도록 이루어진다. 또한 리프트 핀(208b)은 웨이퍼(200)와 직접 접촉하기 때문에, 예컨대 석영이나 알루미나 등의 재질로 형성하는 것이 바람직하다.
(웨이퍼 반송구)
처리실(201)[처리 용기(202)]의 내벽 측면에는 처리실(201)의 내외로 웨이퍼(200)를 반송하는 웨이퍼 반송구(250)가 설치된다. 웨이퍼 반송구(250)에는 게이트 밸브(251)가 설치되고, 게이트 밸브(251)를 여는 것에 의해 처리실(201) 내와 반송실(271, 예비실) 내가 연통하도록 이루어진다. 반송실(271)은 반송 용기(272, 밀폐 용기) 내에 형성되고, 반송실(271) 내에는 웨이퍼(200)를 반송하는 반송 로봇(273)이 설치된다. 반송 로봇(273)에는 웨이퍼(200)를 반송할 때에 웨이퍼(200)를 지지하는 반송 암(273a)이 구비된다. 지지대(203)를 웨이퍼 반송 위치까지 하강시킨 상태에서 게이트 밸브(251)를 여는 것에 의해, 반송 로봇(273)에 의해 처리실(201) 내와 반송실(271) 내 사이에서 웨이퍼(200)를 반송하는 것이 가능하다. 처리실(201) 내에 반송된 웨이퍼(200)는 전술한 바와 같이 리프트 핀(208b) 상에 일시적으로 재치(載置)된다. 또한 반송실(271)의 웨이퍼 반송구(250)가 설치된 측과 반대측에는 도시되지 않는 로드록 실이 설치되고, 반송 로봇(273)에 의해 로드록 실 내와 반송실(271) 내 사이에서 웨이퍼(200)를 반송하는 것이 가능하다. 또한 로드록 실은 미(未)처리 또는 처리 완료된 웨이퍼(200)를 일시적으로 수용하는 예비실로서 기능한다.
(배기계)
처리실(201)[처리 용기(202)]의 내벽 측면이며 웨이퍼 반송구(250)의 반대측에는 처리실(201) 내의 분위기를 배기하는 배기구(260)가 설치된다. 배기구(260)에는 배기 챔버(260a)를 개재하여 배기관(261)이 접속되고, 배기관(261)에는 처리실(201) 내를 소정의 압력으로 제어하는 APC(AutoPressure Controller) 등의 압력 조정기(262), 원료 회수 트랩(263) 및 진공 펌프(264)가 순서대로 직렬로 접속된다. 주로 배기구(260), 배기 챔버(260a), 배기관(261), 압력 조정기(262), 원료 회수 트랩(263), 진공 펌프(264)에 의해 배기계(배기 라인)가 구성된다.
(가스 도입구)
처리실(201)의 상부에 설치되는 후술하는 샤워 헤드(240)의 상면(천장 벽)에는 처리실(201) 내에 각종 가스를 공급하는 가스 도입구(210)가 설치된다. 또한 가스 도입구(210)에 접속되는 가스 공급계의 구성에 대해서는 후술한다.
(샤워 헤드)
가스 도입구(210)와 처리실(201) 사이에는 가스 분산 기구로서의 샤워 헤드(240)가 설치된다. 샤워 헤드(240)는, 가스 도입구(210)로부터 도입되는 가스를 분산시키는 분산판(240a)과, 분산판(240a)을 통과한 가스를 더욱 균일하게 분산시켜서 지지대(203) 상의 웨이퍼(200)의 표면에 공급하는 샤워판(240b)을 구비한다. 분산판(240a) 및 샤워판(240b)에는 복수의 통기공(通氣孔)이 설치된다. 분산판(240a)은 샤워 헤드(240)의 상면 및 샤워판(240b)과 대향하도록 배치되고, 샤워판(240b)은 지지대(203) 상의 웨이퍼(200)와 대향하도록 배치된다. 또한 샤워 헤드(240)의 상면과 분산판(240a) 사이 및 분산판(240a)과 샤워판(240b) 사이에는 각각 공간이 설치되고, 이와 같은 공간은 가스 도입구(210)로부터 공급되는 가스를 분산시키는 제1 버퍼 공간(240c, 분산실) 및 분산판(240a)을 통과한 가스를 확산시키는 제2 버퍼 공간(240d)으로서 각각 기능한다.
(배기 덕트)
처리실(201)[처리 용기(202)]의 내벽 측면에는 단차부(201a, 段差部)가 설치된다. 그리고 이 단차부(201a)는 컨덕턴스 플레이트(204)를 웨이퍼 처리 위치 근방에 보지하도록 구성된다. 컨덕턴스 플레이트(204)는 내주부에 웨이퍼(200)를 수용하는 구멍이 설치된 1장의 도넛 형상(링 형상)을 한 원판으로서 구성된다. 컨덕턴스 플레이트(204)의 외주부에는 소정 간격을 두어서 주(周)방향에 배열된 복수의 배출구(204a)가 설치된다. 배출구(204a)는 컨덕턴스 플레이트(204)의 외주부가 컨덕턴스 플레이트(204)의 내주부를 지지할 수 있도록 불연속적으로 형성된다.
또한 지지대(203)의 외주부에는 로어 플레이트(205)가 계지(係止)한다. 로어 플레이트(205)는 링 형상의 요부(205b, 凹部)와 요부(205b)의 내측 상부에 일체적으로 설치된 플랜지부(205a)를 구비한다. 요부(205b)는 지지대(203)의 외주부와 처리실(201)의 내벽 측면의 극간을 폐색하도록 설치된다. 요부(205b)의 저부 중 배기구(260) 부근의 일부에는 요부(205b) 내로부터 배기구(260)측으로 가스를 배출(유통)시키는 플레이트 배기구(205c)가 설치된다. 플랜지부(205a)는 지지대(203)의 상부 외주연(外周緣) 상에 계지하는 계지부로서 기능한다. 플랜지부(205a)가 지지대(203)의 상부 외주연 상에 계지하는 것에 의해 로어 플레이트(205)가 지지대(203)의 승강에 따라 지지대(203)와 함께 승강되도록 이루어진다.
지지대(203)가 웨이퍼 처리 위치까지 상승하였을 때, 로어 플레이트(205)도 웨이퍼 처리 위치까지 상승한다. 그 결과, 웨이퍼 처리 위치 근방에 보지되는 컨덕턴스 플레이트(204)가 로어 플레이트(205)의 요부(205b)의 상면 부분을 가로막아 요부(205b)의 내부를 가스 유로(流路) 영역으로 하는 배기 덕트(259)가 형성된다. 또한 이 때 배기 덕트(259)[컨덕턴스 플레이트(204) 및 로어 플레이트(205)] 및 지지대(203)에 의해 처리실(201) 내가, 배기 덕트(259)보다도 상방의 처리실 상부와, 배기 덕트(259)보다도 하방의 처리실 하부로 구분된다. 또한 컨덕턴스 플레이트(204) 및 로어 플레이트(205)는, 배기 덕트(259)의 내벽에 퇴적하는 반응 생성물을 에칭하는 경우(셀프 클리닝하는 경우)를 고려하여, 고온으로 보지하는 것이 가능한 재료, 예컨대 내고온(耐高溫) 고부하용(高負荷用) 석영으로 구성하는 것이 바람직하다.
여기서 웨이퍼 처리 시에서의 처리실(201) 내의 가스의 흐름에 대하여 설명한다. 우선 가스 도입구(210)로부터 샤워 헤드(240)의 상부에 공급된 가스는 제1 버퍼 공간(240c, 분산실)을 거쳐서 분산판(240a)의 다수의 공으로부터 제2 버퍼 공간(240d)에 들어가고, 또한 샤워판(240b)의 다수의 공을 통과하여 처리실(201) 내에 공급되어서 웨이퍼(200) 상에 균일하게 공급된다. 그리고 웨이퍼(200) 상에 공급된 가스는 웨이퍼(200)의 경(徑)방향 외측을 향해서 방사 형상으로 흐른다. 그리고 웨이퍼(200)에 접촉한 후의 잉여 가스는, 웨이퍼(200) 외주부에 위치하는 배기 덕트(259) 상, 즉 컨덕턴스 플레이트(204) 상을 웨이퍼(200)의 경방향 외측을 향해서 방사 형상으로 흐르고, 컨덕턴스 플레이트(204)에 설치된 배출구(204a)로부터, 배기 덕트(259) 내의 가스 유로 영역 내[요부(205b) 내]에 배출된다. 그 후, 가스는 배기 덕트(259) 내를 흘러 플레이트 배기구(205c)를 경유하여 배기구(260)으로 배기된다. 이와 같이 가스를 흘리는 것에 의해, 처리실(201)하부, 즉 지지대(203)의 이면(裏面)이나 처리실(201)의 저면측으로의 가스의 회입(回入)이 억제된다.
<가스 공급계>
계속해서 전술한 가스 도입구(210)에 접속되는 가스 공급계의 구성에 대하여 도 1을 참조하여 설명한다. 도 1은 본 발명의 바람직한 제1 및 제2 실시 형태에 따른 기판 처리 장치(1)가 포함하는 가스 공급계(가스 공급 라인)의 구성도다.
기판 처리 장치(1)가 포함하는 가스 공급계는, 상온(常溫)으로 액체 상태인 액체 원료를 기화하는 기화부로서의 버블러와, 버블러에서 액체 원료를 기화시켜서 얻은 원료 가스를 처리실(201) 내에 공급하는 원료 가스 공급계와, 원료 가스와는 다른 반응 가스를 처리실(201) 내에 공급하는 반응 가스 공급계를 포함한다. 또한 기판 처리 장치(1)는 처리실(201) 내에 퍼지 가스를 공급하는 퍼지 가스 공급계와, 버블러로부터의 원료 가스를 처리실(201) 내에 공급하지 않고 처리실(201)를 바이패스(by-pass)하도록 배기하는 벤트(바이패스)계를 포함한다. 이하에 각(各) 부(部)의 구성에 대하여 설명한다.
<버블러>
처리실(201)의 외부에는 액체 원료로서의 제1 원료(원료A)를 수용하는 제1 원료 용기(220a, 버블러)와, 액체 원료로서의 제2 원료(원료B)를 공급하는 제2 원료 용기(220b, 버블러)가 설치된다. 버블러(220a) 및 버블러(220b)는 각각 내부에 액체 원료를 수용(충전) 가능한 탱크(밀폐 용기)로서 구성되고, 또한 제1 원료, 제2 원료를 버블링에 의해 기화시켜서 제1 원료 가스 및 제2 원료 가스를 생성시키는 기화부로서도 구성된다. 또한 버블러(220a) 및 버블러(220b)의 주위에는 버블러(220a), 버블러(220b) 및 내부의 액체 원료를 가열하는 서브 히터(206a)가 설치된다. 제1 원료로서는 예컨대 Zn(아연) 원소를 포함하는 금속 액체 원료인 Diethylzinc[Zn(CH2CH3)2, DEZ]이 이용되고, 제2 원료로서는 예컨대 Ga(갈륨) 원소를 포함하는 금속 액체 원료인 Trimethylgallium[(CH3)3)Ga, TMGa]이 이용된다.
버블러(220a) 및 버블러(220b)에는 캐리어 가스 공급관(237a) 및 캐리어 가스 공급관(237b)이 각각 접속된다. 캐리어 가스 공급관(237a) 및 캐리어 가스 공급관(237b)의 상류측 단부(端部)에는 도시되지 않는 캐리어 가스 공급원이 접속된다. 또한 캐리어 가스 공급관(237a) 및 캐리어 가스 공급관(237b)의 하류측 단부는 각각 버블러(220a) 및 버블러(220b) 내에 수용한 액체 원료 내에 침지(浸漬)된다. 캐리어 가스 공급관(237a)에는 캐리어 가스의 공급 유량을 제어하는 유량 제어기로서의 매스 플로우 컨트롤러(222a, MFC)와, 캐리어 가스의 공급을 제어하는 밸브(va1, va2)가 설치된다. 캐리어 가스 공급관(237b)에는 캐리어 가스의 공급 유량을 제어하는 유량 제어기로서의 매스 플로우 컨트롤러(222b, MFC)와, 캐리어 가스의 공급을 제어하는 밸브(vb1, vb2)가 설치된다. 또한 캐리어 가스로서는 액체 원료와는 반응하지 않는 가스를 이용하는 것이 바람직하고, 예컨대 N2가스나 Ar가스 등의 불활성 가스가 바람직하게 이용된다. 주로 캐리어 가스 공급관(237a), MFC(222a), 밸브(va1, va2)에 의해 제1 캐리어 가스 공급계(제1 캐리어 가스 공급 라인)가 구성되고, 주로 캐리어 가스 공급관(237b), MFC(222b), 밸브(vb1, vb2)에 의해 제2 캐리어 가스 공급계(제2 캐리어 가스 공급 라인)가 구성된다.
상기 구성에 의해, 밸브(va1, va2, vb1, vb2)를 열고 캐리어 가스 공급관(237a) 및 캐리어 가스 공급관(237b)으로부터 MFC(222a, 222b)에 의해 유량 제어된 캐리어 가스를 버블러(220a) 및 버블러(220b) 내에 공급하는 것에 의해, 버블러(220a) 및 버블러(220b) 내부에 수용된 제1 원료 및 제2 원료를 버블링에 의해 기화시켜서 제1 원료 가스 및 제2 원료 가스를 생성시키는 것이 가능해진다. 또한 제1 원료 가스 및 제2 원료 가스의 공급 유량은 캐리어 가스의 공급 유량으로부터 산출할 수 있다. 즉 캐리어 가스의 공급 유량을 제어하는 것에 의해, 제1 원료 가스 및 제2 원료 가스의 공급 유량을 제어할 수 있다.
<원료 가스 공급계>
버블러(220a) 및 버블러(220b)에는 버블러(220a) 및 버블러(220b) 내에서 생성된 제1 원료 가스 및 제2 원료 가스를 처리실(201) 내에 공급하는 제1 원료 가스 공급관(213a) 및 제2 원료 가스 공급관(213b)이 각각 접속된다. 제1 원료 가스 공급관(213a) 및 제2 원료 가스 공급관(213b)의 상류측 단부는 버블러(220a) 및 버블러(220b)의 상부에 존재하는 공간에 연통한다. 제1 원료 가스 공급관(213a) 및 제2 원료 가스 공급관(213b)의 하류측 단부는 합류하여 가스 도입구(210)에 접속된다.
또한 제1 원료 가스 공급관(213a)에는 상류측으로부터 순서대로 밸브(va5, va3)가 설치된다. 밸브(va5)는 버블러(220a)로부터 제1 원료 가스 공급관(213a) 내로의 제1 원료 가스의 공급을 제어하는 밸브이며, 버블러(220a)의 근방에 설치된다. 밸브(va3)는 제1 원료 가스 공급관(213a)으로부터 처리실(201) 내로의 제1 원료 가스의 공급을 제어하는 밸브이며, 가스 도입구(210)의 근방에 설치된다. 또한 제2 원료 가스 공급관(213b)에는 상류측으로부터 순서대로 밸브(vb5, vb3)가 설치된다. 밸브(vb5)는 버블러(220b)로부터 제2 원료 가스 공급관(213b) 내로의 제2 원료 가스의 공급을 제어하는 밸브이며, 버블러(220b)의 근방에 설치된다. 밸브(vb3)는 제2 원료 가스 공급관(213b)으로부터 처리실(201) 내로의 제2 원료 가스의 공급을 제어하는 밸브이며, 가스 도입구(210)의 근방에 설치된다. 밸브(va3), 밸브(vb3) 및 후술하는 밸브(ve3)는 고내구(高耐久) 고속 가스 밸브로서 구성된다. 고내구 고속 가스 밸브는 단시간에 재빠르게 가스 공급을 절체(切替)하고 가스 배기할 수 있도록 구성된 집적(集積) 밸브다. 또한 밸브(ve3)는 제1 원료 가스 공급관(213a)의 밸브(ve3)와 가스 도입구(210) 사이의 공간 및 제2 원료 가스 공급관(213b)의 밸브(vb3)와 가스 도입구(210) 사이의 공간을 고속으로 퍼지한 후, 처리실(201) 내를 퍼지하는 퍼지 가스의 도입을 제어하는 밸브다.
상기 구성에 의해, 버블러(220a) 및 버블러(220b)에서 액체 원료를 기화시켜서 제1 원료 가스 및 제2 원료 가스를 발생시키는 것과 함께, 밸브(va5, va3, vb5, vb3)를 여는 것에 의해 제1 원료 가스 공급관(213a) 및 제2 원료 가스 공급관(213b)으로부터 처리실(201) 내로 제1 원료 가스 및 제2 원료 가스를 공급하는 것이 가능해진다. 주로 제1 원료 가스 공급관(213a), 밸브(va5, va3)에 의해 제1 원료 가스 공급계(제1 원료 가스 공급 라인)가 구성되고, 주로 제2 원료 가스 공급관(213b), 밸브(vb5, vb3)에 의해 제2 원료 가스 공급계(제2 원료 가스 공급 라인)가 구성된다.
또한 주로 제1 캐리어 가스 공급계, 버블러(220a) 제1 원료 가스 공급계에 의해 제1 원료 공급계(제1 원료 공급 라인)가 구성되고, 주로 제2 캐리어 가스 공급계, 버블러(220b), 제2 원료 가스 공급계에 의해 제2 원료 공급계(제2 원료 공급 라인)가 구성된다. 그리고 제1 원료 공급계와 후술하는 반응 가스 공급계에 의해 제1 처리 가스 공급계가 구성되고, 제2 원료 가스 공급계에 의해 제2 처리 가스 공급계가 구성된다.
<반응 가스 공급계>
또한 처리실(201)의 외부에는 반응 가스를 공급하는 반응 가스 공급원(220c)이 설치된다. 반응 가스 공급원(220c)에는 반응 가스 공급관(213c)의 상류측 단부가 접속된다. 반응 가스 공급관(213c)의 하류측 단부는 밸브(vc3)를 개재하여 가스 도입구(210)에 접속된다. 반응 가스 공급관(213c)에는, 반응 가스의 공급 유량을 제어하는 유량 제어기로서의 매스 플로우 컨트롤러(222c, MFC)와, 반응 가스의 공급을 제어하는 밸브(vc1, vc2)가 설치된다. 반응 가스로서는 예컨대 수증기(H2O)가 이용된다. 주로 반응 가스 공급원(220c), 반응 가스 공급관(213c), MFC(222c), 밸브(vc1, vc2, vc3)에 의해 반응 가스 공급계(반응 가스 공급 라인)가 구성된다.
<퍼지 가스 공급계>
또한 처리실(201)의 외부에는 퍼지 가스를 공급하는 퍼지 가스 공급원(220d, 220e)이 설치된다. 퍼지 가스 공급원(220d, 220e)에는 퍼지 가스 공급관(213d, 213e)의 상류측 단부가 각각 접속된다. 퍼지 가스 공급관(213d)의 하류측 단부는 반응 가스 공급관(213c)에 합류하고 밸브(vc3)를 개재하여 가스 도입구(210)에 접속된다. 퍼지 가스 공급관(213e)의 하류측 단부는 제1 원료 가스 공급관(213a) 및 제2 원료 가스 공급관(213b)에 합류하고 밸브(ve3)를 개재하여 가스 도입구(210)에 접속된다. 퍼지 가스 공급관(213d, 213e)에는 퍼지 가스의 공급 유량을 제어하는 유량 제어기로서의 매스 플로우 컨트롤러(222d, 222e)(MFC)와, 퍼지 가스의 공급을 제어하는 밸브(vd1, vd2, ve1, ve2)가 각각 설치된다. 퍼지 가스로서는 예컨대 N2가스나 Ar가스 등의 불활성 가스가 이용된다. 주로 퍼지 가스 공급원(220d, 220e), 퍼지 가스 공급관(213d, 213e), MFC(222d, 222e), 밸브(vd1, vd2, vc3, ve1, ve2, ve3)에 의해 퍼지 가스 공급계(퍼지 가스 공급 라인)가 구성된다.
<벤트(바이패스)계>
또한 제1 원료 가스 공급관(213a) 및 제2 원료 가스 공급관(213b)의 밸브(va3, vb3)보다도 상류측에는 제1 벤트 관(215a) 및 제2 벤트 관(215b)의 상류측 단부가 각각 접속된다. 또한 제1 벤트 관(215a) 및 제2 벤트 관(215b)의 하류측 단부는 합류하여 배기관(261)의 압력 조정기(262)보다도 하류측이며 원료 회수 트랩(263)보다도 상류측에 접속된다. 제1 벤트 관(215a) 및 제2 벤트 관(215b)에는 가스의 유통을 제어하는 밸브(va4, vb4)가 각각 설치된다.
상기 구성에 의해, 밸브(va3, vb3)를 닫고 밸브(va4, vb4)를 여는 것에 의해, 제1 원료 가스 공급관(213a) 및 제2 원료 가스 공급관(213b) 내를 흐르는 가스를 처리실(201) 내에 공급하지 않고 제1 벤트 관(215a) 및 제2 벤트 관(215b)을 개재하여 처리실(201)를 바이패스시켜 배기관(261)으로부터 처리실(201) 외로 각각 배기하는 것이 가능해진다. 주로 제1 벤트 관(215a), 밸브(va4)에 의해 제1 벤트계(제1 벤트 라인)가 구성되고, 주로 제2 벤트 관(215b), 밸브(vb4)에 의해 제2 벤트계(제2 벤트 라인)가 구성된다.
또한 버블러(220a) 및 버블러(220b)의 주위에 서브 히터(206a)가 설치된다는 것은 전술한 바와 같지만, 그 외에 캐리어 가스 공급관(237a), 캐리어 가스 공급관(237b), 제1 원료 가스 공급관(213a), 제2 원료 가스 공급관(213b), 제1 벤트 관(215a), 제2 벤트 관(215b), 배기관(261), 처리 용기(202), 샤워 헤드(240) 등의 주위에도 서브 히터(206a)가 설치된다. 서브 히터(206a)는 이 부재들을 예컨대 100℃ 이하의 온도로 가열하는 것에 의해, 이 부재들의 내부에서의 제1 원료 가스 및 제2 원료 가스의 재(再)액화를 각각 방지하도록 구성된다.
또한 반응 가스 공급원(220c), 반응 가스 공급관(213c), MFC(222c), 밸브(vc1, vc2, vc3)의 주위에도 서브 히터(206a)가 설치되고, 반응 가스의 재액화를 방지하도록 구성된다.
<컨트롤러>
또한 기판 처리 장치(1)는 기판 처리 장치(1)의 각 부의 동작을 제어하는 컨트롤러(280)를 포함한다. 컨트롤러(280)는 게이트 밸브(251), 승강 기구(207b), 반송 로봇(273), 히터(206), 서브 히터(206a), 압력 조정기(262, APC), 진공 펌프(264), 밸브(va1～va5, vb1～vb5, vc1～vc3, vd1～vd2, ve1～ve3), 유량 컨트롤러(222a, 222b, 222c, 222d, 222e) 등의 동작을 제어한다.
(2) 반도체 장치의 구조 및 기판 처리 공정
다음으로 본 발명의 바람직한 제1 및 제2 실시 형태에 따른 반도체 장치의 구조 및 반도체 장치의 제조 공정의 일 공정으로서 전술한 기판 처리 장치를 이용하여 웨이퍼 상에 박막을 형성하는 기판 처리 공정에 대하여 설명한다. 또한 이하의 설명에서 기판 처리 장치를 구성하는 각 부의 동작은 컨트롤러(280)에 의해 제어된다.
MOSFET의 게이트 전극이나 DRAM의 커패시터 전극 등으로서는, 순금속으로서 존재하는 경우에는 일함수가 낮아도 산화하는 것에 의해 일함수가 높은 도전성을 나타내는 금속을 이용한다. 이로 인해 DRAM의 커패시터의 하부 전극으로서 이용한 경우에 그 위에 절연막을 형성할 때의 산화 분위기에서도 도전성, 일함수 등의 막질을 열화시키지 않고도 존재할 수 있다. 또한 Co, Ni를 이용한 경우나, Co나 Ni와 절연막 사이에 TiN의 박막을 삽입한 경우에는 그것들이 산화하는 것에 의해 커패시터의 토탈의 정전 용량이 감소하는 현상이 확인되었지만, 도전성 산화막은 이미 산화하여 그것을 산화 분위기에 두어도 막질이 변화하지 않고 산화막으로서 도전성을 나타내기 때문에, 커패시턴스로서의 토탈 용량을 저하시키지 않는다. 또한 DRAM의 커패시터의 상부 전극이나 MOSFET의 게이트 전극으로서 이용하는 경우에도, 마찬가지로 하지에 산소를 포함하는 절연막과 접촉하여도 도전성, 일함수 등의 막질을 열화시키지 않고, 또한 커패시턴스로서의 토탈 용량을 저감하지 않고 성막할 수 있다.
이하, 본 발명의 바람직한 제1 실시 형태로서 MOSFET의 게이트 전극에 도전성 산화막을 사용한 경우를 설명한다. 도 5a에 도시하는 바와 같이 실리콘 기판(300) 상에 HfSiOx로 이루어지는 고유전율(High-k) 게이트 절연막(302)을 형성하고, 게이트 절연막(302) 상에 막 두께 10nm의 복수의 ZnO막(312)과 복수의 Ga2O3막(314)이 교호적으로 적층된 라미네이트 구조의 막(316)을 형성한다. ZnO막(312)을 먼저 성막하고 게이트 절연막(302)의 직상(直上)에 형성하는 것은, ZnO막(312)이 도전성 산화막이고, Ga2O3은 일함수 변조용의 첨가제이기 때문이다. 또한 복수의 ZnO막(312)과 복수의 Ga2O3막(314)이 교호적으로 적층된 라미네이트 구조를 우선적으로 작성하는 것은 일함수 변조용의 첨가제로서의 Ga2O3을 실리콘 기판(300)의 면내에서 균일하게 분포시키기 위해서다.
그리고 그 후의 MOSFET의 제조 공정에서의 열 이력(履歷)을 거치면, 도 5b에 도시하는 바와 같이, ZnO와 Ga2O3이 혼합되어 ZnO 중에 첨가제로서 Ga2O3을 포함하는 GZO(Ga-doped ZnO)막(318)이 형성된다. ZnO막은 산화막으로서 도전성을 나타내기 때문에, GZO막(318)은 MOSFET의 게이트 전극으로서 이용한 경우에 하지에 산소를 포함하는 게이트 절연막(302)과 접촉해도 도전성, 일함수 등의 막질을 열화시키지 않는다. 또한 Ga2O3을 포함하기 때문에, 게이트 절연막(302)에 HfSiOx 등으로 이루어지는 고유전율(High-k)을 이용해도 GZO막(318)은 MOSFET의 게이트 전극으로서 충분한 일함수를 가진다. 예컨대 ZnO막의 일함수는 3.3eV이며, GaO막의 일함수는 약 6eV다. GZO막 중에 포함되는 ZnO막과 GaO막의 조성비를 바꾸는 것에 의해 일함수를 변화시키는 것이 가능하다. 예컨대 ZnO막에 Ga가 5at.% 첨가된 GZO막에서는 일함수가 3.62eV로부터 4.37eV로 변화된다. 또한 ZnO막에 GaO막을 15% 첨가된 GZO막에서는 일함수가 5.66eV로 변화된다.
또한 ZnO막을 대신하여 인듐의 산화막을 이용해도 좋다. 또한 아연의 산화막 또는 인듐의 산화막에 알루미늄, 주석, 갈륨 등의 산화물 중 적어도 하나를 첨가제로서 포함하는 막을 게이트 전극으로서 이용해도 좋다.
또한 게이트 전극으로서 Mo, W나 V의 산화막을 이용하는 경우에는, Mo, W나 V의 산화막은 산화막으로서 도전성을 나타내기 때문에 MOSFET의 게이트 전극으로서 이용한 경우에 하지에 산소를 포함하는 게이트 절연막(302)과 접촉해도 도전성, 일함수 등의 막질을 열화시키지 않을 뿐만 아나라, Mo, W나 V의 산화막은 게이트 절연막(302)에 HfSiOx 등으로 이루어지는 고유전율(High-k)을 이용해도 MOSFET의 게이트 전극으로서 충분한 일함수를 가지고 있기 때문에, Ga2O3막 등을 형성할 필요 없이 Mo, W나 V의 산화막을 단층 구조로 성막하면 좋다.
다음으로 전술한 기판 처리 장치(1)를 이용하여 MOSFET의 게이트 전극을 형성하는 기판 처리 공정에 대하여 도 4의 플로우 차트를 참조하여 설명한다. 또한 이하의 설명에서 기판 처리 장치를 구성하는 각 부의 동작은 컨트롤러(280)에 의해 제어된다. 여기서는 복수종의 처리 가스를 혼합시키지 않고 교호적으로 웨이퍼(200)에 공급하여 웨이퍼(200) 상에 박막의 성막을 수행한다. 이 때 처리 가스의 공급 횟수를 제어하는 것에 의해 형성하는 박막의 막 두께를 제어할 수 있다. 예컨대 성막 속도가 0.1nm/사이클이면, 20사이클 실시하는 것에 의해 2nm의 박막을 형성할 수 있다.
이하에서는 기판(300)으로서의 웨이퍼(200) 상에 미리 형성된 게이트 절연막(302)으로서의 HfSiOx막 상에 복수의 ZnO막(312)과 복수의 Ga2O3막(314)이 교호적으로 적층된 라미네이트 구조의 막(316)을 형성하는 공정에 대하여 설명한다. 또한 ZnO막(312)은, 웨이퍼(200)를 수용한 처리실(201) 내에, 제1 원료[Diethylzinc(Zn(CH2CH3)2, DEZ)]를 기화시킨 제1 원료 가스와 반응 가스[수증기(H2O)]를 교호적으로 공급하는 것에 의해 형성한다. 또한 Ga2O3막(314)은, 웨이퍼(200)를 수용한 처리실(201) 내에, 제2 원료[Trimethylgallium((CH3)3)Ga, TMGa)]를 기화시킨 제2 원료 가스와 반응 가스[수증기(H2O)]를 교호적으로 공급하는 것에 의해 형성한다.
<기판 반입 공정(S110), 기판 재치 공정(S120)>
우선 승강 기구(207b)를 작동시켜 지지대(203)를 도 3에 도시하는 웨이퍼 반송 위치까지 하강시킨다. 그리고 게이트 밸브(251)를 열고, 처리실(201)과 반송실(271)을 연통시킨다. 그리고 반송 로봇(273)에 의해 반송실(271) 내로부터 처리실(201) 내에 처리 대상의 웨이퍼(200)를 반송 암(273a)으로 지지한 상태에서 반입한다(스텝S110). 또한 처리 대상의 웨이퍼(200) 상에는 게이트 절연막(302)으로서의 HfSiOx막을 미리 형성한다. 처리실(201) 내에 반입한 웨이퍼(200)는 지지대(203)의 상면으로부터 돌출하는 리프트 핀(208b) 상에 일시적으로 재치된다. 반송 로봇(273)의 반송 암(273a)이 처리실(201) 내로부터 반송실(271) 내로 돌아가면 게이트 밸브(251)가 폐색된다.
계속해서 승강 기구(207b)를 작동시켜 지지대(203)를 도 2에 도시하는 웨이퍼 처리 위치까지 상승시킨다. 그 결과, 리프트 핀(208b)은 지지대(203)의 상면으로부터 매몰하고, 웨이퍼(200)는 지지대(203) 상면의 서셉터(217) 상에 재치된다(스텝S120).
<압력 조정 공정(S130), 온도 조정 공정(S140)>
계속해서 압력 조정기(262, APC)에 의해 처리실(201) 내의 압력이 소정의 처리 압력이 되도록 제어한다(스텝S130). 또한 히터(206)에 공급하는 전력을 조정하여 웨이퍼(200)의 표면 온도가 소정의 처리 온도가 되도록 제어한다(스텝S140). 또한 온도 조정 공정(스텝S140)은 압력 조정 공정(스텝S130)과 병행하여 수행해도 좋고, 압력 조정 공정(스텝S130)보다도 선행하여 수행해도 좋다. 여기서 소정의 처리 온도, 처리 압력이란 후술하는 ZnO막 형성 공정(스텝S150)에서 ZnO막을 형성 가능한 처리 온도, 처리 압력이다. 바람직하게는 Zn원료 공급 공정(스텝S151)에서 공급하는 제1 원료 가스가 자기(自己)분해하지 않는 정도의 처리 온도, 처리 압력이며, 예컨대 50℃～200℃이며 바람직하게는 100℃이며, 예컨대 10Pa～1,000Pa이며, 바람직하게는 20Pa다.
또한 기판 반입 공정(스텝S110), 기판 재치 공정(스텝S120), 압력 조정 공정(스텝S130) 및 온도 조정 공정(스텝S140)에서는 진공 펌프(264)를 작동시키면서 밸브(va3, vb3)를 닫고 밸브(vd1, vd2, vc3, ve1, ve2, ve3)를 여는 것에 의해 처리실(201) 내에 N2가스를 항상 미리 흘린다. 이에 의해 웨이퍼(200) 상으로의 파티클의 부착을 억제하는 것이 가능해진다.
공정 스텝S110～S140과 병행하여 제1 원료로서 Zn원료인 DEZ를 기화시켜서 제1 원료 가스 즉 DEZ가스를 미리 생성(예비 기화)한다. 즉 밸브(va1, va2, va5)를 열고 캐리어 가스 공급관(237a)으로부터 MFC(222a)로 유량 제어된 캐리어 가스를 버블러(220a) 내에 공급하는 것에 의해, 버블러(220a) 내부에 수용된 제1 원료를 버블링에 의해 기화시켜서 제1 원료 가스를 미리 생성한다(예비 기화 공정). 이 예비 기화 공정에서는 진공 펌프(264)를 작동시키면서 밸브(va3)를 닫은 상태에서 밸브(va4)를 여는 것에 의해 DEZ가스를 처리실(201) 내에 공급하지 않고 처리실(201)를 바이패스하여 미리 배기한다. 버블러에서 DEZ가스를 안정적으로 생성시키기 위해서는 소정의 시간을 필요로 한다. 그렇기 때문에 본 실시 형태에서는, DEZ가스를 미리 생성하고, 밸브(va3, va4)의 개폐를 절체하는 것에 의해 DEZ가스의 유로를 절체한다. 그 결과, 밸브의 절체에 의해 처리실(201) 내로의 DEZ가스의 안정된 공급을 신속하게 시작하거나 정지할 수 있게 되어 바람직하다.
<ZnO막 형성 공정(스텝S150)>
[Zn 원료(DEZ) 공급 공정(스텝S151)]
계속해서 진공 펌프(264)를 작동시킨 상태에서 밸브(va4)를 닫고 밸브(va3)를 열어 처리실(201) 내로의 DEZ가스의 공급을 시작한다. 제1 원료 가스는 샤워 헤드(240)에 의해 분산되어 처리실(201) 내의 웨이퍼(200) 상에 균일하게 공급된다. 잉여 제1 원료 가스는 배기 덕트(259) 내를 흘러 배기구(260), 배기관(261)으로 배기된다. 이 때 처리 온도, 처리 압력은 DEZ가스가 자기분해하지 않는 정도의 처리 온도, 처리 압력이고, 웨이퍼(200) 상에 미리 형성된 게이트 절연막(302)으로서의 HfSiOx막 상에 Zn 함유층이 형성된다.
또한 처리실(201) 내로의 DEZ가스의 공급 시에는, 반응 가스 공급관(213c) 내로의 DEZ가스의 침입을 방지하도록, 또한 처리실(201) 내에서의 DEZ가스의 확산을 재촉하도록 밸브(vd1, vd2, vc3)는 연 상태로 하여 처리실(201) 내에 N2가스를 항상 미리 흘리는 것이 바람직하다.
밸브(va3)를 열어 DEZ가스의 공급을 시작한 후, 소정 시간이 경과하면 밸브(va3)를 닫고 밸브(va4)를 열어 처리실(201) 내로의 DEZ가스의 공급을 정지한다.
[퍼지 공정(스텝S152)]
밸브(va3)를 닫고 DEZ가스의 공급을 정지한 후에는 밸브(vd1, vd2, vc3, ve1, ve2, ve3)를 열고 처리실(201) 내에 N2가스를 공급한다. N2가스는, 샤워 헤드(240)에 의해 분산되어 처리실(201) 내의 웨이퍼(200) 상에 균일하게 공급되고, 배기 덕트(259) 내를 흘러 배기구(260), 배기관(261)으로 배기된다. 이에 의해 처리실(201) 내에 잔류하는 제1 원료 가스를 제거하고 처리실(201) 내를 N2가스에 의해 퍼지한다.
[반응 가스 공급 공정(스텝S153)]
처리실(201) 내의 퍼지가 완료하면, 밸브(vc1, vc2, vc3)를 열어 처리실(201) 내로의 반응 가스[수증기(H2O)]의 공급을 시작한다. H2O가스는, 샤워 헤드(240)에 의해 분산되어 처리실(201) 내의 웨이퍼(200) 상에 균일하게 공급되고, 웨이퍼(200) 상에 미리 형성된 HfSiOx막 상에 형성되는 Zn 함유층과 반응하여 HfSiOx막 상에 ZnO막을 생성한다. 잉여 H2O가스나 반응 부생성물은 배기 덕트(259) 내를 흘러 배기구(260), 배기관(261)으로 배기된다. 밸브(vc1, vc2, vc3)를 열고 H2O가스의 공급을 시작한 후, 소정 시간이 경과하면 밸브(vc1, vc2)를 닫고 처리실(201) 내로의 H2O가스의 공급을 정지한다.
또한 처리실(201) 내로의 H2O가스의 공급 시에는, DEZ가스 공급관(213a), 제2 원료 가스 공급관(213b) 내로의 H2O가스의 침입을 방지하도록 또한 처리실(201) 내에서의 H2O가스의 확산을 재촉하도록, 밸브(ve1, ve2, ve3)는 연 상태로 하여 처리실(201) 내에 N2가스를 항상 미리 흘리는 것이 바람직하다.
[퍼지 공정(스텝S154)]
밸브(vc1, vc2)를 닫고, H2O가스의 공급을 정지한 후에는 밸브(vd1, vd2, vc3, ve1, ve2, ve3)를 열어 처리실(201) 내에 N2가스를 공급한다. N2가스는, 샤워 헤드(240)에 의해 분산되어 처리실(201) 내의 웨이퍼(200) 상에 균일하게 공급되고, 배기 덕트(259) 내를 흘러 배기구(260), 배기관(261)으로 배기된다. 이에 의해 처리실(201) 내에 잔류하는 H2O가스나 반응 부생성물을 제거하여 처리실(201) 내를 N2가스에 의해 퍼지한다.
[소정 횟수 실시 공정(스텝S155)]
이상의 Zn 원료(DEZ) 공급 공정(스텝S151), 퍼지 공정(스텝S152), 반응 가스 공급 공정(스텝S153), 퍼지 공정(스텝S154)을 1사이클로 하여 이 사이클을 소정 횟수(n1사이클) 실시하는 것에 의해, 웨이퍼(200) 상에 미리 형성된 HfSiOx막 상에 소망 막 두께의 ZnO막(312)을 형성한다.
<압력 조정 공정(스텝S160), 온도 조정 공정(스텝S170)>
계속해서 압력 조정기(262, APC)에 의해 처리실(201) 내의 압력이 소정의 처리 압력이 되도록 제어한다(스텝S160). 또한 히터(206)에 공급하는 전력을 조정하여 웨이퍼(200)의 표면 온도가 소정의 처리 온도가 되도록 제어한다(스텝S170). 또한 온도 조정 공정(스텝S170)은 압력 조정 공정(스텝S160)과 병행하여 수행해도 좋고, 압력 조정 공정(스텝S160)보다도 선행하여 수행해도 좋다. 여기서 소정의 처리 온도, 처리 압력이란 후술하는 Ga2O3막 형성 공정(스텝S180)에서 Ga2O3막을 형성 가능한 처리 온도, 처리 압력이다. 바람직하게는 Ga원료 공급 공정(스텝S181)에서 공급하는 제2 원료 가스가 자기분해하지 않는 정도의 처리 온도, 처리 압력이며, 예컨대 50℃～200℃이며 바람직하게는 100℃이며, 예컨대 10Pa～1,000Pa이며 바람직하게는 20Pa다.
또한 압력 조정 공정(스텝S160)～온도 조정 공정(스텝S170)과 병행하여, 다음 Ga2O3막 형성 공정(스텝S180)에 대비하여, 제2 원료(TMGa)를 기화시켜서 제2 원료 가스(Ga원료), 즉 TMGa가스를 미리 생성(예비 기화)한다. 즉 밸브(vb1, vb2, vb5)를 열고 캐리어 가스 공급관(237b)으로부터 MFC(222b)로 유량 제어된 캐리어 가스를 버블러(220b) 내에 공급하는 것에 의해, 버블러(220b) 내부에 수용된 제2 원료를 버블링에 의해 기화시켜 제2 원료 가스를 미리 생성한다(예비 기화 공정). 이 예비 기화 공정에서는, 진공 펌프(264)를 작동시키면서 밸브(vb3)를 닫은 상태에서 밸브(vb4)를 여는 것에 의해, 제2 원료 가스를 처리실(201) 내에 공급하지 않고 처리실(201)를 바이패스하여 미리 배기한다. 버블러에서 제2 원료 가스를 안정적으로 생성시키기 위해서는 소정의 시간을 필요로 한다. 그렇기 때문에 본 실시 형태에서는 제2 원료 가스를 미리 생성하고 밸브(vb3, vb4)의 개폐를 절체하는 것에 의해 제2 원료 가스의 유로를 절체한다. 그 결과, 밸브의 절체에 의해 처리실(201) 내로의 제2 원료 가스의 안정적인 공급을 신속하게 시작하거나 정지할 수 있게 되어 바람직하다.
<Ga2O3막 형성 공정(스텝S180)>
[Ga 원료(TMGa) 공급 공정(스텝S181)]
계속해서 진공 펌프(264)를 작동시킨 상태에서 밸브(vb4)를 닫고 밸브(vb3)를 열어 처리실(201) 내로의 제2 원료 가스(Ga원료, TMGa)의 공급을 시작한다. TMGa가스는 샤워 헤드(240)에 의해 분산되어 처리실(201) 내의 웨이퍼(200) 상에 균일하게 공급된다. 잉여 TMGa가스는 배기 덕트(259) 내를 흘러 배기구(260), 배기관(261)으로 배기된다. 이 때 처리 온도, 처리 압력은 TMGa가스가 자기분해하지 않는 정도의 처리 온도, 처리 압력이고, 웨이퍼(200) 상에 미리 형성된 게이트 절연막(302)으로서의 HfSiOx막 상에 전술한 바와 같이 하여 형성된 ZnO막(312) 상에 Ga 함유층이 형성된다.
또한 처리실(201) 내로의 TMGa가스의 공급 시에는 반응 가스 공급관(213c) 내로의 TMGa가스의 침입을 방지하도록, 또한 처리실(201) 내에서의 TMGa가스의 확산을 재촉하도록 밸브(vd1, vd2, vc3)는 연 상태로 하여 처리실(201) 내에 N2가스를 항상 미리 흘리는 것이 바람직하다.
밸브(vb3)를 열어 TMGa가스의 공급을 시작한 후, 소정 시간이 경과하면 밸브(vb3)를 닫고 밸브(vb4)를 열어 처리실(201) 내로의 TMGa가스의 공급을 정지한다.
[퍼지 공정(스텝S182)]
밸브(vb3)를 닫고 TMGa가스의 공급을 정지한 후에는 밸브(vd1, vd2, vc3, ve1, ve2, ve3)를 열어 처리실(201) 내에 N2가스를 공급한다. N2가스는, 샤워 헤드(240)에 의해 분산되어 처리실(201) 내의 웨이퍼(200) 상에 균일하게 공급되고, 배기 덕트(259) 내를 흘러 배기구(260), 배기관(261)으로 배기된다. 이에 의해 처리실(201) 내에 잔류하는 TMGa가스를 제거하고 처리실(201) 내를 N2가스에 의해 퍼지한다.
[반응 가스 공급 공정(스텝S183)]
처리실(201) 내의 퍼지가 완료하면 밸브(vc1, vc2, vc3)를 열어 처리실(201) 내로의 반응 가스(수증기, H2O)의 공급을 시작한다. H2O가스는 샤워 헤드(240)에 의해 분산되어 처리실(201) 내의 웨이퍼(200) 상에 균일하게 공급되고, 웨이퍼(200) 상에 미리 형성된 HfSiOx막 상에 전술한 바와 같이 하여 형성된 ZnO막(312)에 형성되는 Ga 함유층과 반응하여 ZnO막 상에 Ga2O3막을 생성한다. 잉여 H2O가스나 반응 부생성물은 배기 덕트(259) 내를 흘러 배기구(260), 배기관(261)으로 배기된다. 밸브(vc1, vc2, vc3)를 열고 H2O가스의 공급을 시작한 후, 소정 시간이 경과하면 밸브(vc1, vc2)를 닫고 처리실(201) 내로의 H2O가스의 공급을 정지한다.
또한 처리실(201) 내로의 H2O가스의 공급 시에는, 제1 원료 가스 공급관(213a) 및 제2 원료 가스 공급관(213b) 내로의 H2O가스의 침입을 방지하도록 또한 처리실(201) 내에서의 H2O가스의 확산을 재촉하도록, 밸브(ve1, ve2, ve3)는 연 상태로 하여 처리실(201) 내에 N2가스를 항상 미리 흘리는 것이 바람직하다.
(퍼지 공정(스텝S184))
밸브(vc1, vc2)를 닫고 H2O가스의 공급을 정지한 후에는, 밸브(vd1, vd2, vc3, ve1, ve2, ve3)를 열고 처리실(201) 내에 N2가스를 공급한다. N2가스는, 샤워 헤드(240)에 의해 분산되어 처리실(201) 내의 웨이퍼(200) 상에 균일하게 공급되고, 배기 덕트(259) 내를 흘러 배기구(260), 배기관(261)으로 배기된다. 이에 의해 처리실(201) 내에 잔류하는 반응 가스나 반응 부생성물을 제거하고 처리실(201) 내를 N2가스에 의해 퍼지한다.
[소정 횟수 실시 공정(스텝S185)]
이상의 Ga 원료(TMGa) 공급 공정(스텝S181), 퍼지 공정(스텝S182), 반응 가스 공급 공정(스텝S183), 퍼지 공정(스텝S184)을 1사이클로 하여 이 사이클을 소정 횟수(n2사이클) 실시하는 것에 의해 웨이퍼(200) 상에 미리 형성된 게이트 절연막(302)으로서의 HfSiOx막 상에 형성된 ZnO막(312)막 상에 소망 막 두께의 Ga2O3막(314)을 형성한다.
<소정 횟수 실시 공정(스텝S190)>
전술한 압력 조정 공정(스텝S130)～ZnO막 형성 공정(스텝S150), 압력 조정 공정(스텝S160)～Ga2O3막 형성 공정(스텝S180)을 1사이클로 하여 이 사이클을 소정 횟수(n3사이클) 실시하는 것에 의해, 웨이퍼(200) 상에 미리 형성된 게이트 절연막(302)으로서의 HfSiOx막 상에 복수의 ZnO막(312)과 복수의 Ga2O3(314)이 교호적으로 적층된 라미네이트 구조의 막(316)이 형성된다.
<잔류 가스 제거 공정(스텝S200)>
소정 횟수 실시 공정(스텝S190)을 실시하는 것에 의해 복수의 ZnO막(312)과 복수의 Ga2O3막(314)이 교호적으로 적층된 라미네이트 구조의 막(316)이 형성된 후, 처리실(201) 내의 진공 흡입을 수행하여 밸브(vd1, vd2, vc3, ve1, ve2, ve3)를 열고 처리실(201) 내에 N2가스를 공급한다. N2가스는 샤워 헤드(240)에 의해 분산되어 처리실(201) 내에 공급되고 배기관(261)으로 배기된다. 이에 의해 처리실(201) 내에 잔류하는 가스나 반응 부생성물을 제거하고 처리실(201) 내를 N2가스에 의해 퍼지한다.
<기판 반출 공정(스텝S210)>
그 후, 전술한 기판 반입 공정(스텝S110), 기판 재치 공정(스텝S120)에 도시한 순서와는 반대의 순서에 의해, 소정 막 두께의 복수의 ZnO막(312)과 복수의 Ga2O3막(314)이 교호적으로 적층된 라미네이트 구조의 막(316)을 형성한 후의 웨이퍼(200)를 처리실(201) 내로부터 반송실(271) 내로 반출하여 본 실시 형태에 따른 기판 처리 공정을 완료한다.
(제2 실시 형태)
다음으로 본 발명의 바람직한 제2 실시 형태로서 DRAM의 커패시터 전극에 도전성 산화막을 사용한 경우에 대하여 설명한다. 도 6a에 도시하는 바와 같이, 복수의 ZnO막(322)과 복수의 Ga2O3막(324)이 교호적으로 적층된 라미네이트 구조의 막(326)을 하부 전극으로서 형성한다. 이 위에 커패시터 절연막(340)으로서 TiO2막을 형성한다. 그 위에 복수의 ZnO막(332)과 복수의 Ga2O3막(334)이 교호적으로 적층된 라미네이트 구조의 막(336)을 상부 전극으로서 형성한다. 복수의 ZnO막(322)과 복수의 Ga2O3막(324)이 중첩된 순서 및 복수의 ZnO막(332)과 복수의 Ga2O3막(334)이 중첩된 순서에서 최초(最初)와 최후(最後)가 ZnO인 것은 ZnO가 도전성 산화막이고, Ga2O3이 일함수 변조용의 첨가제이기 때문이다. 또한 복수의 ZnO막(322)과 복수의 Ga2O3막(324)이 교호적으로 적층된 라미네이트 구조 및 복수의 ZnO막(332)과 복수의 Ga2O3막(334)이 교호적으로 적층된 라미네이트 구조를 우선적으로 작성하는 것은 일함수 변조용의 첨가제로서의 Ga2O3을 실리콘 기판의 면내에서 균일하게 분포시키기 위해서다.
그리고 그 후의 DRAM의 제조 공정에서의 열 이력을 거치면, 도 6b에 도시하는 바와 같이 ZnO와 Ga2O3이 혼합되어 ZnO 중에 첨가제로서 Ga2O3을 포함하는 GZO막(328, 338)이 형성된다. ZnO막은 산화막으로서 도전성을 나타내기 때문에, GZO막(328, 338)은 DRAM의 커패시터 전극으로서 이용한 경우에 산소를 포함하는 커패시터 절연막(340)과 접촉해도 도전성, 일함수 등의 막질을 열화시키지 않는다. 또한 ZnO막은, 이미 산화하여 그것을 산화 분위기에 두어도 막질이 변화하지 않고 산화막으로서 도전성을 나타내기 때문에, 커패시턴스로서의 토탈 용량을 저하시키지 않는다. 또한 Ga2O3을 포함하기 때문에, 커패시터 절연막(340)에 TiO2 등으로 이루어지는 고유전율(High-k)을 이용해도 GZO막(328, 338)은 DRAM의 커패시터 전극으로서 충분한 일함수를 가진다. 또한 ZnO막을 대신하여 인듐의 산화막을 이용해도 좋다. 또한 아연의 산화막 또는 인듐의 산화막에 알루미늄, 주석, 갈륨 등의 산화물 중 적어도 하나를 첨가제로서 포함하는 막을 커패시터 전극으로서 이용해도 좋다.
또한 DRAM의 커패시터 전극으로서 Mo, W나 V의 산화막을 이용하는 경우에는, Mo, W나 V의 산화막은, 산화막으로서 도전성을 나타내기 때문에 DRAM의 커패시터 전극으로서 이용한 경우에 산소를 포함하는 커패시터 절연막(340)과 접촉해도 도전성, 일함수 등의 막질을 열화시키지 않고, 또한 커패시턴스로서의 토탈 용량을 저하시키지 않을 뿐만 아니라, Mo, W나 V의 산화막은, 커패시터 절연막(340)에 TiO2 등으로 이루어지는 고유전율(High-k)을 이용해도 MOSFET의 게이트 전극으로서 충분한 일함수를 가지기 때문에 Ga2O3막 등을 형성할 필요가 없으므로, 후술하는 바와 같이 Mo, W나 V의 산화막을 단층 구조로 성막하면 좋다.
다음으로 전술한 기판 처리 장치(1)를 이용하여 DRAM의 커패시터 전극을 형성하는 기판 처리 공정에 대하여 설명한다.
웨이퍼(200) 상에 미리 형성된 SiO2 등의 절연막(도시되지 않음) 상에 복수의 ZnO막(322)과 복수의 Ga2O3막(324)이 교호적으로 적층된 라미네이트 구조의 막(326)을 형성한다. 또한 ZnO막(312)은 웨이퍼(200)를 수용한 처리실(201) 내에 제1 원료[Diethylzinc(Zn(CH2CH3)2, DEZ)]를 기화시킨 제1 원료 가스와 반응 가스[수증기(H2O)]를 교호적으로 공급하여 형성한다. 또한 Ga2O3막(314)은 웨이퍼(200)를 수용한 처리실(201) 내에 제2 원료[Trimethylgallium((CH3)3)Ga, TMGa]를 기화시킨 제2 원료 가스와 반응 가스[수증기(H2O)]를 교호적으로 공급하여 형성한다. 형성 방법은 도 4를 참조하여 설명한 전술한 제1 실시 형태의 MOSFET의 게이트 전극의 형성 방법과 같기 때문에 설명은 생략한다.
다음으로 전술한 기판 처리 장치(1)와는 다른 성막 장치(도시되지 않음)로 커패시터 절연막(340)으로서의 TiO2막을 형성한다. 그 후, 기판 처리 장치(1)를 이용하여 커패시터 절연막(340) 상에 복수의 ZnO막(332)과 복수의 Ga2O3막(334)이 교호적으로 적층된 라미네이트 구조의 막(336)을 형성한다. 라미네이트 구조의 막(336)의 형성 방법은, 복수종의 원료를 교호적으로 공급하여 막을 형성하는, 상술한 라미네이트 구조의 막(326)의 형성 방법과 같기 때문에 설명을 생략한다.
또한 상기 제1 실시 형태에서는 고유전율(High-k)의 게이트 절연막(302)으로서 HfSiOx를 이용하고, 상기 제2 실시 형태에서는 고유전율(High-k)의 커패시터 절연막(340)으로서 TiO2를 이용하여 설명하였지만, 고유전율(High-k)의 게이트 절연막(302)이나 고유전율(High-k)의 커패시터 절연막(340)으로서 HfSiOx, HfO2, ZrO2, TiO2, Nb2O5, Ta2O5, SrTiO, BaSrTiO, PZT 등의 고유전율 절연막을 이용한 경우에도 전술한 MOSFET의 게이트 전극 구조나 DRAM의 커패시터 전극은 적용할 수 있다.
(제3 실시 형태)
다음으로 도면을 참조하여 본 발명의 바람직한 제3 실시 형태에 대하여 구체적으로 설명한다. 도 7은 본 발명의 제3 실시 형태에 따른 기판 처리 장치의 처리로의 종단면도이며, 도 8은 도 7에 도시하는 처리로의 횡단면도다. 제1 및 제2 실시 형태에서는 게이트 전극으로서의 GZO막을 형성하는 기판 처리 장치로서 매엽(枚葉) 장치를 이용하는 예가 기재되었지만, 제3 실시 형태에서는 기판 처리 장치로서 종형 장치를 이용하는 점에서 제1 및 제2 실시 형태와 다르다. 적용 가능한 막종(膜種), 가스종 등은 제1 및 제2 실시 형태와 마찬가지이다. 이하에서는 주로 제1 및 제2 실시 형태와의 차이점에 대하여 설명한다.
(1) 처리로의 구성
본 실시예에 따른 처리로(1)은 예컨대 뱃치식 종형 핫월 형의 처리로로서 구성된다. 도 7에 도시하는 바와 같이 처리로(1)는 반응관(2)과 반응관(2)을 종방향으로 지지하는 매니폴드(3)를 구비한다. 반응관(2)은, 예컨대 석영(SiO2)이나 탄화실리콘(SiC) 등의 내열성을 가지는 비금속 재료로 구성되고, 상단이 폐색되고 하단이 개방된 원통 형상으로 이루어진다.
매니폴드(3)는, 예컨대 SUS 등의 금속 재료로 구성되고, 상단부 및 하단이 개방된 원통 형상으로 이루어진다. 반응관(2)의 하단부 및 매니폴드(3)의 상단부 및 하단부의 개구부(開口部)에는 각각 환(環) 형상의 플랜지가 형성된다. 또한 반응관(2)의 하단부의 플랜지와 매니폴드(3)의 상단부의 플랜지 사이에는 O링 등의 봉지(封止) 부재(4)가 개설(介設)되어 반응관(2)과 매니폴드(3) 사이가 기밀하게 봉지된다.
반응관(2) 및 매니폴드(3)의 내부에는 기판인 웨이퍼(5)를 복수 매 보지(保持)하는 기판 보지구로서의 보트(6)가 수용되는 처리실(7)이 형성[畵成]되고, 보트(6)는 기판 보지구 승강 기구로서의 보트 엘리베이터(8)에 의해 하방으로부터 처리실(7) 내에 장입(裝入)되도록 이루어진다.
또한 보트(6)는, 보지체로서의 보트 지지대(9)를 개재하여 씰 캡(11) 상에 탑재(搭載)되고, 복수 매(예컨대 50매～150매 정도)의 웨이퍼(5)를 대략 수평 상태에서 소정의 피치 간격을 두어서 다단으로 보지하도록 구성된다. 웨이퍼(5)를 장전(裝塡)한 보트(6)의 최대 외경은 반응관(2) 및 매니폴드(3)의 내경보다도 작아지도록 이루어진다.
씰 캡(11)은, 예컨대 SUS 등의 금속으로 이루어지는 원반 형상의 부재(部材)이며, 매니폴드(3)의 하단에 수직 방향 하측으로부터 당접(當接)되도록 구성되고, 보트 엘리베이터(8)가 상승하였을 때에는 매니폴드(3)의 하단부의 플랜지와 씰 캡(11) 사이에 개설된 봉지 부재(12)에 의해 처리실(7) 내가 기밀하게 폐색된다. 또한 보트 엘리베이터(8)에 의해 씰 캡(11)을 수직 방향으로 승강시키는 것에 의해 보트(6)를 처리실(7) 내외에 반송 가능하도록 이루어진다.
또한 씰 캡(11)의 하방에는 회전 기구(13)가 설치되고, 회전 기구(13)의 회전축(14)은, 씰 캡(11)을 관통하여 보트(6)에 접속되고, 처리실(7) 내의 기밀성을 보지한 상태에서 웨이퍼(5)가 보지된 보트(6)를 회전할 수 있도록 이루어진다. 보트(6)를 회전시키는 것에 의해 웨이퍼(5)의 처리 균일성을 향상시킬 수 있다.
반응관(2)의 외주에는, 원통 형상의 가열부로서의 히터(15)가 반응관(2)과 동심원 형상으로 설치되고, 처리실(7) 내에 장입된 웨이퍼(5)를 소정의 온도로 가열하도록 구성된다. 히터(15)는 보지판으로서의 히터 베이스(16)에 수직으로 지지되고, 히터 베이스(16)는 매니폴드(3)에 고정된다.
또한 반응관(2) 내에는 후술하는 다공(多孔) 노즐(17, 18, 19)과 마찬가지로 반응관(2)의 내벽을 따라 L자 형상으로 형성된 온도 검출기로서의 온도 센서(21)가 설치된다. 온도 센서(21)에 의해 검출된 온도 정보에 기초하여 히터(15)로의 통전 상태를 조정하는 것에 의해 처리실(7) 내의 온도가 원하는 온도 분포가 된다.
매니폴드(3)에는 수직부와 수평부를 포함하는 L자 형상의 다공 노즐(17, 18, 19)이 설치된다. 다공 노즐(17, 18, 19)의 수직부는 처리실(7)의 내벽을 따르도록 웨이퍼(5)의 적층 방향을 따라 연직 방향으로 각각 배설된다. 다공 노즐(17, 18, 19)의 수평부는 매니폴드(3)의 측벽을 각각 관통한다.
다공 노즐(17, 18, 19)의 수직부의 측면에는 복수의 가스 공급구(22, 23, 24)가 연직 방향으로 소정의 간격을 두어 각각 설치된다. 가스 공급구(22, 23, 24)는 처리실(7)의 대략 중심, 즉 처리실(7) 내에 반입된 웨이퍼(5)의 대략 중심을 향하도록 적층된 웨이퍼(5)의 사이에 각각 개구하고, 가스 공급구(22, 23, 24)로부터 공급되는 가스는 각각 처리실(7) 내의 대략 중심을 향해서 분사되도록 이루어진다. 또한 가스 공급구(22, 23, 24)의 개구경(開口徑)은 각각 하부로부터 상부에 걸쳐서 동일해도 좋고, 하부로부터 상부에 향해서 서서히 크게 되어도 좋다.
또한 다공 노즐(17)은, 도 8에 도시하는 바와 같이 다공 노즐(18, 19)과 근접하는 위치에 설치되지만, 도 7 중에는 편의상 다공 노즐(17)을 다공 노즐(18, 19)과 대향하는 지면(紙面) 우측의 위치에 도시한다.
다공 노즐(17)의 상류단(수평부 단)에는 수증기(H2O), 오존(O3), N2O, 산소(O2)와 수소(H2)의 혼합 가스, 산소(O2) 플라즈마 등의 산소(O) 함유 가스(산화제)로서 예컨대 H2O가스를 공급하는 산소 함유 가스 공급관(25)이 접속된다. 산소 함유 가스 공급관(25)에는 상류측으로부터 순서대로 NH3가스 공급원(도시되지 않음), 유량 제어 기구인 매스 플로우 컨트롤러, 개폐 밸브인 밸브(27)가 설치된다.
밸브(27)의 하류측에는 캐리어 가스 및 퍼지 가스, 예컨대 질소(N2) 가스, 헬륨(He) 가스, 네온(Ne) 가스, 아르곤(Ar) 가스 등의 불활성 가스를 공급하는 불활성 가스 공급관(28)이 접속된다. 불활성 가스 공급관(28)에는 상류측으로부터 순서대로 불활성 가스 공급원(도시되지 않음), 불활성 가스 매스 플로우 컨트롤러(도시되지 않음), 밸브(29)가 설치되고, 밸브(27)를 개방하고 또한 밸브(29)를 개방하는 것에 의해, 매스 플로우 컨트롤러에 의해 유량 제어된 H2O가스가 불활성 가스와 함께 처리실(7) 내에 공급되도록 이루어진다.
또한 밸브(27)를 폐색하고 밸브(29)를 개방하는 것에 의해 퍼지 가스로서의 불활성 가스가 도시되지 않는 불활성 가스 매스 플로우 컨트롤러에 의해 유량 제어되어 처리실(7) 내에 공급된다. 처리실(7) 내에 불활성 가스를 공급하는 것에 의해, 예컨대 H2O가스의 공급 종료 후 처리실(7) 내에 잔류한 H2O가스 등을 배제하고, 또한 처리실(7) 내에 공급된 다른 가스가 산소 함유 가스 공급관(25) 내로 유입하는 것을 방지할 수 있다. 또한 퍼지 가스를 공급하는 퍼지 가스 공급관과 캐리어 가스를 공급하는 캐리어 가스 공급관을 별도로 설치해도 좋다.
또한 산소 함유 가스 공급관(25), H2O가스 공급원(도시되지 않음), 매스 플로우 컨트롤러, 밸브(27), 불활성 가스 공급관(28), 불활성 가스 매스 플로우 컨트롤러(도시되지 않음), 밸브(29), 다공 노즐(17), 가스 공급구(22)에 의해 처리실(7) 내에 산소 함유 가스를 공급하는 산소 함유 가스 공급계(산소 함유 가스 공급 수단)가 구성된다. 또한 불활성 가스 공급관(28), 불활성 가스 매스 플로우 컨트롤러(도시되지 않음), 산소 함유 가스 공급관(25), 다공 노즐(17), 가스 공급구(22)에 의해 처리실(7) 내에 불활성 가스를 공급하는 제1 불활성 가스 공급계(제1 불활성 가스 공급 수단)가 구성된다.
또한 다공 노즐(18)의 상류단(수평부 단)에는 제1 원료로서 Zn 함유 원료인 DEZ[Diethylzinc, Zn(CH2CH3)2]를 기화시킨 DEZ가스를 공급하는 Zn 함유 가스 공급관(31)이 접속된다. 또한 본 실시예에서는 액체의 DEZ 중에 질소(N2), 헬륨(He) 가스, 네온(Ne) 가스, 아르곤(Ar) 가스 등의 불활성 가스를 공급하는 것에 의해 얻어진 DEZ가스를 캐리어 가스와 함께 처리실(7) 내로 공급하는 버블링 방식을 이용한다.
Zn 함유 가스 공급관(31)의 상류측에는 DEZ 용기(32)를 개재하여 캐리어 가스를 공급하는 캐리어 가스 공급관(33)이 설치된다. 캐리어 가스 공급관(33)에는 상류측으로부터 순서대로 캐리어 가스 공급원(도시되지 않음), 매스 플로우 컨트롤러(34), 밸브(35), DEZ 용기(32)가 설치된다. DEZ 용기(32) 내에는 DEZ의 액체가 저류(貯留)되고, 캐리어 가스 공급관(33)의 하류단은 DEZ의 액체 중에 침지된다.
Zn 함유 가스 공급관(31)의 상류단은 DEZ 용기(32)의 DEZ 액면(液面) 상방에 배치되고, Zn 함유 가스 공급관(31)의 하류측에는 밸브(36)가 설치된다. 또한 Zn 함유 가스 공급관(31)에는 배관 히터(37)가 설치되고, 배관 히터(37)는 Zn 함유 가스 공급관(31)을 예컨대 50℃～60℃ 정도로 유지하는 것이 가능하다. 밸브(35)를 개방하는 것에 의해 매스 플로우 컨트롤러(34)에 의해 유량 제어된 캐리어 가스가 DEZ 용기(32) 내에 공급되어 DEZ가스가 발생하고, 또한 밸브(36)를 개방하는 것에 의해 DEZ가스를 캐리어 가스와 함께 처리실(7) 내로 공급할 수 있도록 이루어진다.
또한 DEZ 용기(32) 내는 도시되지 않는 히터에 의해 가열 가능하도록 구성해도 좋다. 히터에 의해 가열 온도를 조절하는 것에 의해 DEZ가스의 생성을 촉진하거나 또는 억제하여 처리실(7) 내로의 DEZ가스의 공급 유량을 제어할 수 있다.
또한 Zn 함유 가스 공급관(31)의 밸브(36)의 상류측에는 가스 배기관(38)의 상류단이 접속되고, 가스 배기관(38)의 중도부(中途部)에는 밸브(39)가 설치된다. 가스 배기관(38)의 하류단은, 후술하는 배기관(41)의 APC(Auto Pressure Controller) 밸브(42)보다 하류측에 접속되고, 밸브(39)를 개방하는 것에 의해 처리실(7)을 개재하지 않고 DEZ가스를 배기할 수 있도록 이루어진다.
또한 Zn 함유 가스 공급관(31)의 밸브(36)의 하류측에는 불활성 가스를 공급하는 불활성 가스 공급관(43)의 하류단이 접속된다. 불활성 가스 공급관(43)에는 상류측으로부터 순서대로 불활성 가스 공급원(도시되지 않음), 불활성 가스 매스 플로우 컨트롤러(도시되지 않음), 밸브(44)가 설치된다. 밸브(44)를 개방하는 것에 의해, 불활성 가스 매스 플로우 컨트롤러에 의해 유량 제어된 퍼지 가스로서의 불활성 가스가 처리실(7) 내에 공급 가능하도록 이루어진다. 처리실(7) 내에 불활성 가스를 공급하는 것에 의해, 예컨대 DEZ가스의 공급 종료 후, 처리실(7) 내에 잔류한 DEZ가스 등을 배제하고, 또한 처리실(7) 내에 공급된 다른 가스가 Zn 함유 가스 공급관(31) 내에 유입하는 것을 방지할 수 있다.
또한 캐리어 가스 공급관(33), 캐리어 가스 공급원(도시되지 않음), 매스 플로우 컨트롤러(34), 밸브(35), DEZ 용기(32), Zn 함유 가스 공급관(31), 밸브(36), 다공 노즐(18), 가스 공급구(23)에 의해 처리실(7) 내에 DEZ가스를 공급하는 Zn 함유 가스 공급계가 구성된다. 또한 불활성 가스 공급관(43), 불활성 가스 공급원(도시되지 않음), 불활성 가스 매스 플로우 컨트롤러(도시되지 않음), 밸브(44), Zn 함유 가스 공급관(31), 다공 노즐(18), 가스 공급구(23)에 의해 처리실(7) 내에 퍼지 가스로서 불활성 가스를 공급하는 불활성 가스 공급계가 구성된다.
다공 노즐(19)의 상류단(수평부 단)에는 제2 원료로서 Ga 함유 원료인 TMGa[Trimethylgallium, ((CH3)3)Ga]을 기화시킨 TMGa가스를 공급하는 Ga 함유 가스 공급관(45)이 접속된다. 또한 본 실시예에서는 DEZ가스와 마찬가지로 액체의 TMGa 중에 불활성 가스를 공급하는 것에 의해 얻어진 TMGa가스를 캐리어 가스와 함께 처리실(7) 내로 공급하는 버블링 방식을 이용한다.
Ga 함유 가스 공급관(45)의 상류측에는 TMGa 용기(46)를 개재하여 캐리어 가스를 공급하는 캐리어 가스 공급관(47)이 설치된다. 캐리어 가스 공급관(47)에는 상류측으로부터 순서대로 캐리어 가스 공급원(도시되지 않음), 매스 플로우 컨트롤러(48), 밸브(49), TMGa 용기(46)가 설치된다. TMGa 용기(46) 내에는 TMGa의 액체가 저류되고, 캐리어 가스 공급관(47)의 하류단은 TMGa의 액체 중에 침지된다.
Ga 함유 가스 공급관(45)의 상류단은 TMGa 용기(46)의 TMGa 액면 상방에 배치되고, Ga 함유 가스 공급관(45)의 하류측에는 밸브(51)가 설치된다. 또한 Ga 함유 가스 공급관(45)에는 제2 배관 히터(52)가 설치되고, 제2 배관 히터(52)는 Ga 함유 가스 공급관(45)을 예컨대 40℃ 정도로 유지하는 것이 가능하다. 밸브(49)를 개방하는 것에 의해 매스 플로우 컨트롤러(48)에 유량 제어된 캐리어 가스가 TMGa 용기(46) 내에 공급되어 TMGa가스가 발생하고, 또한 밸브(51)를 개방하는 것에 의해 TMGa가스를 캐리어 가스와 함께 처리실(7) 내에 공급할 수 있도록 이루어진다.
또한 TMGa 용기(46) 내는 도시되지 않는 히터에 의해 가열 가능하도록 구성해도 좋다. 히터에 의해 가열 온도를 조절하여 TMGa가스의 생성을 촉진시키거나 억제시켜 처리실(7) 내로의 TMGa가스의 공급 유량을 제어할 수 있다.
또한 Ga 함유 가스 공급관(45)의 밸브(51)의 상류측에는 가스 배기관(53)의 상류단이 접속되고, 가스 배기관(53)의 중도부에는 밸브(54)가 설치된다. 가스 배기관(53)의 하류단은, 배기관(41)의 APC 밸브(42)보다 하류측에 접속되고, 밸브(54)를 개방하는 것에 의해 처리실(7)을 개재하지 않고 TMGa가스를 배기할 수 있도록 이루어진다.
또한 Ga 함유 가스 공급관(45)의 밸브의 하류측에는 불활성 가스를 공급하는 불활성 가스 공급관(55)의 하류단이 접속된다. 불활성 가스 공급관(55)에는 상류측으로부터 순서대로 불활성 가스 공급원(도시되지 않음), 불활성 가스 매스 플로우 컨트롤러(도시되지 않음), 밸브(56)가 설치된다. 밸브(56)를 개방하는 것에 의해, 불활성 가스 매스 플로우 컨트롤러에 의해 유량 제어된 퍼지 가스로서의 불활성 가스가 처리실(7) 내에 공급이 가능하도록 이루어진다. 처리실(7) 내에 불활성 가스를 공급하는 것에 의해, 예컨대 TMGa가스의 공급 종료 후, 처리실(7) 내에 잔류한 TMGa가스 등을 배제하고, 또한 처리실(7) 내에 공급된 다른 가스가 Ga 함유 가스 공급관(45) 내에 유입하는 것을 방지할 수 있다.
또한 캐리어 가스 공급관(47), 캐리어 가스 공급원(도시되지 않음), 매스 플로우 컨트롤러(48), 밸브(49), TMGa 용기(46), Ga 함유 가스 공급관(45), 밸브(51), 다공 노즐(19), 가스 공급구(24)에 의해 처리실(7) 내에 TMGa가스를 공급하는 Ga 함유 가스 공급계가 구성된다. 또한 불활성 가스 공급관(55), 불활성 가스 공급원(도시되지 않음), 불활성 가스 매스 플로우 컨트롤러(도시되지 않음), 밸브(56), Ga 함유 가스 공급관(45), 다공 노즐(19), 가스 공급구(24)에 의해 처리실(7) 내에 퍼지 가스로서 불활성 가스를 공급하는 불활성 가스 공급계가 구성된다.
매니폴드(3)의 측벽에는 배기관(41)이 접속된다. 배기관(41)에는 상류측으로부터 순서대로 처리실(7) 내의 압력을 검출하는 압력 검출기로서의 압력 센서(57), 압력 조정기로서의 APC 밸브(42), 진공 배기 장치로서의 진공 펌프(58)가 설치된다.
APC 밸브(42)는 밸브의 개폐를 수행하는 것에 의해 진공 배기 및 배기 정지를 할 수 있고, 또한 밸브의 개도(開度)의 조절이 가능한 개폐 밸브다. 진공 펌프(58)를 작동시키면서 압력 센서(57)에 의해 검출된 압력 정보에 기초하여 APC 밸브(42)의 개도를 조절하는 것에 의해 처리실(7) 내를 원하는 압력으로 하는 것이 가능하다.
또한 배기관(41), 압력 센서(57), APC 밸브(42), 진공 펌프(58)에 의해 처리실(7) 내의 분위기를 배기하는 배기계가 구성된다.
또한 제어계로서의 컨트롤러(59)는 매스 플로우 컨트롤러(26, 34, 48), APC 밸브(42), 밸브(27, 29, 35, 36, 39, 44, 49, 51, 54, 56), 온도 센서(21), 히터(15), 압력 센서(57), 진공 펌프(58), 회전 기구(13), 보트 엘리베이터(8) 등에 접속되고, 컨트롤러(59)에 의해 매스 플로우 컨트롤러(26, 34, 48)의 유량 조정 동작, 밸브(27, 29, 35, 36, 39, 44, 49, 51, 54, 56)의 개폐 동작, APC 밸브(42)의 개폐 동작 및 압력 조정 동작, 온도 센서(21)의 온도 검출 동작, 히터(15)의 온도 조절 동작, 압력 센서(57)의 압력 검출 동작, 진공 펌프(58)의 기동 및 정지, 회전 기구(13)의 회전 속도 조절, 보트 엘리베이터(8)의 승강 동작의 제어가 수행된다.
(2) 기판 처리 공정
다음으로 본 발명의 바람직한 제3 실시 형태에 따른 반도체 장치의 제조 공정의 일 공정으로서 전술한 기판 처리 장치의 처리로를 이용하여 기판으로서의 웨이퍼 상에 MOSEFT의 게이트 전극을 형성하는 기판 처리 공정에 대하여 설명한다. 또한 이하의 설명에서 기판 처리 장치를 구성하는 각 부의 동작은 컨트롤러(59)에 의해 제어된다. 여기서는 복수종(種)의 처리 가스를 혼합시키지 않고 교호적으로 웨이퍼(200)에 공급하여 웨이퍼(200) 상에 박막의 성막을 수행한다. 이 때 처리 가스의 공급 횟수를 제어하는 것에 의해 형성하는 박막의 막 두께를 제어할 수 있다. 예컨대 성막 속도가 0.1nm/사이클이면, 20사이클 실시하는 것에 의해 2nm의 박막을 형성할 수 있다.
이하에서는 기판으로서의 웨이퍼(5) 상에 미리 형성된 게이트 절연막(302)으로서의 HfSiOx막 상에 복수의 ZnO막(312)과 복수의 Ga2O3막(314)이 교호적으로 적층된 라미네이트 구조의 막(316)을 형성하는 공정에 대하여 설명한다. 또한 ZnO막(312)은 웨이퍼(5)를 수용한 처리실(201) 내에 제1 원료[Diethylzinc(Zn(CH2CH3)2, DEZ)]를 기화시킨 제1 원료 가스와 반응 가스[수증기(H2O)]를 교호적으로 공급하는 것에 의해 형성한다. 또한 Ga2O3막(314)은 웨이퍼(5)를 수용한 처리실(201) 내에 제2 원료[Trimethylgallium((CH3)3)Ga, TMGa)]를 기화시킨 제2 원료 가스와 반응 가스[수증기(H2O)]를 교호적으로 공급하는 것에 의해 형성한다.
<기판 반입 공정(스텝S310)>
우선 복수 매(예컨대 100매)의 웨이퍼(5)를 상기 보트(6)에 장전(웨이퍼 차지)하고, 보트(6)를 보트 엘리베이터(8)에 의해 상승시켜서 처리실(7) 내에 반입(보트 로드)한다. 이 때 처리실(7) 내는 씰 캡(11)이 봉지 부재(12)를 개재하여 매니폴드(3)의 하단을 봉지하는 것에 의해 기밀하게 폐색된다. 또한 이 상태에서는 밸브(29), 밸브(44), 밸브(56)를 개방하여 처리실(7) 내로 N2가스 등의 불활성 가스를 계속해서 공급하는 것이 바람직하다.
<압력 조정 공정(스텝S320), 온도 조정 공정(스텝S330)>
계속해서 밸브(29), 밸브(44), 밸브(56)를 폐색하여 진공 펌프(58)를 기동시켜 처리실(7) 내를 배기한다. 또한 웨이퍼(5)가 50℃～200℃이며, 예컨대 100℃가 되도록 온도 센서(21)에 의한 온도 정보에 기초하여 히터(15)로의 통전 상태를 피드백 제어하여 처리실(7) 내의 온도를 조절한다. 이어서 회전 기구(13)에 의해 보트(6), 즉 웨이퍼(5)를 회전시킨다.
또한 상기 공정과 병행하여, 밸브(36)를 폐색한 상태에서 밸브(35)를 개방하고 매스 플로우 컨트롤러(34)로 유량 제어하면서 DEZ 용기(32) 내에 캐리어 가스를 공급하는 것에 의해, Zn을 함유하는 액체 원료, 예컨대 DEZ를 기화시킨 DEZ가스를 미리 생성한다. 이 때, 진공 펌프(58)를 작동시켜서 밸브(36)를 폐색하면서 밸브(39)를 개방하는 것에 의해, DEZ가스를 처리실(7) 내에 공급하지 않고 처리실(7)을 바이패스하여 미리 배기한다.
또한 이 때, 밸브(51)를 폐색한 상태에서 밸브(49)를 개방하고 매스 플로우 컨트롤러(48)로 유량 제어하면서 용기(46)에 캐리어 가스를 공급하는 것에 의해, Ga를 함유하는 액체 원료, 예컨대 TMGa를 기화시킨 TMGa가스를 미리 생성한다. 이 때, 진공 펌프(58)를 작동시켜서 밸브(51)를 폐색하면서 밸브(54)를 개방하는 것에 의해, TMGa가스를 처리실(7) 내에 공급하지 않고 처리실(7)을 바이패스하여 미리 배기한다.
버블링에 의한 공급 방식에서는, DEZ가스나 TMGa가스가 안정적으로 생성되는 상태가 되기 위해서는 소정의 시간을 필요로 하기 때문에, 생성 초기의 단계에서 DEZ가스나 TMGa가스의 공급이 시작되면 공급이 불안정해진다. 그렇기 때문에 본 실시예에서는 DEZ가스나 TMGa가스를 미리 생성하는 것에 의해 안정적인 공급이 가능한 상태로 하고, 밸브(36), 밸브(39), 밸브(51), 밸브(54)의 개폐를 절체하는 것에 의해 DEZ가스 및 TMGa가스의 유로를 절체한다. 이에 의해 DEZ가스 및 TMGa가스의 처리실(7) 내로의 공급 시작 및 공급 정지를 안정적으로 또한 신속하게 수행할 수 있다.
다음으로 처리실(7) 내에서 웨이퍼(5) 상에 박막을 생성하는 성막 공정이 실시된다. 도 9는 제3 실시 형태의 성막 공정에서의 시퀀스도를 도시하고, 도 10은 제3 실시 형태의 성막 공정에서의 타이밍 차트를 도시한다.
<ZnO막 형성 공정(스텝S340)>
다음으로 DEZ가스와 H2O가스를 처리실(7) 내에 공급하는 것에 의해 웨이퍼(5) 상에 미리 형성된 게이트 절연막으로서의 HfSiOx막 상에 ZnO막을 형성한다. ZnO막 형성 공정에서는 다음 스텝을 순차 실행한다.
<DEZ 공급 공정(스텝S341)>
DEZ가스를 Zn 함유 가스 공급관(31)으로부터 다공 노즐(18)의 가스 공급구(23)를 개재하여 처리실(7) 내에 Zn 함유 가스로서의 TMGa가스를 공급한다. 구체적으로는 밸브(39)를 닫고 밸브(36)를 여는 것에 의해, 캐리어 가스와 함께 Zn 함유 가스 공급관(31)으로부터 기화된 DEZ가스의 처리실(7) 내로의 공급을 시작한다. 이 때 APC 밸브(42)의 개도를 조정하여 처리실(7) 내의 압력을 10Pa～1,000Pa의 범위 내이며 예컨대 20Pa로 유지한다. DEZ가스의 공급 유량은 예컨대 0.2g/min～10g/min의 범위 내로 한다. DEZ가스의 공급 시간은 예컨대 30초～300초의 범위 내로 한다. 소정 시간이 경과하면 밸브(36)를 닫고 밸브(39)를 열어 DEZ가스의 공급을 정지한다.
처리실(7) 내에 공급된 DEZ가스는 웨이퍼(5)에 공급되고 배기관(41)으로부터 배기된다. 이 때 처리실(7) 내에 존재하는 가스는 DEZ가스 및 N2가스 등의 불활성 가스뿐이며, O함유 가스는 존재하지 않고 웨이퍼(5) 상에 미리 형성된 게이트 절연막으로서의 HfSiOx막 상에 Zn 함유층이 형성된다.
또한 처리실(7) 내에 DEZ가스를 공급하는 동안에 산소 함유 가스 공급관(25)에 접속되는 불활성 가스 공급관(28)의 밸브(29)를 열어 N2가스 등의 불활성 가스를 흘리면, 산소 함유 가스 공급관(25) 내에 DEZ가스가 회입하는 것을 방지할 수 있다. 또한 Ga 함유 가스 공급관(45)에 접속되는 불활성 가스 공급관(55)의 밸브(56)를 열어 N2가스 등의 불활성 가스를 흘리면, Ga 함유 가스 공급관(45) 내에 DEZ가스가 회입하는 것을 방지할 수 있다.
<퍼지 공정(스텝S342)>
밸브(36)를 닫고 처리실(7) 내로의 DEZ가스의 공급을 정지한 후에는, APC 밸브(42)를 열어 처리실(7) 내의 압력이 예컨대 1Pa 이하가 되도록 배기하고, 처리실(7) 내에 잔류하는 DEZ가스나 반응 생성물 등을 배제한다. 이 때 N2가스 등의 불활성 가스를 캐리어 가스 공급관(28, 43, 55)으로부터 각각 처리실(7) 내에 공급하여 퍼지하면, 처리실(7) 내로부터 잔류 가스를 배제하는 효과를 더욱 높일 수 있다. 소정 시간 경과 후, 밸브(29, 44, 56)를 닫고 퍼지 공정을 종료한다.
<수증기 공급 공정(스텝S343)>
다음으로 H2O가스를 산소 함유 가스 공급관(25)으로부터 다공 노즐(17)의 가스 공급구(22)를 개재하여 처리실(7) 내에 산소 함유 가스로서의 H2O가스를 공급한다. 구체적으로는 밸브(27) 및 밸브(29)를 여는 것에 의해 N2가스와 혼합하면서 산소 함유 가스 공급관(25)으로부터 H2O가스의 처리실(7) 내로의 공급을 시작한다. 이 때 APC 밸브(42)의 개도를 조정하여 처리실(7) 내의 압력을 10Pa～1,000Pa의 범위 내이며 예컨대 20Pa로 유지한다. H2O가스의 공급 유량은 예컨대 50sccm～500sccm의 범위 내로 한다. H2O가스의 공급 시간은 예컨대 10초～100초의 범위 내로 한다. 소정 시간이 경과하면 밸브(27)를 닫고 H2O가스의 공급을 정지한다.
처리실(7) 내에 공급된 H2O가스는 웨이퍼(5)에 공급되고 배기관(41)으로부터 배기된다. 이 때 처리실(7) 내에 존재하는 가스는 H2O가스 및 N2가스뿐이며, Zn 함유 가스는 존재하지 않고 웨이퍼(5) 상에 미리 형성된 게이트 절연막으로서의 HfSiOx막 상에 형성된 Zn 함유층과 반응하여 ZnO층이 형성된다.
또한 처리실(7) 내에 H2O가스를 공급하는 동안에 Zn 함유 가스 공급관(31)에 접속되는 불활성 가스 공급관(43)의 밸브(44)를 열어 N2가스 등의 불활성 가스를 흘리면, Zn 함유 가스 공급관(31) 내에 H2O가스가 회입하는 것을 방지할 수 있다. 또한 Ga 함유 가스 공급관(45)에 접속되는 불활성 가스 공급관(55)의 밸브(56)를 열어 N2가스 등의 불활성 가스를 흘리면, Ga 함유 가스 공급관(45) 내에 H2O가스가 회입하는 것을 방지할 수 있다.
<퍼지 공정(스텝S344)>
밸브(27)를 닫고 처리실(7) 내로의 H2O가스의 공급을 정지한 후에는, APC 밸브(42)를 열어 처리실(7) 내의 압력이 예컨대 1Pa 이하가 되도록 배기하여, 처리실(7) 내에 잔류하는 H2O가스나 반응 생성물 등을 배제한다. 이 때 N2가스 등의 불활성 가스를 캐리어 가스 공급관(28, 43, 55)으로부터 각각 처리실(7) 내에 공급하여 퍼지하면, 처리실(7) 내로부터 잔류 가스를 배제하는 효과를 더욱 높일 수 있다. 소정 시간 경과 후, 밸브(29, 44, 56)를 닫고 퍼지 공정을 종료한다.
<소정 횟수 실시 공정(스텝S345)>
상기 스텝S341～스텝S344를 1사이클로 하여 이 사이클을 소정 횟수(n사이클) 실시하는 것에 의해, 웨이퍼(5) 상에 미리 형성된 HfSiOx막 상에 소망 막 두께의 ZnO막을 형성한다.
<압력 조정 공정(스텝S350), 온도 조정 공정(스텝S360)>
계속해서 밸브(29), 밸브(44), 밸브(56)를 폐색하고 진공 펌프(58)를 기동시켜 처리실(7) 내를 배기한다. 또한 웨이퍼(5)가 50℃～200℃이며 예컨대 100℃가 되도록 온도 센서(21)에 의한 온도 정보에 기초하여 히터(15)로의 통전 상태를 피드백 제어하여 처리실(7) 내의 온도를 조절한다. 압력 조정, 온도 조정이 불필요하는 경우에는 스텝S350, S360을 생략하고, 후술하는 Ga2O3막 형성 공정(스텝S370)을 수행한다.
<Ga2O3막 형성 공정(스텝S370)>
다음으로 TMGa가스와 H2O가스를 처리실(7) 내에 공급하는 것에 의해 웨이퍼(5) 상에 미리 형성된 게이트 절연막으로서의 HfSiOx막 상에 GaO막을 형성한다. GaO막 형성 공정에서는 다음 스텝을 순차 실행한다.
<TMGa공급 공정(스텝S371)>
TMGa가스를 Ga 함유 가스 공급관(45)으로부터 다공 노즐(19)의 가스 공급구(24)를 개재하여 처리실(7) 내에Ga 함유 가스로서의 TMGa가스를 공급한다. 구체적으로는 밸브(54)를 닫고 밸브(51)를 여는 것에 의해, 캐리어 가스와 함께 Ga 함유 가스 공급관(45)으로부터 기화된 TMGa가스의 처리실(7) 내로의 공급을 시작한다. 이 때 APC 밸브(42)의 개도를 조정하여 처리실(7) 내의 압력을 10Pa～100Pa의 범위 내이며, 예컨대 20Pa로 유지한다. TMGa가스의 공급 유량은 예컨대 0.2g/min～10g/min의 범위 내로 한다. TMGa가스의 공급 시간은 예컨대 30초～300초의 범위 내로 한다. 소정 시간이 경과하면 밸브(51)를 닫고 밸브(56)를 열어 TMGa가스의 공급을 정지한다.
처리실(7) 내에 공급된 TMGa가스는 웨이퍼(5)에 공급되고 배기관(41)으로부터 배기된다. 이 때 처리실(7) 내에 존재하는 가스는 TMGa가스 및 N2가스 등의 불활성 가스뿐이며, O함유 가스는 존재하지 않고, 웨이퍼(5) 상에 미리 형성된 게이트 절연막으로서의 HfSiOx막 상에 Ga 함유층이 형성된다.
또한 처리실(7) 내에 TMGa가스를 공급하는 동안에 산소 함유 가스 공급관(25)에 접속되는 불활성 가스 공급관(28)의 밸브(29)를 열어 N2가스 등의 불활성 가스를 흘리면, 산소 함유 가스 공급관(25) 내에 TMGa가스가 회입하는 것을 방지할 수 있다. 또한 Zn 함유 가스 공급관(31)에 접속되는 불활성 가스 공급관(43)의 밸브(44)를 열어 N2가스 등의 불활성 가스를 흘리면, Zn 함유 가스 공급관(31) 내에 TMGa가스가 회입하는 것을 방지할 수 있다.
<퍼지 공정(스텝S372)>
밸브(51)를 닫고 처리실(7) 내로의 TMGa가스의 공급을 정지한 후에는, APC 밸브(42)를 열어 처리실(7) 내의 압력이 예컨대 1Pa 이하가 되도록 배기하여, 처리실(7) 내에 잔류하는 TMGa가스나 반응 생성물 등을 배제한다. 이 때 N2가스 등의 불활성 가스를 캐리어 가스 공급관(28, 43, 55)으로부터 각각 처리실(7) 내에 공급하여 퍼지하면, 처리실(7) 내로부터 잔류 가스를 배제하는 효과를 더욱 높일 수 있다. 소정 시간 경과 후, 밸브(29, 44, 56)를 닫고 퍼지 공정을 종료한다.
<수증기 공급 공정(스텝S373)>
다음으로 H2O가스를 산소 함유 가스 공급관(25)으로부터 다공 노즐(17)의 가스 공급구(22)를 개재하여 처리실(7) 내에 산소 함유 가스로서의 H2O가스를 공급한다. 구체적으로는 밸브(27) 및 밸브(29)를 여는 것에 의해 N2가스와 혼합하면서 산소 함유 가스 공급관(25)으로부터 H2O가스의 처리실(7) 내로의 공급을 시작한다. 이 때 APC 밸브(42)의 개도를 조정하여 처리실(7) 내의 압력을 10Pa～100Pa의 범위 내이며 예컨대 20Pa로 유지한다. H2O가스의 공급 유량은 예컨대 50sccm～500sccm의 범위 내로 한다. H2O가스의 공급 시간은 예컨대 10초～100초의 범위 내로 한다. 소정 시간이 경과하면 밸브(27)를 닫고 H2O가스의 공급을 정지한다.
처리실(7) 내에 공급된 H2O가스는 웨이퍼(5)에 공급되고 배기관(41)으로부터 배기된다. 이 때 처리실(7) 내에 존재하는 가스는 H2O가스 및 N2가스뿐이며, Ga 함유 가스는 존재하지 않고, 웨이퍼(5) 상에 미리 형성된 게이트 절연막으로서의 HfSiOx막 상에 형성된 Ga 함유층과 반응하여 Ga2O3층이 형성된다.
또한 처리실(7) 내에 H2O가스를 공급하는 동안에 Zn 함유 가스 공급관(31)에 접속되는 불활성 가스 공급관(43)의 밸브(44)를 열어 N2가스 등의 불활성 가스를 흘리면, Zn 함유 가스 공급관(31) 내에 H2O가스가 회입하는 것을 방지할 수 있다. 또한 Ga 함유 가스 공급관(45)에 접속되는 불활성 가스 공급관(55)의 밸브(56)를 열어 N2가스 등의 불활성 가스를 흘리면, Ga 함유 가스 공급관(45) 내에 H2O가스가 회입하는 것을 방지할 수 있다.
<퍼지 공정(스텝S374)>
밸브(27)를 닫고, 처리실(7) 내로의 H2O가스의 공급을 정지한 후에는, APC 밸브(42)를 열어 처리실(7) 내의 압력이 예컨대 1Pa 이하가 되도록 배기하고, 처리실(7) 내에 잔류하는 H2O가스나 반응 생성물 등을 배제한다. 이 때 N2가스 등의 불활성 가스를 캐리어 가스 공급관(28, 43, 55)으로부터 각각 처리실(7) 내에 공급하여 퍼지하면, 처리실(7) 내로부터 잔류 가스를 배제하는 효과를 더욱 높일 수 있다. 소정 시간 경과 후, 밸브(29, 44, 56)를 닫고 퍼지 공정을 종료한다.
<소정 횟수 실시 공정(스텝S375)>
상기 스텝S371～스텝S374를 1사이클로 하여 이 사이클을 소정 횟수(n사이클) 실시하는 것에 의해, 웨이퍼(5) 상에 형성된 HfSiOx막 상에 소망 막 두께의 Ga2O3막을 형성한다.
<소정 횟수 실시 공정(스텝S380)>
ZnO막 형성 공정(스텝S340)과 Ga2O3막 형성 공정(스텝S370)을 소정 횟수 실시하는 것에 의해, 웨이퍼(5) 상에 미리 형성된 HfSiOx막 상에, 웨이퍼(5) 상에 미리 형성된 게이트 절연막으로서의 HfSiOx막 상에 복수의 ZnO막과 복수의 Ga2O3막이 교호적으로 적층된 라미네이트 구조의 GZO막이 형성된다.
<잔류 가스 제거 공정(스텝S390)>
복수의 ZnO막과 복수의 Ga2O3막이 교호적으로 적층된 라미네이트 구조의 GZO막이 형성된 후, 처리실(7) 내의 진공 흡입을 수행하고, 밸브(29, 44, 56)를 열어 처리실(7) 내에 N2가스를 공급한다. 공급된 N2가스는 배기관(41)으로 배기된다. 이에 의해 처리실(7) 내에 잔류하는 가스나 반응 부생성물을 제거하여 처리실(7) 내를 N2가스에 의해 퍼지한다.
<기판 반출 공정(스텝S400)>
그 후, 전술한 기판 반입 공정(스텝S310)에 기재된 순서와는 반대의 순서에 의해, 소정 막 두께의 복수의 ZnO막과 복수의 Ga2O3막이 교호적으로 적층된 라미네이트 구조의 GZO막을 형성한 후의 웨이퍼(5)를 처리실(7)로부터 반출하고, 본 실시 형태에 따른 기판 처리 공정[뱃치(batch) 처리]을 완료한다.
제3 실시 형태에서는 종형(縱型) 장치를 이용하여 기판 처리 공정을 수행하는 것에 의해, 한번에 복수 매의 기판을 처리하는 것이 가능해져 스루풋을 향상시키는 것이 가능해진다.
또한 전술한 본 발명의 바람직한 제2 실시 형태로서 DRAM의 커패시터 전극에 도전성 산화막을 사용한 경우에서도 제3 실시 형태에서 설명한 종형 장치를 이용하는 것이 가능하다.
(제4 실시 형태)
다음으로 본 발명의 바람직한 제4 실시 형태에 대하여 설명한다. 제3 실시 형태에서는 기판 처리 장치로서 종형 장치를 이용하여 게이트 전극으로서의 GZO막을 형성하는 예가 기재되었지만, 제4 실시 형태에서는 GZO막이 아닌 몰리브덴 산화[MoOx(MoO3 등)]막을 형성하기 때문에 제3 실시 형태와 다르다. MoOx막은 게이트 전극 또는 DRAM의 커패시터 전극으로서 형성된다. 이하에서는 주로 제3 실시 형태와의 차이점에 대하여 설명한다. 기판 처리 장치로서는 제3 실시 형태와 같은 종형 장치를 이용한다. 제3 실시 형태와 같은 부분에 대해서는 설명을 생략한다.
제3 실시 형태와 마찬가지로 복수의 원료 가스를 처리실(7) 내에 교호적으로 공급하여 웨이퍼(5) 상에 MoOx막을 형성한다. 몰리브덴(Mo) 원료로서는 예컨대 몰리브덴 헥사카르보닐[Mo(CO)6]이 사용 가능하고, 산소 함유 가스로서는 예컨대 오존(O3)이 사용 가능하다. 여기서는 개체(個體)인 Mo(CO)6을 탱크에 넣어 90℃로 가열하고, 탱크의 하류에 저차압(低差壓)의 매스 플로우 미터를 설치하여 100～500sccm으로 유량 제어를 수행하고, 1～5slm의 캐리어 가스(N2 등)와 혼합하여 Mo가스로서 처리실(7) 내에 공급한다. 또한 O3가스는 오조나이저에 의해 O2로부터 생성하여 처리실(7) 내에 공급한다. 이 때 처리실(7) 내는 100℃～170℃로 가열한다.
구체적으로는 다음과 같은 MoOx막 형성 공정을 수행한다. 처리실(7) 내에Mo(CO)6가스를 공급하여 웨이퍼(5) 상에 Mo 함유층이 형성된다. 다음으로 퍼지 공정에 의해 처리실(7)에 잔류하는 Mo(CO)6가스 등을 제거한다. 또한 처리실(7) 내에 O3가스를 공급하는 것에 의해 O3가스가 Mo 함유층과 반응하여 웨이퍼(5) 상에 MoOx층이 형성된다. 상기의 MoOx막 형성 공정을 소정 횟수(n사이클) 실시하는 것에 의해 웨이퍼(5) 상에 소망 막 두께의 MoOx막을 형성한다.
또한 상기에서는 기판 처리 장치로서 종형 장치를 이용하는 예에 대하여 설명하였지만, 다른 장치 형태이어도 적용 가능하고, 예컨대 제2 실시 형태와 같은 매엽 장치이어도 적용 가능하다.
(제5 실시 형태)
다음으로 본 발명의 바람직한 제5 실시 형태에 대하여 설명한다. 제4 실시 형태에서는 기판 처리 장치로서 종형 장치를 이용하여 MoOx막을 형성하는 점에서는 제3 실시 형태와 같다. 하지만 제4 실시 형태에서는 막을 형성하는 방법으로서 복수종의 원료 가스를 교호적으로 공급하여 웨이퍼(5) 상에 미리 형성된 게이트 절연막으로서의 HfSiOx막 상에 Mo층을 형성하고 그 후 Mo층과 산소 함유 가스를 반응시키는 것에 의해 MoO층을 형성하는 방법을 이용하였지만, 제5 실시 형태에서는 막을 형성하는 방법으로서 1종 또는 2종의 원료 가스를 가열한 처리실(7) 내에 공급하여 원료 가스의 열분해 반응으로 MoOx막을 퇴적하는 방법을 이용하기 때문에 다르다. MoOx막은 게이트 전극 또는 DRAM의 커패시터 전극으로서 형성된다. 이하에서는 주로 제4 실시 형태와의 차이점에 대하여 설명한다. 제4 실시 형태와 같은 부분에 대해서는 설명을 생략한다.
제5 실시 형태에서는 처리실(7) 내를 150～200℃로 가열한 상태에서 기화한 Mo(Co)6가스를 캐리어 가스(N2)와 혼합하여 공급한다. 이 때 Mo(Co)6가스의 열분해 반응에 의해 웨이퍼(5) 상에 MoOx층이 퇴적한다. 소정 시간 Mo(Co)6가스를 처리실(7) 내에 공급하는 것에 의해 웨이퍼(5) 상에 소망 막 두께의 MoOx막이 형성된다.
여기서는 원료 가스로서 기화한 Mo(Co)6가스만을 이용하는 예에 대하여 설명하였지만, 기화한 Mo(Co)6가스와 동시에 산소(O2)를 500sccm～2slm 정도 공급해도 좋다.
상기에서는 기판 처리 장치로서 종형 장치를 이용하는 예에 대하여 설명하였지만, 다른 장치 형태이어도 적용 가능하고, 예컨대 제2 실시 형태와 같은 매엽 장치이어도 적용 가능하다.
(제6 실시 형태)
다음으로 본 발명의 바람직한 제6 실시 형태에 대하여 설명한다. 제5 실시 형태에서는 기판 처리 장치로서 종형 장치를 이용하여 1종 또는 2종의 원료 가스를 가열한 처리실(7) 내에 공급하여 원료 가스의 열분해 반응으로 MoOx막을 형성하지만, 제6 실시 형태에서는 MoOx막이 아닌 바나듐 산화(VxOy)막을 형성하는 점에서 다르다. 이하에서는 주로 제5 실시 형태와의 차이점에 대하여 설명한다. 제5 실시 형태와 같은 부분에 대해서는 설명을 생략한다.
제6 실시 형태에서는 바나듐(Mo) 원료로서 예컨대 액체 원료인 바나듐 옥시트리이소프로폭사이드(C9H21O4V)를 이용할 수 있다. 여기서는 C9H21O4V가 들어간 탱크를 약 80℃로 가열하고, 탱크의 하류에 저차압의 매스 플로우 미터를 설치하여 100～500sccm으로 유량 제어를 수행하고, 1～5slm의 캐리어 가스(N2 등)와 혼합하여 C9H21O4V가스로서 처리실(7) 내에 공급한다. 이 때 처리실(7) 내는 100～170℃로 가열한다. 이 때 C9H21O4V가스의 열분해 반응에 의해 웨이퍼(5) 상에 바나듐 산화층이 퇴적한다. 소정 시간 C9H21O4V가스를 처리실(7) 내에 공급하는 것에 의해 웨이퍼(5) 상에 소망 막 두께의 바나듐 산화막이 형성된다.
또한 상기에서는 V원료로서 C9H21O4V를 이용하는 예에 대하여 설명하였지만, 다른 V원료이어도 적용 가능하고, 예컨대 바나듐 옥시트리에톡사이드[VO(OC2H5)3] 등이어도 좋다. 또한 상기에서는 기판 처리 장치로서 종형 장치를 이용하는 예에 대하여 설명하였지만, 다른 장치 형태이어도 적용 가능하고, 예컨대 제2 실시 형태와 같은 매엽 장치이어도 적용 가능하다.
(본 발명의 바람직한 형태)
이하에 본 발명의 바람직한 형태에 대하여 부기(附記)한다.
(부기1)
본 발명의 바람직한 일 형태에 의하면,
반도체 기판에 형성된 게이트 절연막 또는 커패시터 절연막; 및
상기 게이트 절연막 또는 커패시터 절연막에 접촉하여 형성된 도전성의 산화막을 포함하는 전극;
을 구비하는 반도체 장치가 제공된다.
(부기2)
본 발명의 바람직한 다른 형태에 의하면,
처리실에 표면에 게이트 절연막 또는 커패시터 절연막이 형성된 기판을 반입하는 기판 반입 공정;
상기 기판 상에 도전성 산화막을 포함하는 전극으로서 상기 도전성 산화막의 일함수를 변조하는 첨가제가 첨가된 상기 전극을 형성하는 전극 형성 공정; 및
상기 전극이 형성된 기판을 상기 처리실로부터 반출하는 기판 반출 공정;
을 포함하는 반도체 장치의 제조 방법이 제공된다.
(부기3)
부기2의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 전극 형성 공정에서는 상기 도전성 산화막에 상기 첨가제를 첨가하는 것에 의해 상기 도전성 산화막의 일함수를 변조시킨다.
(부기4)
부기3의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 전극 형성 공정에서는 상기 도전성 산화막에 대한 첨가제의 양을 제어하는 것에 의해 상기 도전성 산화막의 일함수의 변조를 제어하여 원하는 일함수를 얻는다.
(부기5)
부기4의 반도체 장치의 제조 방법으로서, 바람직하게는 상기 도전성 산화막에 대하여 첨가제를 5%～15% 첨가한다.
(부기6)
부기3의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 전극 형성 공정은,
상기 기판 상에 상기 도전성 산화막을 형성하는 도전성 산화막 형성 공정; 및
상기 도전성 산화막 형성 공정으로 형성된 상기 도전성 산화막에 상기 첨가제를 첨가하는 첨가제 첨가 공정;
를 포함한다.
(부기7)
부기6의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 전극 형성 공정은 상기 도전성 산화막 형성 공정과 상기 첨가제 첨가 공정을 교호적으로 복수 회 수행한다.
(부기8)
부기6의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 도전성 산화막 형성 공정에서는 상기 기판을 복수종의 원료에 서로 혼합하지 않도록 교호적으로 노출하여 상기 도전성 산화막을 형성한다.
(부기9)
부기3의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 첨가제는 갈륨 산화막, 알루미늄 산화막 및 주석 산화막으로 이루어지는 군(群)으로부터 선택되는 적어도 하나의 첨가용 산화막이다.
(부기10)
부기 9의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 첨가제 첨가 공정은, 상기 기판을 갈륨 함유 원료, 알루미늄 함유 원료 및 주석 함유 원료로 이루어지는 군으로부터 선택되는 적어도 하나의 원료와, 산소 함유 원료에 서로 혼합하지 않도록 교호적으로 노출하여 상기 첨가용 산화막을 형성한다.
(부기11)
부기3의 반도체 장치의 제조 방법으로서, 바람직하게는 상기 도전성 산화막은 아연 함유 산화막 또는 인듐 함유 산화막이다.
(부기12)
부기3의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 게이트 절연막 또는 상기 커패시터 절연막은 산화물이며,
상기 도전성 산화막은 내산화성을 가지고,
상기 전극 공정에서는 상기 게이트 절연막 또는 상기 커패시터 절연막과 접촉하는 면에 상기 도전성 산화막을 형성한다.
(부기13)
부기3의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 게이트 절연막 또는 커패시터 절연막은 HfSiOx, HfO2, ZrO2, TiO2, Nb2O5, Ta2O5, SrTiO, BaSrTiO 및 PZT로 이루어지는 군으로부터 선택되는 적어도 하나의 산화물로 이루어지는 절연막이다.
(부기14)
부기3의 반도체 장치의 제조 방법으로서, 바람직하게는 상기 전극은 갈륨 아연 산화(GZO)막이다.
(부기15)
부기3의 반도체 장치의 제조 방법으로서, 바람직하게는,
상기 도전성 산화막을 포함하는 전극은 미리 형성된 상기 도전성의 산화물로 이루어지는 막과 일함수 변조용의 첨가제로 이루어지는 막의 적층막이 열 이력을 거치는 것에 의해 형성된다.
(부기16)
본 발명의 바람직한 다른 형태에 의하면,
처리실에, 표면에 게이트 절연막 또는 커패시터 절연막이 형성된 기판을 반입하는 기판 반입 공정;
상기 기판 상에 몰리브덴 함유 산화막, 텅스텐 함유 산화막 및 바나듐 함유 산화막을 포함하는 군으로부터 선택되는 도전성 산화막을 포함하는 전극을 형성하는 전극 형성 공정; 및
상기 전극이 형성된 기판을 상기 처리실로부터 반출하는 기판 반출 공정;
을 포함하는 반도체 장치의 제조 방법이 제공된다.
(부기17)
본 발명의 바람직한 다른 형태에 의하면,
기판에 형성된 게이트 절연막 또는 커패시터 절연막; 및
상기 게이트 절연막 또는 커패시터 절연막에 접촉하여 형성된 도전성 산화막을 포함하는 전극;
을 구비하는 반도체 장치이며,
상기 도전성 산화막에는 상기 도전성 산화막의 일함수를 변조하는 첨가제가 포함되는 반도체 장치가 제공된다.
(부기18)
부기 17의 반도체 장치이며, 바람직하게는 상기 도전성 산화막은 아연 함유 산화막 또는 인듐 함유 산화막이다.
(부기19)
부기 17의 반도체 장치이며, 바람직하게는 상기 첨가제는 갈륨 산화막, 알루미늄 산화막 및 주석 산화막으로 이루어지는 군으로부터 선택되는 적어도 하나의 첨가용 산화막이다.
(부기20)
부기 17의 반도체 장치이며, 바람직하게는 상기 전극은 갈륨 아연 산화(GZO)막이다.
(부기21)
부기 17의 반도체 장치이며, 바람직하게는 상기 게이트 절연막 또는 커패시터 절연막은 산화물로 이루어지는 절연막이다.
(부기22)
부기 21의 반도체 장치이며, 바람직하게는,
상기 게이트 절연막 또는 커패시터 절연막은 HfSiOx, HfO2, ZrO2, TiO2, Nb2O5, Ta2O5, SrTiO, BaSrTiO 및 PZT로 이루어지는 군으로부터 선택되는 적어도 하나의 산화물로 이루어지는 절연막이다.
(부기23)
부기 21의 반도체 장치이며, 바람직하게는 상기 도전성 산화막은 내산화성 막을 포함한다.
(부기24)
부기 23의 반도체 장치이며, 바람직하게는 상기 내산화성 막은 상기 게이트 절연막 또는 상기 커패시터 절연막과 접촉하는 면에 형성된다.
(부기25)
부기 23의 반도체 장치이며, 바람직하게는 상기 도전성 산화막은 내산화성 막과 상기 첨가제를 포함한다.
(부기26)
부기 23의 반도체 장치이며, 바람직하게는 상기 내산화성 막과 상기 첨가용 산화막은 교호적으로 적층되어 상기 도전성 산화막을 형성한다.
(부기27)
부기 17의 반도체 장치이며, 바람직하게는 상기 도전성 산화막은 Mo, V 또는 W의 금속을 산화하는 것에 의해 얻어진 도전성 산화막이다.
(부기28)
본 발명의 더욱 바람직한 다른 형태에 의하면, MOS(Metal Oxide Sillicon) 트랜지스터 게이트 전극 또는 DRAM(Dynamic Random Access Memory)의 커패시터 전극에서 도전성 산화막을 이용하는 반도체 장치가 제공된다.
(부기29)
본 발명의 바람직한 다른 형태에 의하면,
기판에 형성된 게이트 절연막 또는 커패시터 절연막; 및
상기 게이트 절연막 또는 커패시터 절연막에 접촉하여 형성된 몰리브덴 함유 산화막, 텅스텐 함유 산화막 및 바나듐 함유 산화막을 포함하는 군으로부터 선택되는 도전성 산화막을 포함하는 전극;
을 구비하는 반도체 장치가 제공된다.
(부기30)
본 발명의 바람직한 다른 형태에 의하면,
표면에 게이트 절연막 또는 커패시터 절연막이 형성된 기판을 수용하는 처리실과,
상기 처리실에 복수의 원료 가스를 공급하는 원료 가스 공급계와,
상기 기판을 상기 복수의 원료 가스에 노출하여 상기 기판 상에 도전성 산화막을 포함하는 전극으로서 상기 도전성 산화막의 일함수를 변조하는 첨가제가 첨가된 전극을 형성하도록 상기 원료 가스 공급계를 제어하는 컨트롤러
를 포함하는 기판 처리 장치가 제공된다.
이상, 본 발명의 갖가지 전형적인 실시 형태를 설명하였지만, 본 발명은 그와 같은 실시 형태에 한정되지 않는다. 따라서 본 발명의 범위는 다음 특허청구의 범위에 의해서만 한정된다.
300: 실리콘 기판 302: 게이트 절연막
312: ZnO막 314: Ga2O3막
316: 라미네이트 구조의 막
318: ZnO 중에 첨가제로서 Ga2O3을 포함하는 GZO막
322, 332: ZnO막 324, 334: Ga2O3막
326, 336: 라미네이트 구조의 막 340: 커패시터 절연막
328, 338: ZnO 중에 첨가제로서 Ga2O3을 포함하는 GZO막

Claims (20)

  1. 처리실에, 표면에 게이트 절연막 또는 커패시터 절연막이 형성된 기판을 반입하는 기판 반입 공정;
    상기 기판 상에 도전성 산화막을 포함하는 전극으로서 상기 도전성 산화막의 일함수를 변조하는 첨가제가 첨가된 상기 전극을 형성하는 전극 형성 공정; 및
    상기 전극이 형성된 기판을 상기 처리실로부터 반출하는 기판 반출 공정;
    을 포함하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 전극 형성 공정에서는 상기 도전성 산화막에 상기 첨가제를 첨가하는 것에 의해 상기 도전성 산화막의 일함수를 변조시키는 반도체 장치의 제조 방법.
  3. 제2항에 있어서, 상기 전극 형성 공정에서는 상기 도전성 산화막에 대한 첨가제의 양을 제어하는 것에 의해 상기 도전성 산화막의 일함수의 변조를 제어하여 원하는 일함수를 얻는 반도체 장치의 제조 방법.
  4. 제1항에 있어서, 상기 전극 형성 공정은,
    상기 기판 상에 상기 도전성 산화막을 형성하는 도전성 산화막 형성 공정; 및
    상기 도전성 산화막 형성 공정에서 형성된 상기 도전성 산화막에 상기 첨가제를 첨가하는 첨가제 첨가 공정;
    을 포함하는 반도체 장치의 제조 방법.
  5. 제4항에 있어서, 상기 전극 형성 공정은 상기 도전성 산화막 형성 공정과 상기 첨가제 첨가 공정을 교호적으로 복수 회 수행하는 반도체 장치의 제조 방법.
  6. 제4항에 있어서, 상기 도전성 산화막 형성 공정에서는 상기 기판을 복수종의 원료에 서로 혼합하지 않도록 교호적으로 노출하여 상기 도전성 산화막을 형성하는 반도체 장치의 제조 방법.
  7. 제2항에 있어서, 상기 첨가제는 갈륨 산화막, 알루미늄 산화막 및 주석 산화막으로 이루어지는 군으로부터 선택되는 적어도 하나의 첨가용 산화막인 반도체 장치의 제조 방법.
  8. 제7항에 있어서, 상기 첨가제 첨가 공정은 상기 기판을 갈륨 함유 원료, 알루미늄 함유 원료 및 주석 함유 원료로 이루어지는 군으로부터 선택되는 적어도 하나의 원료와 산소 함유 원료가 서로 혼합되지 않도록 교호적으로 노출하여 상기 첨가용 산화막을 형성하는 반도체 장치의 제조 방법.
  9. 제2항에 있어서, 상기 도전성 산화막은 아연 함유 산화막 또는 인듐 함유 산화막 중 어느 하나의 반도체 장치의 제조 방법.
  10. 제2항에 있어서, 상기 게이트 절연막 또는 상기 커패시터 절연막은 산화물이며, 상기 도전성 산화막은 내산화성을 가지고, 상기 전극 공정에서는 상기 게이트 절연막, 또는 상기 커패시터 절연막과 접촉하는 면에 상기 도전성 산화막을 형성하는 반도체 장치의 제조 방법.
  11. 제2항에 있어서, 상기 게이트 절연막 또는 커패시터 절연막은 HfSiOx, HfO2, ZrO2, TiO2, Nb2O5, Ta2O5, SrTiO, BaSrTiO 및 PZT로 이루어지는 군으로부터 선택되는 적어도 하나의 산화물로 이루어지는 절연막인 반도체 장치의 제조 방법.
  12. 제2항에 있어서, 상기 전극은 갈륨 아연 산화막인 반도체 장치의 제조 방법.
  13. 제2항에 있어서, 상기 도전성 산화막을 포함하는 전극은 미리 형성된 상기 도전성의 산화물로 이루어지는 막과 일함수 변조용의 첨가제로 이루어지는 막의 적층막이 열 이력을 거치는 것에 의해 형성되는 반도체 장치의 제조 방법.
  14. 기판에 형성된 게이트 절연막 또는 커패시터 절연막; 및
    상기 게이트 절연막 또는 커패시터 절연막에 접촉하여 형성된 도전성 산화막을 포함하는 전극;
    을 구비하는 반도체 장치이며,
    상기 도전성 산화막에는 상기 도전성 산화막의 일함수를 변조하는 첨가제가 포함되는 반도체 장치.
  15. 제14항에 있어서, 상기 도전성 산화막은 아연 함유 산화막 또는 인듐 함유 산화막인 반도체 장치.
  16. 제14항에 있어서, 상기 게이트 절연막 또는 커패시터 절연막은 산화물로 이루어지는 절연막인 반도체 장치.
  17. 제16항에 있어서, 상기 게이트 절연막 또는 커패시터 절연막은 HfSiOx, HfO2, ZrO2, TiO2, Nb2O5, Ta2O5, SrTiO, BaSrTiO 및 PZT로 이루어지는 군으로부터 선택되는 적어도 하나의 산화물로 이루어지는 절연막인 반도체 장치.
  18. 제16항에 있어서, 상기 도전성 산화막은 내산화성 막을 포함하는 반도체 장치.
  19. 제18항에 있어서, 상기 도전성 산화막은 내산화성 막과 상기 첨가제를 포함하는 반도체 장치.
  20. 표면에 게이트 절연막 또는 커패시터 절연막이 형성된 기판을 수용하는 처리실과,
    상기 처리실에 복수의 원료 가스를 공급하는 원료 가스 공급계와,
    상기 기판을 상기 복수의 원료 가스에 노출하여 상기 기판 상에 도전성 산화막을 포함하는 전극으로서 상기 도전성 산화막의 일함수를 변조하는 첨가제가 첨가된 전극을 형성하도록 상기 원료 가스 공급계를 제어하는 컨트롤러
    를 포함하는 기판 처리 장치.
KR1020120102119A 2011-09-26 2012-09-14 반도체 장치의 제조 방법, 반도체 장치 및 기판 처리 장치 KR20130033301A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2011208417 2011-09-26
JPJP-P-2011-208417 2011-09-26
JP2012187753A JP2013082995A (ja) 2011-09-26 2012-08-28 半導体装置の製造方法、半導体装置および基板処理装置
JPJP-P-2012-187753 2012-08-28

Publications (1)

Publication Number Publication Date
KR20130033301A true KR20130033301A (ko) 2013-04-03

Family

ID=47910304

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120102119A KR20130033301A (ko) 2011-09-26 2012-09-14 반도체 장치의 제조 방법, 반도체 장치 및 기판 처리 장치

Country Status (4)

Country Link
US (1) US20130075800A1 (ko)
JP (1) JP2013082995A (ko)
KR (1) KR20130033301A (ko)
TW (1) TWI501296B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017103412A (ja) * 2015-12-04 2017-06-08 株式会社トーキン 固体電解コンデンサ
CN113916767B (zh) * 2021-09-30 2022-09-16 华中科技大学 一种纳米级金属化膜大气腐蚀测量装置及方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4207818B2 (ja) * 2003-07-16 2009-01-14 日本ビクター株式会社 反射型液晶表示装置
US7524765B2 (en) * 2005-11-02 2009-04-28 Intel Corporation Direct tailoring of the composition and density of ALD films
WO2009001836A1 (en) * 2007-06-28 2008-12-31 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20100003511A1 (en) * 2008-07-03 2010-01-07 University Of Florida Research Foundation, Inc. Transparent conducting electrode
JP5347381B2 (ja) * 2008-08-28 2013-11-20 富士通セミコンダクター株式会社 半導体装置の製造方法
TWI392759B (zh) * 2009-09-28 2013-04-11 Univ Nat Taiwan 透明導電薄膜及其形成方法
JP5721952B2 (ja) * 2010-01-07 2015-05-20 株式会社日立国際電気 半導体装置、半導体装置の製造方法および基板処理装置

Also Published As

Publication number Publication date
US20130075800A1 (en) 2013-03-28
TW201327649A (zh) 2013-07-01
TWI501296B (zh) 2015-09-21
JP2013082995A (ja) 2013-05-09

Similar Documents

Publication Publication Date Title
US8685866B2 (en) Method of manufacturing semiconductor device and substrate processing apparatus
KR101638386B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
JP5410174B2 (ja) 半導体装置の製造方法、基板処理方法および基板処理システム
KR101097753B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
JP5719138B2 (ja) 半導体装置の製造方法および基板処理方法
KR20130055694A (ko) 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치
KR101278915B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치
JP2007067119A (ja) 半導体製造装置
WO2011093203A1 (ja) 半導体装置の製造方法、基板処理装置及び半導体装置
JP5801916B2 (ja) 半導体装置の製造方法、基板処理方法、および基板処理装置
KR100865581B1 (ko) 반도체장치의 제조방법 및 기판처리장치
JP2012062502A (ja) 半導体装置の製造方法及び基板処理装置
KR20130033301A (ko) 반도체 장치의 제조 방법, 반도체 장치 및 기판 처리 장치
JP2012059834A (ja) 半導体装置の製造方法
JP5801632B2 (ja) 半導体装置の製造方法及び基板処理装置
JP5174975B2 (ja) 半導体装置の製造方法、基板処理方法及び基板処理装置
JP2010147157A (ja) 半導体装置の製造方法
JP2011060936A (ja) 半導体装置の製造方法および基板処理装置
JP2011187757A (ja) 半導体装置の製造方法及び基板処理装置
JP2011119593A (ja) 半導体装置の製造方法および基板処理装置
JP2009170711A (ja) 半導体装置の製造方法及び基板処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal