KR101638386B1 - 반도체 장치의 제조 방법 및 기판 처리 장치 - Google Patents

반도체 장치의 제조 방법 및 기판 처리 장치 Download PDF

Info

Publication number
KR101638386B1
KR101638386B1 KR1020090055097A KR20090055097A KR101638386B1 KR 101638386 B1 KR101638386 B1 KR 101638386B1 KR 1020090055097 A KR1020090055097 A KR 1020090055097A KR 20090055097 A KR20090055097 A KR 20090055097A KR 101638386 B1 KR101638386 B1 KR 101638386B1
Authority
KR
South Korea
Prior art keywords
film
nitride film
aluminum nitride
insulating film
ald
Prior art date
Application number
KR1020090055097A
Other languages
English (en)
Other versions
KR20100002128A (ko
Inventor
카즈히로 하라다
Original Assignee
가부시키가이샤 히다치 고쿠사이 덴키
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히다치 고쿠사이 덴키 filed Critical 가부시키가이샤 히다치 고쿠사이 덴키
Publication of KR20100002128A publication Critical patent/KR20100002128A/ko
Application granted granted Critical
Publication of KR101638386B1 publication Critical patent/KR101638386B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45531—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations specially adapted for making ternary or higher compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Composite Materials (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

기판 상에 절연막을 형성하는 공정과, 절연막 상에 고유전율 절연막을 형성하는 공정과, 고유전율 절연막 상에 질화 알루미늄 티탄막을 형성하는 공정을 포함하고, 질화 알루미늄 티탄막을 형성하는 공정에서는, 질화 알루미늄막의 형성과 질화 티탄막의 형성을 교대로 반복하여 수행하고, 그 때, 최초, 또는 최초 및 최후에는 상기 질화 알루미늄막을 형성한다.
고유전율 절연막, 질화 알루미늄막, 질화 티탄막

Description

반도체 장치의 제조 방법 및 기판 처리 장치{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE AND SUBSTRATE PROCESSING APPARATUS}
본 발명은, 반도체 장치의 제조 방법 및 기판 처리 장치에 관한 것으로서, 특히, 기판 상에 메탈막을 형성하는 공정을 구비하는 반도체 장치의 제조 방법 및 기판 상에 메탈막을 형성하는 기판 처리 장치에 관한 것이다.
Metal/High－k 게이트 스택에서는, 고온 열처리를 수행하면 페르미 레벨 피닝(Fermi Level Peenig) 현상에 의해, 메탈 게이트 전극의 실효 일함수가 미드갭(midgap)으로 시프트(shift)해 버린다는 문제가 생긴다. 이 현상은, 특히 p－MOSFET에 있어서 현저하게 나타난다. 그 회피 방법으로서 게이트 전극에 메탈 복합막, 예를 들면 Metal－Al－N막을 사용하는 연구가 이루어지고 있다. Metal－Al－N막으로서는, 예를 들면 TiAlN막, RuAlN막 등이 예시된다.
종래의 메탈 복합막의 성막법으로서는, 2 개의 반응 전구체(前驅體)와 반응 가스를 교대로 공급하는 ALD법이 주류이다(예를 들면, 비특허 문헌 1, 2 참조). 비특허 문헌 1, 2에는, 플라즈마를 사용한 PEALD(Plasma　Enhanced　ALD)법으로 성막하는 예가 개시되어 있다.
<선행 기술 문헌>
[비특허 문헌 1] Yong　Ju　Lee　and　Sang－Won　Kang：Electrochemical　and　Solid－State　Letters,　6　(5)　C70－C72　(2003)　“Ti－Al－N　Thin　Films　Prepared　by　the　Combination　of　Metallorganic　Plasma－Enhanced　Atomic　Layer　Deposition　of　Al　and　TiN”
[비특허 문헌 2]Yong　Ju　Lee　and　Sang－Won　Kang：　J. Vac. Sci. Technol. A, Vol. 21, No. 5, Sep/Oct　2003　“Controlling　the　composition　of　Ti1－XAlXN　thin　films　by　modifying　the　number　of　TiN　and　AlN　subcycles　in　atomic　layer　deposition”
그러나, 메탈 복합막을 ALD법으로 성막하는 경우, 그 처리 온도의 낮음으로 인해 반응 전구체에서 유래한 잔류 불순물이 모두 제거되지 않는다는 문제가 있다. 이것에 대해서 비특허 문헌 1과 같이 플라즈마를 사용한 PEALD법에서의 메탈 복합막의 성막도 이루어지고 있는데, PEALD법으로 성막하는 경우, 막의 평탄성이 나쁘게 되는 경우가 있고, 또한, 플라즈마를 사용하는 것을 게이트 전극의 형성에 적용하는 경우, 게이트 절연막 등에의 플라즈마 데미지(damage) 및 EOT의 증가가 염려된다.
또한 2 종류의 반응 전구체와 반응 가스와의 교대 공급에 의한 ALD법에 의해 메탈 복합막을 성막하는 경우, 그 퇴적 속도가 문제가 되고, 메탈 복합막의 형성에 는, 막대한 시간과 반응 전구체를 소비해 버린다는 큰 문제가 있다.
그래서 본 발명은, 플라즈마 데미지를 주는 일 없이 막 중의 잔류 불순물을 저감할 수 있고, 막의 평탄성을 향상시킬 수 있으며, 또한, 반응 전구체의 사용량을 억제하면서 퇴적 속도를 향상시킬 수 있는 반도체 장치의 제조 방법 및 기판 처리 장치를 제공하는 것을 목적으로 한다.
본 발명의 한 형태에 따르면, 기판 상에 절연막을 형성하는 공정과, 상기 절연막 상에 고유전율(高誘電率) 절연막을 형성하는 공정과, 상기 고유전율 절연막 상에 질화 알루미늄 티탄막을 형성하는 공정을 포함하고, 상기 질화 알루미늄 티탄막을 형성하는 공정에서는, 질화 알루미늄막의 형성과, 질화 티탄막의 형성을 교대로 반복하여 수행하고, 그 때, 최초, 또는 최초 및 최후에는 상기 질화 알루미늄막을 형성하는 반도체 장치의 제조 방법이 제공된다. 여기에서, 고유전율 절연막이란, SiO2의 비유전율(比誘電率, 4 정도)보다 높은 비유전율을 가지는 절연막임을 의미하고 있다. 또한, 최초 및/또는 최후에 상기 질화 알루미늄막을 형성한다는 것은, 최초에 상기 질화 알루미늄막을 형성하거나(AlN 퍼스트), 최후에 상기 질화 알루미늄막을 형성하거나(AlN 라스트), 또는, 최초 및 최후에 상기 질화 알루미늄막을 형성하는(AlN 퍼스트·라스트) 것을 의미하고 있다.
본 발명의 다른 형태에 따르면, 기판 상에 절연막을 형성하는 공정과, 상기 절연막 상에 고유전율 절연막을 형성하는 공정과, 상기 고유전율 절연막 상에 질화 알루미늄 티탄막을 형성하는 공정을 포함하고, 상기 질화 알루미늄 티탄막을 형성하는 공정에서는, ALD법에 의한 질화 알루미늄막의 형성과, CVD법에 의한 질화 티탄막의 형성을, 동일한 처리실 내에서, 상기 기판의 온도를 동일 온도로 설정한 상태에서, 상기 처리실 내의 퍼지를 사이에 두고, 교대로 반복하여 수행하고, 그 때, 최초, 또는 최초 및 최후에 상기 질화 알루미늄막을 형성하는 반도체 장치의 제조 방법이 제공된다.
본 발명의 또 다른 형태에 따르면, 표면에 절연막을 개재하여 고유전율 절연막이 형성된 기판을 처리하는 처리실과, 상기 처리실 내에 알루미늄 원자를 포함하는 제1 원료를 공급하는 제1 원료 공급계와, 상기 처리실 내에 티탄 원자를 포함하는 제2 원료를 공급하는 제2 원료 공급계와, 상기 처리실 내에 질소 원자를 포함하는 반응 가스를 공급하는 반응 가스 공급계와, 상기 처리실 내의 기판을 가열하는 히터와, 상기 처리실 내로의 상기 제1 원료 및 상기 반응 가스의 공급에 의한 질화 알루미늄막의 형성과, 상기 처리실 내로의 상기 제2 원료 및 상기 반응 가스의 공급에 의한 질화 티탄막의 형성을 교대로 반복하여 수행함으로써, 상기 기판 상에 형성된 상기 고유전율 절연막 상에 질화 알루미늄 티탄막을 형성함과 함께, 그 때, 최초, 또는 최초 및 최후에 상기 질화 알루미늄막을 형성하도록, 상기 제1 원료 공급계, 상기 제2 원료 공급계, 상기 반응 가스 공급계 및 상기 히터를 제어하는 컨트롤러를 포함하는 기판 처리 장치가 제공된다.
본 발명에 따른 반도체 장치의 제조 방법 및 기판 처리 장치에 의하면, 플라 즈마 데미지를 주는 일 없이 막 중의 잔류 불순물을 저감할 수 있고, 막의 평탄성을 향상할 수 있으며, 나아가서는, 반응 전구체의 사용량을 억제하면서 퇴적 속도를 향상시킬 수 있다.
(1) 기판 처리 장치의 구성
먼저, 본 실시 형태에 따른 기판 처리 장치의 구성에 대해, 도 3, 4를 참조하면서 설명한다. 도 3은, 본 발명의 일 실시 형태에 따른 기판 처리 장치의 웨이퍼 처리시에 있어서의 단면 구성도이고, 도 4는, 본 발명의 일 실시 형태에 따른 기판 처리 장치의 웨이퍼 반송시에 있어서의 단면 구성도이다.
<처리실>
도 3, 4에 나타내는 바와 같이, 본 실시 형태에 따른 기판 처리 장치는 처리 용기(202)를 구비하고 있다. 처리 용기(202)는, 예를 들면 횡단면이 원형이며 편평(扁平)한 밀폐 용기로서 구성되어 있다. 또한, 처리 용기(202)는, 예를 들면 알루미늄(Al)이나 스테인리스(SUS) 등의 금속 재료에 의해 구성되어 있다. 처리 용기(202) 내에는, 기판으로서의 실리콘 웨이퍼 등의 웨이퍼(200)를 처리하는 처리실(201)이 형성되어 있다.
처리실(201) 내에는, 웨이퍼(200)를 지지하는 지지대(203)가 설치되어 있다. 웨이퍼(200)가 직접 접촉하는 지지대(203)의 상면에는, 예를 들면, 석영(SiO2), 카본, 세라믹스, 탄화 규소(SiC), 산화 알류미늄(Al2O3), 또는 질화 알루미늄(AlN) 등 으로 구성된 지지판으로서의 서셉터(217)가 설치되어 있다. 또한, 지지대(203)에는, 웨이퍼(200)를 가열하는 가열 수단(가열원)으로서의 히터(206)가 내장되어 있다. 한편, 지지대(203)의 하단부는, 처리 용기(201)의 저부(底部)를 관통하고 있다.
처리실(201)의 외부에는, 지지대(203)를 승강시키는 승강 기구(207b)가 설치되어 있다. 이 승강 기구(207b)를 작동시켜 지지대(203)를 승강시킴으로써, 서셉터(217) 상에 지지되는 웨이퍼(200)를 승강시키는 것이 가능하게 되어 있다. 지지대(203)는, 웨이퍼(200)의 반송시에는 도 4에서 나타나는 위치(웨이퍼 반송 위치)까지 하강하고, 웨이퍼(200)의 처리시에는 도 3에서 나타나는 위치(웨이퍼 처리 위치)까지 상승한다. 한편, 지지대(203) 하단부의 주위는, 벨로스(bellows, 203a)에 의해 덮여져 있고, 처리실(201) 내는 기밀(氣密)하게 보지(保持)되어 있다.
또한, 처리실(201)의 저면(마루면)에는, 예를 들면 3 개의 리프트 핀(208b)이 연직 방향으로 입상(立上)하도록 설치되어 있다. 또한, 지지대(203)[서셉터(217)도 포함함]에는, 이러한 리프트 핀(208b)을 관통시키기 위한 관통공(208a)이, 리프트 핀(208b)에 대응하는 위치에 각각 설치되어 있다. 그리고, 지지대(203)를 웨이퍼 반송 위치까지 하강시켰을 때에는, 도 4에 나타내는 바와 같이, 리프트 핀(208b)의 상단부가 서셉터(217)의 상면으로부터 돌출하여, 리프트 핀(208b)이 웨이퍼(200)를 하방으로부터 지지하도록 되어 있다. 또한, 지지대(203)를 웨이퍼 처리 위치까지 상승시켰을 때에는, 도 3에 나타내는 바와 같이 리프트 핀(208b)은 서셉터(217)의 상면으로부터 매몰(埋沒)하여, 서셉터(217)가 웨이퍼(200)를 하방으로 부터 지지하도록 되어 있다. 한편, 리프트 핀(208b)은, 웨이퍼(200)와 직접 접촉하기 때문에, 예를 들면, 석영이나 알루미나 등의 재질로 형성하는 것이 바람직하다.
<웨이퍼 반송구(搬送口)>
　처리실(201)[처리 용기(201)]의 내벽 측면에는, 처리실(201)의 내외에 웨이퍼(200)를 반송하기 위한 웨이퍼 반송구(250)가 설치되어 있다. 웨이퍼 반송구(250)에는 게이트 밸브(251)가 설치되어 있고, 게이트 밸브(251)를 개방함으로써, 처리실(201) 내와 반송실(예비실)(271) 내가 연통하도록 되어 있다. 반송실(271)은 반송 용기(밀폐 용기)(272) 내에 형성되어 있고, 반송실(271) 내에는 웨이퍼(200)를 반송하는 반송 로봇(273)이 설치되어 있다. 반송 로봇(273)에는, 웨이퍼(200)를 반송할 때 웨이퍼(200)를 지지하는 반송 암(273a)이 구비되어 있다. 지지대(203)를 웨이퍼 반송 위치까지 하강시킨 상태에서, 게이트 밸브(251)를 개방함으로써, 반송 로봇(273)에 의해 처리실(201) 내와 반송실(271) 내와의 사이에서 웨이퍼(200)를 반송하는 것이 가능하다. 처리실(201) 내에 반송된 웨이퍼(200)는, 상술한 바와 같이 리프트 핀(208b) 상에 일시적으로 재치(載置)된다. 한편, 반송실(271)의 웨이퍼 반송구(250)가 설치된 측과 반대 측에는, 도시하지 않은 로드록실이 설치되어 있고, 반송 로봇(273)에 의해 로드록실 내와 반송실(271) 내와의 사이에서 웨이퍼(200)를 반송하는 것이 가능하게 되어 있다. 한편, 로드록실은, 미처리 혹은 처리 완료된 웨이퍼(200)를 일시적으로 수용하는 예비실로서 기능한다.
<배기계>
처리실(201)[처리 용기(201)]의 내벽 측면으로서, 웨이퍼 반송구(250)의 반 대 측에는, 처리실(201) 내의 분위기를 배기하는 배기구(260)가 설치되어 있다. 배기구(260)에는 배기 챔버(260a)를 개재하여 배기관(261)이 접속되어 있고, 배기관(261)에는, 처리실(201) 내를 소정의 압력으로 제어하는 APC(Auto　Pressure　Controller) 등의 압력 조정기(262), 원료 회수 트랩(263) 및 진공 펌프(264)가 순서대로 직렬로 접속되어 있다. 주로, 배기구(260), 배기 챔버(260a), 배기관(261), 압력 조정기(262), 원료 회수 트랩(263), 진공 펌프(264)에 의해 배기계(배기 라인)가 구성된다.
<가스 도입구>
처리실(201)의 상부에 설치되는 후술의 샤워 헤드(240)의 상면(천정벽)에는, 처리실(201) 내에 각종 가스를 공급하기 위한 가스 도입구(210)가 설치되어 있다. 한편, 가스 도입구(210)에 접속되는 가스 공급계의 구성에 대해서는 후술한다.
<샤워 헤드>
가스 도입구(210)와 처리실(201)과의 사이에는, 가스 분산 기구로서의 샤워 헤드(240)가 설치되어 있다. 샤워 헤드(240)는, 가스 도입구(210)로부터 도입되는 가스를 분산시키기 위한 분산판(240a)과 분산판(240a)을 통과한 가스를 더욱 균일하게 분산시켜 지지대(203) 상의 웨이퍼(200)의 표면에 공급하기 위한 샤워판(240b)을 구비하고 있다. 분산판(240a) 및 샤워판(240b)에는, 복수의 통기공(通氣孔)이 설치되어 있다. 분산판(240a)은, 샤워 헤드(240)의 상면 및 샤워판(240b)과 대향하도록 배치되어 있고, 샤워판(240b)은, 지지대(203) 상의 웨이퍼(200)와 대향하도록 배치되어 있다. 한편, 샤워 헤드(240)의 상면과 분산판(240a)과의 사이 및 분산판(240a)과 샤워판(240b)과의 사이에는, 각각 공간이 설치되어 있고. 이러한 공간은, 가스 도입구(210)로부터 공급되는 가스를 분산시키기 위한 제1 버퍼 공간(분산실)(240c) 및 분산판(240a)을 통과한 가스를 확산시키기 위한 제2 버퍼 공간(240d)으로서 각각 기능한다.
<배기 덕트>
처리실(201)[처리 용기(201)]의 내벽 측면에는, 단차부(段差部, 201a)가 설치되어 있다. 그리고, 이 단차부(201a)는, 컨덕턴스 플레이트(204)를 웨이퍼 처리 위치 근방에 보지하도록 구성되어 있다. 컨덕턴스 플레이트(204)는, 내주부에 웨이퍼(200)를 수용하는 구멍이 설치된 1 매의 도넛 형상(링 형상)을 한 원판으로서 구성되어 있다. 컨덕턴스 플레이트(204)의 외주부에는, 소정 간격을 두고 주방향(周方向)으로 배열된 복수의 배출구(204a)가 설치되어 있다. 배출구(204a)는, 컨덕턴스 플레이트(204)의 외주부가 컨덕턴스 플레이트(204)의 내주부를 지지할 수 있도록, 불연속(不連續)으로 형성되어 있다.
한편, 지지대(203)의 외주부에는, 로어(lower) 플레이트(205)가 계지(係止)하고 있다. 로어 플레이트(205)는, 링 형상의 요부(凹部, 205b)와 철부(凸部, 205b)의 내측 상부에 일체적으로 설치된 플랜지부(205a)를 구비하고 있다. 요부(205b)는, 지지대(203)의 외주부와, 처리실(201)의 내벽 측면과의 극간(隙間)을 막도록 설치되어 있다. 요부(205b)의 저부(底部) 중 배기구(260) 부근의 일부에는, 요부(205b) 내로부터 배기구(260) 측에 가스를 배출(유통)시키기 위한 플레이트 배기구(205c)가 설치되어 있다. 플랜지부(205a)는, 지지대(203)의 상부 외주연 상에 계지하는 계지부로서 기능한다. 플랜지부(205a)가 지지대(203)의 상부 외주연 상에 계지함으로써, 로어 플레이트(205)가, 지지대(203)의 승강에 따라 지지대(203)와 함께 승강되도록 되어 있다.
지지대(203)가 웨이퍼 처리 위치까지 상승했을 때, 로어 플레이트(205)도 웨이퍼 처리 위치까지 상승한다. 그 결과, 웨이퍼 처리 위치 근방에 보지되어 있는 컨덕턴스 플레이트(204)가, 로어 플레이트(205)의 요부(205b)의 상면 부분을 막고, 요부(205b)의 내부를 가스 유로 영역으로 하는 배기 덕트(259)가 형성되게 된다. 한편, 이 때, 배기 덕트(259)[컨덕턴스 플레이트(204) 및 로어 플레이트(205)] 및 지지대(203)에 의해, 처리실(201) 내가, 배기 덕트(259)보다 상방의 처리실 상부와, 배기 덕트(259)보다 하방의 처리실 하부로 나누어지게 된다. 한편, 컨덕턴스 플레이트(204) 및 로어 플레이트(205)는, 배기 덕트(259)의 내벽에 퇴적하는 반응 생성물을 에칭하는 경우(셀프 클리닝 하는 경우)를 고려하여, 고온 보지가 가능한 재료, 예를 들면, 내고온(耐高溫) 고부하용 석영으로 구성하는 것이 바람직하다.
여기서, 웨이퍼 처리시에 있어서의 처리실(201) 내의 가스의 흐름에 대해 설명한다. 먼저, 가스 도입구(210)로부터 샤워 헤드(240)의 상부로 공급된 가스는, 제1 버퍼 공간(분산실)(240c)을 거쳐 분산판(240a)의 다수의 구멍으로부터 제2 버퍼 공간(240d)으로 들어가고, 샤워판(240b)의 다수의 구멍을 통과하여 처리실(201) 내로 공급되고, 웨이퍼(200) 상에 균일하게 공급된다. 그리고, 웨이퍼(200) 상에 공급된 가스는, 웨이퍼(200)의 직경 방향 외측을 향하여 방사(放射) 형상으로 흐른다. 그리고, 웨이퍼(200)에 접촉한 후의 잉여(剩餘)의 가스는, 웨이퍼(200) 외주부 에 위치하는 배기 덕트(259) 상, 즉, 컨덕턴스 플레이트(204) 상을, 웨이퍼(200)의 직경 방향 외측을 향하여 방사 형상으로 흘러, 컨덕턴스 플레이트(204)에 설치된 배출구(204a)로부터, 배기 덕트(259) 내의 가스 유로 영역 내[요부(205b) 내]로 배출된다. 그 후, 가스는 배기 덕트(259) 내를 흐르고, 플레이트 배기구(205c)를 경유하여 배기구(260)로 배기된다. 이와 같이 가스를 흘림으로써, 처리실 하부, 즉, 지지대(203)의 이면(裏面)이나 처리실(201)의 저면 측으로 가스가 돌아들어가는 것이 억제된다.
<가스 공급계>
이어서, 상술한 가스 도입구(210)에 접속되는 가스 공급계의 구성에 대해, 도 2를 참조하면서 설명한다. 도 2는, 본 발명의 실시 형태에 따른 기판 처리 장치가 갖는 가스 공급계(가스 공급 라인)의 구성도이다.
본 발명의 실시 형태에 따른 기판 처리 장치가 갖는 가스 공급계는, 상온에서 액체 상태인 액체 원료를 기화하는 기화부로서의 버블러(bubbler)와, 버블러로 액체 원료를 기화시켜 얻은 원료 가스를 처리실(201) 내에 공급하는 원료 가스 공급계와, 원료 가스와는 다른 반응 가스를 처리실(201) 내에 공급하는 반응 가스 공급계를 가지고 있다. 또한, 본 발명의 실시 형태에 따른 기판 처리 장치는, 처리실(201) 내에 퍼지 가스를 공급하는 퍼지 가스 공급계와, 버블러로부터의 원료 가스를 처리실(201) 내에 공급하는 일 없이 처리실(201)을 바이패스(bypass)하도록 배기하는 벤트(vent)(바이패스)계를 가지고 있다. 이하에, 각 부의 구성에 대해 설명한다.
<버블러>
처리실(201)의 외부에는, 액체 원료로서의 제1 원료(원료 A)를 수용하는 제1 원료 용기(제1 버블러)(220a)와, 액체 원료로서의 제2 원료(원료 B)를 공급하는 제2 원료 용기(제2 버블러)(220b)가 설치되어 있다. 제1 버블러(220a), 제2 버블러(220b)는, 각각 내부에 액체 원료를 수용(충전) 가능한 탱크(밀폐 용기)로서 구성되어 있고, 또한, 액체 원료를 버블링에 의해 기화시켜 원료 가스를 생성시키는 기화부로서도 구성되어 있다. 한편, 제1 버블러(220a), 제2 버블러(220b)의 주위에는, 제1 버블러(220a), 제2 버블러(220b) 및 내부의 액체 원료를 가열하는 서브 히터(206a)가 설치되어 있다. 제1 원료로서는, 예를 들면, Ti(티타늄) 원소를 포함하는 유기 금속 액체 원료인 TDMAT(Tetrakis－Dimethyl－Amino－Titanium)가 이용되고, 제2 원료로서는, 예를 들면 Al(알루미늄) 원소를 포함하는 유기 금속 액체 원료인 TMA(Trimethylaluminium)가 이용된다.
제1 버블러(220a), 제2 버블러(220b)에는, 제1 캐리어 가스 공급관(237a), 제2 캐리어 가스 공급관(237b)이 각각 접속되어 있다. 제1 캐리어 가스 공급관(237a), 제2 캐리어 가스 공급관(237b)의 상류측 단부(端部)에는, 도시하지 않은 캐리어 가스 공급원이 접속되어 있다. 또한, 제1 캐리어 가스 공급관(237a), 제2 캐리어 가스 공급관(237b)의 하류측 단부는, 각각 제1 버블러(220a), 제2 버블러(220b) 내에 수용된 액체 원료 내에 잠겨 있다. 제1 캐리어 가스 공급관(237a)에는, 캐리어 가스의 공급 유량을 제어하는 유량 제어기로서의 매스 플로우 컨트롤러(MFC, 222a)와, 캐리어 가스의 공급을 제어하는 밸브(ｖa1, ｖa2)가 설치되어 있 다. 제2 캐리어 가스 공급관(237b)에는, 캐리어 가스의 공급 유량을 제어하는 유량 제어기로서의 매스 플로우 컨트롤러(MFC, 222b)와, 캐리어 가스의 공급을 제어하는 밸브(ｖb1, ｖb2)가 설치되어 있다. 한편, 캐리어 가스로서는, 액체 원료와는 반응하지 않는 가스를 이용하는 것이 바람직하고, 예를 들면 N2 가스나 Ar 가스 등의 불활성 가스가 매우 적합하게 이용된다. 주로, 제1 캐리어 가스 공급관(237a), 제2 캐리어 가스 공급관(237b), MFC(222a, 222b), 밸브(ｖa1, ｖa2, ｖb1, ｖb2)에 의해, 제1 캐리어 가스 공급계, 제2 캐리어 가스 공급계(제1 캐리어 가스 공급 라인, 제2 캐리어 가스 공급 라인)가 각각 구성된다.
상기 구성에 의해, 밸브(ｖa1, ｖa2, ｖb1, ｖb2)를 개방하고 제1 캐리어 가스 공급관(237a), 제2 캐리어 가스 공급관(237b)으로부터 MFC(222a, 222b)에서 유량 제어된 캐리어 가스를 제1 버블러(220a), 제2 버블러(220b) 내에 공급함으로써, 제1 버블러(220a), 제2 버블러(220b) 내부에 수용된 액체 원료를 버블링에 의해 기화시켜 원료 가스를 생성시키는 것이 가능하게 된다. 한편, 원료 가스의 공급 유량은, 캐리어 가스의 공급 유량으로부터 산출할 수 있다. 즉, 캐리어 가스의 공급 유량을 제어함으로써 원료 가스의 공급 유량을 제어할 수 있다.
<원료 가스 공급계>
제1 버블러(220a), 제2 버블러(220b)에는, 제1 버블러(220a), 제2 버블러(220b) 내에서 생성된 원료 가스를 처리실(201) 내에 공급하는 제1 원료 가스 공급관(213a), 제2 원료 가스 공급관(213b)이 각각 접속되어 있다. 제1 원료 가스 공 급관(213a), 제2 원료 가스 공급관(213b)의 상류측 단부는, 제1 버블러(220a), 제2 버블러(220b)의 상부에 존재하는 공간에 연통(連通)하고 있다. 제1 원료 가스 공급관(213a), 제2 원료 가스 공급관(213b)의 하류측 단부는 합류하여, 고내구성(高耐久性) 고속 가스 밸브(V)를 개재하여 가스 도입구(210)에 접속되어 있다. 고내구 고속 가스 밸브(V)는, 단(短)시간에 재빠르게 가스 공급의 절환 및 가스 배기를 할 수 있도록 구성된 밸브이다. 한편, 제1 원료 가스 공급관(213a), 제2 원료 가스 공급관(213b)에는, 처리실(201) 내에의 원료 가스의 공급을 제어하는 밸브(ｖa3, ｖb3)가 각각 설치되어 있다.
상기 구성에 의해, 제1 버블러(220a), 제2 버블러(220b)에서 액체 원료를 기화시켜 원료 가스를 발생시키는 것과 함께, 밸브(ｖa3, ｖb3)를 개방함으로써, 제1 원료 가스 공급관(213a), 제2 원료 가스 공급관(213b)으로부터 처리실(201) 내에 원료 가스를 공급하는 것이 가능하게 된다. 주로, 제1 원료 가스 공급관(213a), 제2 원료 가스 공급관(213b), 밸브(ｖa3, ｖb3), 고내구 고속 가스 밸브(V)에 의해 제1 원료 가스 공급계, 제2 원료 가스 공급계(제1 원료 가스 공급 라인, 제2 원료 가스 공급 라인)가 각각 구성된다.
또한, 주로, 제1 캐리어 가스 공급계, 제2 캐리어 가스 공급계, 제1 버블러(220a), 제2 버블러(220b), 제1 원료 가스 공급계, 제2 원료 가스 공급계에 의해, 제1 원료 공급계, 제2 원료 공급계(제1 원료 공급 라인, 제2 원료 공급 라인)가 각각 구성된다.
<반응 가스 공급계>
또한, 처리실(201)의 외부에는, 반응 가스를 공급하는 반응 가스 공급원(220c)이 설치되어 있다. 반응 가스 공급원(220c)에는, 반응 가스 공급관(213c)의 상류측 단부가 접속되어 있다. 반응 가스 공급관(213c)의 하류측 단부는, 고내구 고속 가스 밸브(V)를 개재하여 가스 도입구(210)에 접속되어 있다. 반응 가스 공급관(213c)에는, 반응 가스의 공급 유량을 제어하는 유량 제어기로서의 매스 플로우 컨트롤러(MFC, 222c)와, 반응 가스의 공급을 제어하는 밸브(ｖc1, ｖc2)가 설치되어 있다. 반응 가스로서는, 예를 들면 암모니아(NH3) 가스가 이용된다. 주로, 반응 가스 공급원(220c), 반응 가스 공급관(213c), MFC(222c), 밸브(ｖc1, ｖc2)에 의해, 반응 가스 공급계(반응 가스 공급 라인)가 구성된다.
<퍼지 가스 공급계>
또한, 처리실(201)의 외부에는, 퍼지 가스를 공급하기 위한 퍼지 가스 공급원(220d, 220e)이 설치되어 있다. 퍼지 가스 공급원(220d, 220e)에는, 퍼지 가스 공급관(213d, 213e)의 상류측 단부가 각각 접속되어 있다. 퍼지 가스 공급관(213d)의 하류측 단부는 반응 가스 공급관(213c)에 합류하여, 고내구 고속 가스 밸브(V)를 개재하여 가스 도입구(210)에 접속되어 있다. 퍼지 가스 공급관(213e)의 하류측 단부는 제1 원료 가스 공급관(213a), 제2 원료 가스 공급관(213b)에 합류하여, 고내구 고속 가스 밸브(V)를 개재하여 가스 도입구(210)에 접속되어 있다. 퍼지 가스 공급관(213d, 213e)에는, 퍼지 가스의 공급 유량을 제어하는 유량 제어기로서의 매스 플로우 컨트롤러(MFC, 222d, 222e)와, 퍼지 가스의 공급을 제어하는 밸브(ｖd1, ｖd2, ｖe1, ｖe2)가 각각 설치되어 있다. 퍼지 가스로서는, 예를 들면 N2 가스나 Ar 가스 등의 불활성 가스가 이용된다. 주로, 퍼지 가스 공급원(220d, 220e), 퍼지 가스 공급관(213d, 213e), MFC(222d, 222e), 밸브(ｖd1, ｖd2, ｖe1, ｖe2)에 의해, 퍼지 가스 공급계(퍼지 가스 공급 라인)가 구성된다.
<벤트(바이패스)계>
또한, 제1 원료 가스 공급관(213a), 제2 원료 가스 공급관(213b)의 밸브(ｖa3, ｖb3)보다 상류 측에는, 제1 벤트관(215a), 제2 벤트관(215b)의 상류측 단부가 각각 접속되어 있다. 또한, 제1 벤트관(215a), 제2 벤트관(215b)의 하류측 단부는 합류하여, 배기관(261)의 압력 조정기(262)보다 하류측으로서 원료 회수 트랩(263)보다 상류 측에 접속되어 있다. 제1 벤트관(215a), 제2 벤트관(215b)에는, 가스의 유통을 제어하기 위한 밸브(ｖa4, ｖb4)가 각각 설치되어 있다.
상기 구성에 의해, 밸브(ｖa3, ｖb3)를 닫고, 밸브(ｖa4, ｖb4)를 개방함으로써, 제1 원료 가스 공급관(213a), 제2 원료 가스 공급관(213b) 내를 흐르는 가스를, 처리실(201) 내에 공급하는 일 없이, 제1 벤트관(215a), 제2 벤트관(215b)을 개재하여 처리실(201)을 바이패스시키고, 배기관(261)으로부터 처리실(201) 외부로 각각 배기하는 것이 가능하게 된다. 주로, 제1 벤트관(215a), 제2 벤트관(215b), 밸브(ｖa4, ｖb4)에 의해 제1 벤트계, 제2 벤트계(제1 벤트라인, 제2 벤트라인)가 각각 구성된다.
한편, 제1 버블러(220a), 제2 버블러(220b)의 주위에는, 서브 히터(206a)가 설치되는 것은 상술한 바와 같은데, 기타, 제1 캐리어 가스 공급관(237a), 제2 캐리어 가스 공급관(237b), 제1 원료 가스 공급관(213a), 제2 원료 가스 공급관(213b), 제1 벤트관(215a), 제2 벤트관(215b), 배기관(261), 처리 용기(201), 샤워 헤드(240) 등의 주위에도 서브 히터(206a)가 설치되어 있다. 서브 히터(206a)는 이러한 부재를, 예를 들면 100℃ 이하의 온도로 가열함으로써, 이들의 부재 내부에서의 원료 가스의 재액화(再液化)를 방지하도록 구성되어 있다.
<컨트롤러>
한편, 본 실시 형태에 따른 기판 처리 장치는, 기판 처리 장치의 각 부의 동작을 제어하는 컨트롤러(280)를 포함하고 있다. 컨트롤러(280)는, 게이트 밸브(251), 승강 기구(207b), 반송 로봇(273), 히터(206), 서브 히터(206a), 압력 조정기(APC, 262), 진공 펌프(264), 밸브(ｖa1~ｖa4, ｖb1~ｖb4, ｖc1~ｖc2, ｖd1~ｖd2, ｖe1~ｖe2), 고내구 고속 가스 밸브(V), 유량 컨트롤러(222a, 222b, 222c, 222d, 222e) 등의 동작을 제어한다.
(2) 기판 처리 공정
이어서, 본 발명의 실시 형태에 따른 반도체 장치의 제조 공정의 일 공정으로서, 상술의 기판 처리 장치를 이용하여 CVD법 및 ALD법을 병용(倂用)하여 웨이퍼 상에 박막을 형성하는 기판 처리 공정에 대해, 도 1 및 도 5를 참조하면서 설명한다. 도 5는, 본 발명의 실시 형태에 따른 기판 처리 공정의 플로우도이다. 또한, 도 1은, 본 발명의 실시 형태에 따른 기판 처리 공정에 있어서의 CVD 공정과 ALD 공정의 성막 순서도이다. 한편, 이하의 설명에 있어서, 기판 처리 장치를 구성하는 각 부의 동작은, 컨트롤러(280)에 의해 제어된다.
한편, 여기에서는, 기판에 대해서 제1 메탈 원자(Ti)를 포함하는 제1 원료(TDMAT)를 공급하고, 기판에 대해서 CVD법에 의해 제1 메탈 원자(Ti)를 포함하는 제1 메탈막(TiN막)을 형성하는 CVD 공정과, 기판에 대해서 제2 메탈 원자(Al)를 포함하는 제2 원료(TMA)를 공급하는 공정과, 기판에 대해서 반응 가스(NH3)를 공급하는 공정을 1 사이클로 하여, 이 사이클을 소정 회수 수행하고, 기판에 대해서 ALD법에 의해 제2 메탈 원자(Al)를 포함하는 제2 메탈막(AlN막)을 형성하는 ALD 공정을 교대로 반복함으로써, 제1 메탈 원자(Ti) 및 제2 메탈 원자(Al)를 포함하는 제3 메탈막(TiAlN막)을 형성하는 예에 대해 설명한다. 한편, 본 명세서에서는, 메탈막(금속막)이라고 하는 용어는 메탈(금속) 원자를 포함하는 도전성(導電性)의 물질을 의미하고 있고, 여기에는, 금속 단체(單體)로 구성되는 막 외에, 도전성의 금속 질화막, 금속 산화막, 금속 복합막, 금속 합금막 등도 포함된다. 이하, 이것을 상세하게 설명한다.
<기판 반입 공정(S1), 기판 재치 공정(S2)>
먼저, 승강 기구(207b)를 작동시켜, 지지대(203)를, 도 4에 나타내는 웨이퍼 반송 위치까지 하강시킨다. 그리고, 게이트 밸브(251)를 개방하여, 처리실(201)과 반송실(271)을 연통시킨다. 그리고, 반송 로봇(273)에 의해 반송실(271) 내로부터 처리실(201) 내에 처리 대상의 웨이퍼(200)를 반송 암(273a)으로 지지한 상태로 반입한다(S1). 처리실(201) 내에 반입한 웨이퍼(200)는, 지지대(203)의 상면으로부터 돌출하고 있는 리프트 핀(208b) 상에 일시적으로 재치(載置)된다. 반송 로봇(273)의 반송 암(273a)이 처리실(201) 내로부터 반송실(271) 내로 되돌아오면, 게이트 밸브(251)는 닫혀진다.
이어서, 승강 기구(207b)를 작동시켜, 지지대(203)를, 도 3에 나타내는 웨이퍼 처리 위치까지 상승시킨다. 그 결과, 리프트 핀(208b)은 지지대(203)의 상면으로부터 매몰하고, 웨이퍼(200)는, 지지대(203) 상면의 서셉터(217) 상에 재치된다(S2).
<압력 조정 공정(S3), 승온(昇溫) 공정(S4)>
이어서, 압력 조정기(APC, 262)에 의해, 처리실(201) 내의 압력이 소정의 처리 압력이 되도록 제어한다(S3). 또한, 히터(206)에 공급하는 전력을 조정하고, 웨이퍼(200)의 표면 온도가 소정의 처리 온도가 되도록 제어한다(S4). 여기서, 소정의 처리 온도, 처리 압력이란, 후술하는 CVD－TiN 공정에 있어서, CVD법에 의해 TiN막을 형성 가능한 처리 온도, 처리 압력으로서, 또한, 후술하는 ALD－AlN 공정에 있어서, ALD법에 의해 AlN막을 형성 가능한 처리 온도, 처리 압력이다. 즉, CVD－TiN 공정에서 이용하는 제1 원료 가스가 자기 분해(自己分解)하는 정도의 처리 온도, 처리 압력으로서, ALD－AlN 공정에서 이용하는 제2 원료 가스가 자기 분해하지 않을 정도의 처리 온도, 처리 압력이다.
한편, 기판 반입 공정(S1), 기판 재치 공정(S2), 압력 조정 공정(S3) 및 승온 공정(S4)에 있어서는, 진공 펌프(264)를 작동시키면서, 밸브(ｖa3, ｖb3, ｖc2) 를 닫고, 밸브(ｖd1, ｖd2, ｖe1, ｖe2)를 개방함으로써, 처리실(201) 내에 N2 가스를 항상 흘려 둔다. 이에 의해, 웨이퍼(200) 상에의 파티클의 부착을 억제하는 것이 가능하게 된다.
공정 S1~S4와 병행하여, 제1 원료를 기화시켜 제1 원료 가스를 생성(예비 기화)시켜 둔다. 즉, 밸브(ｖa1, ｖa2)를 개방하고, 제1 캐리어 가스 공급관(237a)으로부터 MFC(222a)로 유량 제어된 캐리어 가스를 제1 버블러(220a) 내에 공급함으로써, 제1 버블러(220a) 내부에 수용된 제1 원료를 버블링에 의해 기화시켜 제1 원료 가스를 생성시켜 둔다(예비 기화 공정). 이 예비 기화 공정에서는, 진공 펌프(264)를 작동시키면서, 밸브(ｖa3)를 닫은 상태로, 밸브(ｖa4)를 개방함으로써, 제1 원료 가스를 처리실(201) 내에 공급하는 일 없이 처리실(201)을 바이패스하여 배기해 둔다. 제1 버블러에서 제1 원료 가스를 안정되게 생성하기 위해서는 소정의 시간을 필요로 한다. 이 때문에, 본 실시 형태에서는, 제1 원료 가스를 미리 생성시켜 두고, 밸브(ｖa3, ｖa4)의 개폐를 절환함으로써, 제1 원료 가스의 유로를 절환한다. 그 결과, 밸브의 절환에 의해, 처리실(201) 내로의 제1 원료 가스의 안정된 공급을 신속히 개시 혹은 정지할 수 있도록 되어서 바람직하다.
<CVD－TiN 공정(S6)>
[제1 원료 가스 공급 공정]
이어서, 진공 펌프(264)를 작동시킨 상태로, 밸브(ｖa4)를 닫고, 밸브(ｖa3)를 개방하여, 처리실(201) 내에의 제1 원료 가스(Ti원료)의 공급을 개시한다. 제1 원료 가스는, 샤워 헤드(240)에 의해 분산되어 처리실(201) 내의 웨이퍼(200) 상에 균일하게 공급된다. 잉여의 제1 원료 가스는, 배기 덕트(259) 내를 흘러 배기구(260), 배기관(261)으로 배기된다(제1 원료 가스 공급 공정). 이 때 처리 온도, 처리 압력은 제1 원료 가스가 자기 분해할 정도의 처리 온도, 처리 압력으로 되기 때문에, 웨이퍼(200) 상에 공급된 제1 원료 가스가 열분해함으로써 CVD 반응이 발생하고, 이에 의해 웨이퍼(200) 상에 TiN막이 형성된다.
한편, 처리실(201) 내에의 제1 원료 가스의 공급시에는, 반응 가스 공급관(213c) 내에의 제1 원료 가스의 침입을 방지하도록, 또한, 처리실(201) 내에 있어서의 제1 원료 가스의 확산을 촉진하도록, 밸브(vd1,ｖd2)는 개방한 상태로 하고, 처리실(201) 내에 N2 가스를 항상 흘려 두는 것이 바람직하다.
밸브(ｖa3)를 개방하고 제1 원료 가스의 공급을 개시한 후, 소정 시간이 경과하여, 원하는 막두께의 TiN막이 형성되면, 밸브(ｖa3)를 닫고, 밸브(ｖa4)를 개방하여, 처리실(201) 내에의 제1 원료 가스의 공급을 정지한다. 또한, 동시에, 밸브(ｖa1, ｖa2)를 닫아, 제1 버블러(220a)에의 캐리어 가스의 공급도 정지한다.
[퍼지 공정]
밸브(ｖa3)를 닫아, 제1 원료 가스의 공급을 정지한 후에는, 밸브(ｖd1, ｖd2, ｖe1, ｖe2)를 개방하여, 처리실(201) 내에 N2 가스를 공급한다. N2 가스는, 샤워 헤드(240)에 의해 분산되어 처리실(201) 내에 공급되고, 배기 덕트(259) 내를 흘러, 배기구(260), 배기관(261)으로 배기된다. 이에 의해, 처리실(201) 내에 잔류 하고 있는 제1 원료 가스나 반응 부생성물을 제거하고, 처리실(201) 내를 N2 가스에 의해 퍼지한다(퍼지 공정).
한편, CVD－TiN 공정(S6)에 있어서는, 다음의 ALD－AlN 공정(S8)에 대비하여, 제2 원료를 기화시켜 제2 원료 가스를 생성(예비 기화)시켜 둔다. 즉, 밸브(ｖb1, ｖb2)를 개방하고, 제2 캐리어 가스 공급관(237b)으로부터 MFC(222b)로 유량 제어된 캐리어 가스를 제2 버블러(220b) 내에 공급함으로써, 제2 버블러(220b) 내부에 수용된 제2 원료를 버블링에 의해 기화시켜 제2 원료 가스를 생성시켜 둔다(예비 기화 공정). 이 예비 기화 공정에서는, 진공 펌프(264)를 작동시키면서, 밸브(ｖb3)를 닫은 상태로, 밸브(ｖb4)를 개방함으로써, 제2 원료 가스를 처리실(201) 내에 공급하는 일 없이 처리실(201)을 바이패스하여 배기해 둔다. 제2 버블러에서 제2 원료 가스를 안정되게 생성하기 위해서는 소정의 시간을 필요로 한다. 이 때문에, 본 실시 형태에서는, 제2 원료 가스를 미리 생성시켜 두고, 밸브(ｖb3, ｖb4)의 개폐를 절환함으로써, 제2 원료 가스의 유로를 절환한다. 그 결과, 밸브의 절환에 의해, 처리실(201) 내에의 제2 원료 가스의 안정된 공급을 신속하게 개시 혹은 정지할 수 있게 되어서 바람직하다.
<ALD－AlN 공정(S8)>
[제2 원료 가스 공급 공정]
이어서, 진공 펌프(264)를 작동시킨 상태로, 밸브(ｖb4)를 닫고, 밸브(ｖb3)를 개방하여, 처리실(201) 내에의 제2 원료 가스(Al원료)의 공급을 개시한다. 제2 원료 가스는, 샤워 헤드(240)에 의해 분산되어 처리실(201) 내의 웨이퍼(200) 상에 균일하게 공급된다. 잉여의 제2 원료 가스는, 배기 덕트(259) 내를 흘러 배기구(260), 배기관(261)으로 배기된다(제2 원료 가스 공급 공정). 한편, 이 때 처리 온도, 처리 압력은, 제2 원료 가스가 자기 분해하지 않을 정도의 처리 온도, 처리 압력으로 되기 때문에, 웨이퍼(200) 상에 공급된 제2 원료 가스는 웨이퍼(200) 표면에 흡착한다. 정확하게는, 상술의 CVD－TiN 공정(S6)에서 웨이퍼(200) 상에 형성된 TiN막 상에 제2 원료 가스의 가스 분자가 흡착한다.
한편, 처리실(201) 내에의 제2 원료 가스의 공급시에는, 반응 가스 공급관(213c) 내에의 제2 원료 가스의 침입을 방지하도록, 또한, 처리실(201) 내에 있어서의 제2 원료 가스의 확산을 촉진하도록, 밸브(ｖd1, ｖd2)는 개방한 상태로 하고, 처리실(201) 내에 N2 가스를 항상 흘려 두는 것이 바람직하다.
밸브(ｖb3)를 개방하여 제2 원료 가스의 공급을 개시한 후, 소정 시간이 경과하면, 밸브(ｖb3)를 닫고, 밸브(ｖb4)를 개방하여, 처리실(201) 내에의 제2 원료 가스의 공급을 정지한다.
[퍼지 공정]
밸브(ｖb3)를 닫아 제2 원료 가스의 공급을 정지한 후에는, 밸브(ｖd1, ｖd2, ｖe1, ｖe2)를 개방하여, 처리실(201) 내에 N2 가스를 공급한다. N2 가스는, 샤워 헤드(240)에 의해 분산되어 처리실(201) 내에 공급되고, 배기 덕트(259) 내를 흘러 배기구(260), 배기관(261)으로 배기된다. 이에 의해, 처리실(201) 내에 잔류 하고 있는 제2 원료 가스를 제거하고, 처리실(201) 내를 N2 가스에 의해 퍼지한다(퍼지 공정).
[반응 가스 공급 공정]
처리실(201) 내의 퍼지가 완료하면, 밸브(ｖc1, ｖc2)를 개방하여, 처리실(201) 내에의 반응 가스(NH3 가스)의 공급을 개시한다. 반응 가스는, 샤워 헤드(240)에 의해 분산되어 처리실(201) 내의 웨이퍼(200) 상에 균일하게 공급되고, 웨이퍼(200) 표면에 흡착하고 있는 제2 원료 가스와 반응하여, 웨이퍼(200) 상에 AlN막을 생성한다. 정확하게는, 상술의 CVD－TiN 공정(S6)에서 웨이퍼(200) 상에 형성된 TiN막 상에 흡착하고 있는 제2 원료 가스의 가스 분자와 반응하여, TiN막 상에 1 원자층 미만(1Å 미만) 정도의 AlN막을 생성한다. 잉여의 반응 가스나 반응 부생성물은, 배기 덕트(259) 내를 흘러 배기구(260), 배기관(261)으로 배기된다(반응 가스 공급 공정). 한편, 처리실(201) 내에의 반응 가스의 공급시에는, 제1 원료 가스 공급관(231a), 제2 원료 가스 공급관(213b) 내에의 반응 가스의 침입을 방지하도록, 또한, 처리실(201) 내에 있어서의 반응 가스의 확산을 촉진하도록, 밸브(ｖe1, ｖe2)는 개방한 상태로 하고, 처리실(201) 내에 N2 가스를 항상 흘려 두는 것이 바람직하다.
밸브(ｖc1, ｖc2)를 개방하여, 반응 가스의 공급을 개시한 후, 소정 시간이 경과하면, 밸브(ｖc1, ｖc2)를 닫아 처리실(201) 내에의 반응 가스의 공급을 정지한다.
[퍼지 공정]
밸브(ｖc1, ｖc2)를 닫아, 반응 가스의 공급을 정지한 후에는, 밸브(ｖd1, ｖd2, ｖe1, ｖe2)를 개방하여, 처리실(201) 내에 N2 가스를 공급한다. N2 가스는, 샤워 헤드(240)에 의해 분산되어 처리실(201) 내에 공급되고, 배기 덕트(259) 내를 흘러 배기구(260), 배기관(261)으로 배기된다. 이에 의해, 처리실(201) 내에 잔류하고 있는 반응 가스나 반응 부생성물을 제거하고, 처리실(201) 내를 N2 가스에 의해 퍼지한다(퍼지 공정).
[사이클 처리]
이상의 제2 원료 가스 공급 공정, 퍼지 공정, 반응 가스 공급 공정, 퍼지 공정을 1 사이클로 하여 이 ALD 사이클을 소정 회수(n사이클) 실시하는 사이클 처리를 수행함으로써, 상술의 CVD－TiN 공정(S6)에서 웨이퍼(200) 상에 형성된 TiN막 상에, 원하는 막두께의 AlN막을 형성한다. 한편, ALD－AlN 공정(S8) 종료 후, 밸브(ｖb1, ｖb2)를 닫아, 제2 버블러(220b)에의 캐리어 가스의 공급을 정지한다.
한편, ALD－AlN 공정(S8)에 있어서는, 다음의 CVD－TiN 공정(S6)에 대비하여, 제1 원료를 기화시켜 제1 원료 가스를 생성(예비 기화)시켜 둔다. 즉, 밸브(ｖa1, ｖa2)를 개방하고, 제1 캐리어 가스 공급관(237a)으로부터 MFC(222a)로 유량 제어된 캐리어 가스를 제1 버블러(220a) 내에 공급함으로써, 제1 버블러(220a) 내부에 수용된 제1 원료를 버블링에 의해 기화시켜 제1 원료 가스를 생성시켜 둔다(예비 기화 공정). 이 예비 기화 공정에서는, 진공 펌프(264)를 작동시키면서, 밸 브(ｖa3)를 닫은 상태로, 밸브(ｖa4)를 개방함으로써, 제1 원료 가스를 처리실(201) 내에 공급하는 일 없이 처리실(201)을 바이패스하여 배기해 둔다.
<반복 공정(S10)>
상술의 CVD－TiN 공정(S6), ALD－AlN 공정(S8)을, 교대로 소정 회수(m회) 반복함으로써, 웨이퍼 (200)상에, CVD에 의한 질화 티탄막(CVD－TiN막)과 ALD에 의한 질화 알루미늄막(ALD－AlN막)을 교대로 적층하여, 원하는 막두께의 메탈 복합막으로서의 질화 알루미늄 티탄막(TiAlN막)을 형성한다.
<기판 반출 공정(S11)>
그 후, 상술한 기판 반입 공정(S1), 기판 재치 공정(S2)에 나타낸 순서와는 반대의 순서로, 원하는 막두께의 TiAlN막을 형성한 후의 웨이퍼(200)를 처리실(201) 내로부터 반송실(271) 내로 반출하여, 본 실시 형태에 따른 기판 처리 공정을 완료한다.
한편, 본 실시 형태에 있어서의 CVD－TiN 공정(S6)에서의 웨이퍼(200)의 처리 조건으로서는,
처리 온도：250~450℃, 바람직하게는 350~450℃,
처리 압력：30~266Pa, 바람직하게는 30~100Pa,
제1 원료(TDMAT) 공급 유량：10~100sccm,
막두께(TiN)：1~5nm
가 예시된다.
또한, 본 실시 형태에 있어서의 ALD－AlN 공정(S8)에서의 웨이퍼(200)의 처 리 조건으로서는,
처리 온도：250~450℃, 바람직하게는 350~450℃,
처리 압력：30~266Pa, 바람직하게는 30~100Pa,
제2 원료(TMA) 공급 유량：10~100sccm,
반응 가스(NH3) 공급 유량：50~500sccm,
막두께(AlN)：1~5nm
가 예시된다.
한편, 반복 공정(S10)에서 형성되는 토탈(total) 막두께, 즉, TiAlN막의 막두께로서는, 10~30nm가 예시된다.
한편, 처리 온도를 250℃ 미만으로 하면, CVD－TiN 공정(S6)에 있어서, CVD에 의한 성막 반응이 생기지 않게 된다. 또한, 처리 온도가 450℃를 넘으면, CVD－TiN 공정(S6)에 있어서, 성막 레이트가 폭발적으로 상승하고, 막두께를 제어하는 것이 어렵게 된다. 따라서, CVD－TiN 공정(S6)에 있어서, CVD에 의한 성막 반응을 발생시키고, 막두께를 제어 가능하게 하기 위해서는, 처리 온도를 250℃ 이상, 450℃ 이하로 할 필요가 있다. 한편, 처리 온도를 350℃ 이상으로 하면, 막 중의 불순물이 적어지게 되고, 저항율이 낮기 때문에, 바람직하다.
또한, 본 실시 형태에 있어서는, CVD－TiN 공정(S6)과 ALD－AlN 공정(S8)을, 동일한 처리 온도 및/또는 동일한 처리 압력으로 수행하는 것이 바람직하다. 즉, 본 실시 형태에서는, CVD－TiN 공정(S6)과 ALD－AlN 공정(S8)을, 일정한 처리 온도 및/또는 일정한 처리 압력으로 수행하는 것이 바람직하다. 처리 온도, 처리 압력을 상술의 예시 범위 내의 소정치로 설정하면, CVD법에 의한 성막과 ALD법에 의한 성막을, 동일 컨디션으로 실현할 수 있다. 이 경우, CVD－TiN 공정(S6)으로부터 ALD－AlN 공정(S8)으로 이행(移行)할 때 및 ALD－AlN 공정(S8)으로부터 CVD－TiN 공정(S6)으로 이행할 때의, 처리 온도 변경 공정, 처리 압력 변경 공정이 불필요하게 되고, 스루풋(throughput)을 향상시키는 것이 가능하게 된다.
(3) 실시 형태에 따른 효과
본 실시 형태에 의하면, 메탈 복합막(TiAlN막)의 모체(베이스)가 되는 제1 메탈막(TiN막)을 CVD법에 의해 성막하기 때문에, 메탈 복합막의 토탈 성막 속도를, ALD법만으로 성막하는 경우와 비교하여 향상시킬 수 있고, 스루풋을 향상시키는 것이 가능하게 된다. 또한, 본 실시 형태에 의하면, 제2 메탈막(AlN막)을 ALD법에 의해 성막하는 경우에, 제1 메탈막(TiN막)을 하지(下地)로 하여 성막하기 때문에, 하지에의 원료의 흡착이 촉진되고, 절연막(HfSiON, SiO2)을 하지로 하여 성막하는 경우와 비교하여 성막 속도를 향상시킬 수 있고, 스루풋을 향상시키는 것이 가능하게 된다. 한편, 게이트 용도의 경우, 후술하는 이유에 의해, 최초 및/또는 최후에 형성하는 막은 AlN막으로 하는 것이 좋다.
또한, 본 실시 형태에 의하면, ALD법에 의한 제2 메탈막(AlN막)의 ALD 사이클을 변화시킴으로써, 메탈 복합막(TiAlN막) 중의 메탈 조성을 제어하는 것이 가능하게 된다. 예를 들면, CVD법에 의한 제1 메탈막(TiN막)의 막두께를 고정으로 하 고, ALD법에 의한 제2 메탈막(AlN막)의 ALD 사이클수를 변화시킴으로써, 메탈 복합막 중의 제2 메탈 원자(Al)의 조성 즉 농도를 제어할 수 있다. 또한, ALD법에 의한 제2 메탈막(AlN막)의 ALD 사이클수를 변화시킴으로써 메탈 복합막 중의 깊이 방향의 조성 프로파일을 변화시키는 것도 가능하게 된다.
또한, 본 실시 형태에 의하면, CVD법에 의한 제1 메탈막(TiN막)의 형성과 ALD법에 의한 제2 메탈막(AlN막)의 형성을 동시에 수행하는 것이 아니라, 나누어서 수행하는 것으로 하고 있다. 또한, CVD－TiN 공정(S6)에 있어서는, 제1 원료 가스 공급 공정 후에 퍼지 공정을 실시하여, 처리실(201) 내를 확실하게 가스 치환하는 것으로 하고 있다. 또한, ALD－AlN 공정(S8)에 있어서도, 사이클 처리의 최후에는 퍼지가 이루어지고, 처리실(201) 내는 확실하게 가스 치환된다. 이에 의해, 처리실(201) 내에 있어서 제1 원료 가스와 제2 원료 가스는 섞이는 일이 없고, 처리실(201) 내에 있어서의 제1 원료 가스와 제2 원료 가스와의 기상(氣相) 반응에 의한 파티클의 발생을 억제할 수 있고, 메탈 복합막(TiAlN막)의 막두께 균일성이나 조성 균일성을 향상시킬 수 있다. 한편, 가령 CVD법에 의한 제1 메탈막(TiN막)의 형성과 ALD법에 의한 제2 메탈막(AlN막)의 형성을 동시에 수행하고자 하면, 제1 원료 가스와 제2 원료 가스와의 혼합 시간이나 반응을 고려할 필요가 생기고, 막두께 제어나 조성 제어가 어렵게 되어 버린다. 또한, 가스종(種)의 조합에 따라서는, 제1 원료 가스와 제2 원료 가스와의 기상 반응에 의해 파티클이 발생하고, 메탈 복합막(TiAlN막)의 막두께 균일성이나 조성 균일성이 악화되어 버리는 경우가 있다.
또한, 본 실시 형태에 의하면, CVD법에 의한 제1 메탈막(TiN막)의 성막에서 는, 비교적 고온의 프로세스를 사용하기 때문에, 제2 메탈막(AlN막)의 성막에 있어서의 ALD 반응 전구체로서는 비교적 분해 온도가 높은 것을 선택하게 된다. 즉, 고온에서 CVD/ALD를 실시하게 되고, 플라즈마 등의 데미지원(源)을 사용하는 일 없이[논프라즈마(non-plasma)로], 열(熱)에 의해 막 중의 잔류 불순물을 줄이는 것이 가능하게 된다.
또한, 본 실시 형태에 의하면, 반응 전구체의 사용량을, ALD법만으로 성막하는 종래 기술과 비교하여 적게 할 수 있어, 코스트적으로도 우위성이 있다.
<본 발명의 다른 실시 형태>
상술의 실시 형태에서는, 버블러 내부에 수용된 액체 원료를 버블링에 의해 기화시키는 예에 대해 설명했는데, 버블러 대신에 기화기를 이용하여 액체 원료를 기화시키도록 해도 된다.
또한, 상술의 실시 형태에서는, CVD－TiN 공정에 있어서 Ti 원료로서 TDMAT를 이용하는 예에 대해 설명했는데, TDMAT 대신에 TiCl4 등의 Ti 원료를 이용하도록 해도 된다. 또한, 상술의 실시 형태에서는, CVD－TiN 공정에 있어서 웨이퍼에 대해 Ti 원료를 단독으로 공급하는 예에 대해서 설명했는데, NH3나 H2 등의 반응 가스를 동시에 공급하도록 해도 된다.
또한, 상술의 실시 형태에서는, ALD－AlN 공정에 있어서 Al 원료로서 TMA를 이용하는 예에 대해 설명했는데, TMA 대신에 AlCl3 등의 Al 원료를 이용하도록 해도 된다. 또한, 상술의 실시 형태에서는, ALD－AlN 공정에 있어서, 반응 가스로서 NH3 를 이용하는 예에 대해 설명했는데, NH3 대신에 H2 등의 가스를 이용하도록 해도 된다. 또한, ALD－AlN 공정에서는, ALD 사이클수를 변화시키도록 해도 된다. ALD 사이클수를 변화시킴으로써, 메탈 복합막 중의 Al의 조성 즉 농도를 제어할 수 있다. 또한, ALD－AlN 공정에서는, CVD－TiN 공정과 ALD－AlN 공정을 반복할 때마다, ALD 사이클수를 변화시키도록 해도 된다. 이와 같이 ALD 사이클수를 변화시킴으로써, 메탈 복합막 중의 깊이 방향의 Al 조성 프로파일을 제어할 수 있게 된다.
또한, 상술의 실시 형태에서는 TiAlN막을 형성하는 경우에 대해 설명했는데, 본 발명은 이러한 형태에 한정되지 않고, RuAlN, TaAlN, MoAlN, NiAlN, CoAlN 등의 성막에도 적용 가능하다.
<실시예 1>
본 발명의 실시예 1로서, CVD－TiN 성막과 ALD－AlN 성막의 성막 속도 평가에 대해 설명한다. 도 6(a)는, CVD－TiN 성막에 있어서 HfSiON, AlN, SiO2 상에서의 CVD－TiN 막두께의 TDMAT 공급 시간 의존성을 나타내는 도면이다. 도 6(a)의 횡축은 TDMAT 공급 시간을, 종축은 TiN 막두께를 나타내고 있다. 도 6(b)는, ALD－AlN 성막에 있어서 HfSiON, TiN, SiO2 상에서의 ALD－AlN 막두께의 ALD 사이클수 의존성을 나타내는 도면이다. 도 6(b)의 횡축은 ALD－AlN 사이클수를, 종축은 AlN 막두께를 나타내고 있다. 한편, 본 평가에 있어서의 CVD－TiN 성막 및 ALD－AlN 성막은, 양 쪽 모두, 처리 조건을 상술의 실시 형태에 있어서의 처리 조건의 범위 내의 값으로 설정하여 수행했다.
도 6(a)로부터, CVD－TiN 성막의 경우, HfSiON, AlN, SiO2 상에서는, 성막 속도는 거의 차이나지 않는 것을 알 수 있다. 즉, CVD－TiN 성막에 있어서 성막 속도는 하지막에는 거의 의존하지 않는 것을 알 수 있다. 반면, 도 6(b)로부터, ALD－AlN 성막의 경우, 절연막인 HfSiON, SiO2 상에서의 성막 속도는 비교적 낮은데 비하여, TiN 상에서의 성막 속도는 큰 폭으로 증대하는 것을 알 수 있다. 즉 ALD－AlN 성막에 있어서의 성막 속도는 하지막에 크게 의존하는 것을 알 수 있다. 이것은, 막두께가 극단적으로 얇은 영역[초박막(超薄膜) 영역]에 있어서, 반응 전구체의 흡착량이 변화하기 때문이라고 생각할 수 있다. 도 6(b)로부터, TiN를 하지로 하여 ALD－AlN 성막을 수행함으로써, 성막 속도를 큰 폭으로 높일 수 있음을 알 수 있다.
한편, 게이트 용도의 경우, 후술하는 바와 같이 최초로 형성하는 막(첫 번째 층)은 AlN로 하는 것이 바람직하다. 그 경우, 첫 번째 층에 대해서는 하지가 TiN는 아니기 때문에, 상술의 효과는 얻을 수 없다. 그러나, 그 이후는 TiN를 하지로 하여 ALD－AlN 성막이 이루어지게 되기 때문에, 이 경우라 하더라도 성막 속도를 큰 폭으로 높일 수 있다.
<실시예 2>
본 발명의 실시예 2로서, CVD－TiN 성막과 ALD－AlN 성막의 반복에 의한 적층막의 성막 평가(단면 TEM 사진 분석)에 대해 설명한다. 도 7(a)는, ALD－AlN 성막과 CVD－TiN 성막을 반복하여 수행하여, 5층으로 이루어지는 적층막(TiAlN　5　 layer), 11층으로 이루어지는 적층막(TiAlN　11　layer), 21층으로 이루어지는 적층막(TiAlN　21　layer)을 형성한 후의, 각각의 단면 TEM 사진을 나타내고 있다. 또한, 도 7(b)는, ALD－AlN 성막과 CVD－TiN 성막을 반복하여 수행하여, 5층으로 이루어지는 적층막(TiAlN　5　layer), 11층으로 이루어지는 적층막(TiAlN　11　layer), 21층으로 이루어지는 적층막(TiAlN　21　layer)을 형성하고, 900℃에서 N2 아닐을 수행한 후의, 각각의 단면 TEM 사진을 나타내고 있다. 한편, 본 평가에 있어서의 CVD－TiN 성막 및 ALD－AlN 성막은, 양 쪽 모두, 처리 조건을 상술의 실시 형태에 있어서의 처리 조건의 범위 내의 값으로 설정하여 수행했다. 또한, 양 쪽 모든 경우에도 적층막 형성시에는, 최초 및 최후에 AlN층을 형성했다. 즉, 적층막의 최하층 및 최상층을 AlN층으로 했다. 또한, 적층막의 타겟 막두께는 20nm~22nm 정도로 했다.
도 7(a), 도 7(b)로부터, 11층으로 이루어지는 적층막(TiAlN　11　layer)과 21층으로 이루어지는 적층막(TiAlN　21　layer)에 있어서는, N2 아닐 실시 유무에 관계없이, TiN층과 AlN층의 경계가 불명료하게 되는 것을 알 수 있다. 21층으로 이루어지는 적층막(TiAlN　21　layer)에 있어서는, N2 아닐 실시 유무에 관계없이, TiN층과 AlN층의 경계를 거의 판별할 수 없어, 외관은 한 층의 TiAlN막과 동등하다고 말할 수 있다. 즉, 동일한 두께의 막을 형성하는 경우 적층막의 층의 수가 많아질수록(CVD－TiN 성막과 ALD－AlN 성막의 반복 회수가 많아질수록), TiN층과 AlN층의 경계가 불명료하게 되어(각 층이 섞여), 한 층의 TiAlN막에 가까워지는 것을 알 수 있다. 한편, N2 아닐을 수행한 경우와 수행하지 않는 경우를 비교하면, 적층막은 외관상 거의 차이는 없고, 또한, 어떠한 경우도 막이 벗겨지는 일이 발생하지 않는 것도 확인할 수 있다.
<실시예 3>
본 발명의 실시예 3으로서, CVD－TiN 성막과 ALD－AlN 성막의 반복에 의한 적층막의 성막 평가(XPS 깊이 방향 프로파일 분석)에 대해 설명한다. 도 8(a)는, 11층(22nm)으로 이루어지는 적층막(TiAlN　11　layer)을 형성하고(TiN：2nm, AlN：2nm), 900℃에서 N2 아닐을 수행한 후의 XPS 깊이 방향 프로파일을 나타내는 도이며, 도 8(b)는, 21층(21nm)으로 이루어지는 적층막(TiAlN　21　layer)을 형성하고(TiN：1nm, AlN：1nm), 900℃에서 N2 아닐을 수행한 후의 XPS 깊이 방향 프로파일을 나타내는 도이다. 양 도면 모두 횡축은 스퍼터 시간(깊이 방향과 동일한 의미)을, 종축은 막 중의 각 원자의 농도를 나타내고 있다. 한편, 본 평가에 있어서의 CVD－TiN 성막 및 ALD－AlN 성막은, 양 쪽 모두, 처리 조건을 상술의 실시 형태에 있어서의 처리 조건의 범위 내의 값으로 설정하여 수행했다. 또한, 양 쪽 모두 적층막 형성시는, 최초 및 최후에 AlN층을 형성했다. 즉, 적층막의 최하층 및 최상층을 AlN층으로 했다.
도 8(a), 도 8(b)로부터, XPS 깊이 방향 프로파일 분석에 의해, TiAlN막 중의 탄소(C) 농도는, 11층으로 이루어지는 적층막(TiAlN　11　layer)을 형성하고, 900℃에서 N2 아닐을 수행한 경우는 10atom%보다 낮고, 21층으로 이루어지는 적층 막(TiAlN　21　layer)를 형성하고, 900℃에서 N2 아닐을 수행한 경우는 5atom%보다 낮은 것을 알 수 있다.
<실시예 4>
본 발명의 실시예 4로서, CVD－TiN 성막과 ALD－AlN 성막의 반복에 의한 적층막의 성막 평가(TiAlN막에 있어서의 Al농도 제어와 저항율의 분석)에 대해 설명한다. 도 9(a)는, 11층의 적층막으로 구성된 TiAlN막에 있어서의 Al/Ti 농도의 ALD－AlN 사이클수 의존성을 나타내는 도이다. 도 9(a)의 횡축은 ALD－AlN 사이클수를, 좌측의 종축은 Al 농도를, 우측의 종축은 Ti 농도를 나타내고 있다. 도 9(b)는, 저항율의 Al 농도 의존성을 나타내는 도이다. 도 9(b)의 횡축은 Al농도를, 종축은 저항율을 나타내고 있다. 한편, 본 평가에 있어서의 CVD－TiN 성막 및 ALD－AlN 성막은, 양 쪽 모두, 처리 조건을 상술의 실시 형태에 있어서의 처리 조건의 범위 내의 값으로 설정하여 수행했다. 또한, 양 쪽 모든 경우도 적층막 형성시에는, 최초 및 최후에 AlN층을 형성했다. 즉, 적층막의 최하층 및 최상층을 AlN층으로 했다. 또, TiN의 막두께는 2nm로 고정으로 하고, AlN의 막두께는 ALD－AlN 사이클수를 바꿈으로써 변화시켰다.
도 9(a)로부터, TiAlN막에 있어서의 Al농도는, ALD－AlN 사이클수를 바꿈으로써, 약 35atom%까지 제어할 수 있는 것을 알 수 있다. 또한, 도 9(b)로부터, TiAlN막의 저항율은 Al농도가 높아질수록, 증대하는 경향이 있는 것을 알 수 있다.
<실시예 5>
본 발명의 실시예 5로서, CVD－TiN 성막과 ALD－AlN 성막의 반복에 의한 적층막의 성막 평가(TEM/SEM/AFM 분석)에 대해 설명한다. 도 10(a)는, CVD－TiN 성막과 ALD－AlN 성막의 반복에 의해 TiAlN막을 형성하고, 900℃에서 N2 아닐을 수행한 후의 SEM 사진을 나타내고 있다. 도 10(b)는, CVD－TiN 성막과 ALD－AlN 성막의 반복에 의해 TiAlN막을 형성하고, 900℃에서 N2 아닐을 수행한 후의 단면 TEM 사진을 나타내고 있다. 도 10(c)는, CVD－TiN 성막과 ALD－AlN 성막의 반복에 의해 TiAlN막을 형성하고, 900℃에서 N2 아닐을 수행한 후의 AFM 사진을 나타내고 있다. 모든 경우에 TiAlN막은 21층(21nm)의 적층막으로 구성했다(TiN：1nm, AlN：1nm). 한편, 본 평가에 있어서의 CVD－TiN 성막 및 ALD－AlN 성막은, 모두, 처리 조건을 상술의 실시 형태에 있어서의 처리 조건의 범위 내의 값으로 설정하여 수행했다. 또한, 모든 경우에 적층막 형성시에는, 최초 및 최후에 AlN층을 형성했다. 즉, 적층막의 최하층 및 최상층을 AlN층으로 했다.
도 10(a), 도 10(b), 도 10(c)으로부터, TiAlN막에는 그레인(grain)의 응축과 막이 벗겨지는 일이 발생하지 않는 것을 알 수 있다. 또한, 이들의 막의 표면은 비교적 편평한(RMS=1.0nm) 것을 알 수 있다.
<실시예 6>
본 발명의 실시예 6으로서, CVD－TiN 성막과 ALD－AlN 성막의 반복에 의해 형성한 TiAlN막을 pMOS의 게이트 전극에 적용한 pMOS 어플리케이션 평가에 대해 설명한다. 도 11(a)는, 평가 샘플 구조를 나타내고 있고, CVD－TiN 성막과 ALD－AlN 성막의 반복에 의해 형성한 TiAlN막을 게이트 전극에 적용한 p－MOSFET의 게이트 구조를 나타내고 있다. 구체적으로는, 실리콘 웨이퍼 상에 계면층으로서 SiON막을 형성하고, 그 위에 고유전율 게이트 절연막으로서 HfSiON막을 형성하고, 그 위에 메탈 게이트 전극으로서 상술의 방법에 의해 TiAlN막, 그리고 W막을 형성한 구조를 나타내고 있다[W/TiAlN/Hf(Al)SiON/SiON/Si웨이퍼]. 한편, 도면 중, Hf(Al)SiON이라고 되어 있는 것은, 이 구조에 의해, TiAlN막 중의 Al가, HfSiON막 중에 혼입하는 것을 나타내고 있다. 또한 계면층으로서는, SiON막 대신에 SiO2막을 이용해도 된다. 도 11(b)는, ALD－TiAlN, 즉, CVD－TiN 성막과 ALD－AlN 성막의 반복에 의해 TiAlN막을 형성할 때의 컨디션과 그 적층 구조를 나타내고 있다. 도 11(c)는, 실효 일함수의 TiAlN막에 있어서의 Al농도 의존성을 나타내는 도이다. 도 11(c)의 횡축은 TiAlN에 있어서의 Al농도를, 좌측의 종축은 실효 일함수를, 우측의 종축은 EOT를 나타내고 있다. 도면 중 ○표 및 □표는 실효 일함수 및 EOT를 각각 나타내고 있다. 한편, 이 평가에서는, TiAlN막에 있어서의 Al농도를 10%, 20%, 30%로 바꾼 3 종류의 샘플을 준비했다. 또한, 본 평가에 있어서의 CVD－TiN 성막 및 ALD－AlN 성막은, 모두, 처리 조건을 상술의 실시 형태에 있어서의 처리 조건의 범위 내의 값으로 설정하여 수행했다. 또한, TiAlN막은 21층의 적층막으로 구성하고, 모든 경우에, 적층막 형성시에는, 최초 및 최후에 AlN층을 형성했다. 즉, 적층막의 최하층 및 최상층을 AlN층으로 했다. 또한, 실효 일함수는, 1000℃에서의 활성화 아닐(Spike) 후의 데이터를 나타내고 있다.
도 11(c)로부터, 본 실시예에 있어서의 TiAlN막(Al농도：30%)을 메탈 게이트 전극으로서 이용함으로써, 실효 일함수는 4.8eV까지 개선되는 것을 알 수 있다.
<실시예 7>
본 발명의 실시예 7로서, CVD－TiN 성막과 ALD－AlN 성막의 반복에 의해 형성한 TiAlN막을 pMOS의 게이트 전극에 적용한 pMOS 어플리케이션 평가에 대해 설명한다. 본 평가에서는, TiAlN막을 형성할 때, 고유전율 게이트 절연막 상에 ALD－AlN막을 최초로 성막한 경우(AlN 퍼스트)와 CVD－TiN막을 최초로 성막한 경우(TiN 퍼스트)에 있어서의 실효 일함수 및 EOT를 각각 비교했다.
도 12(a) 및 도 13(a)은, 평가 샘플 구조를 나타내고 있고, CVD－TiN 성막과 ALD－AlN 성막의 반복에 의해 형성한 TiAlN막을 게이트 전극에 적용한 p－MOSFET의 게이트 구조를 나타내고 있다. 구체적으로는, 실리콘 웨이퍼 상에 계면층으로서 SiON막을 형성하고, 그 위에 고유전율 게이트 절연막으로서 HfSiON막을 형성하고, 그 위에 메탈 게이트 전극으로서 상술의 방법에 의해 TiAlN막, 그리고 W막을 형성한 구조를 나타내고 있다(W/TiAlN/HfSiON/SiON/Si 웨이퍼). 한편, TiAlN막 중의 Hf의 농도는 75%로 했다. 한편, 계면층으로서는, SiON막 대신에 SiO2막을 이용해도 된다.
도 12(b) 및 도 13(b)는, 본 실시예에 따른 ALD－TiAlN, 즉, CVD－TiN 성막과 ALD－AlN 성막의 반복에 의해 TiAlN막을 형성할 때의 컨디션과 그 적층 구조를 나타내고 있다. 한편, 도 12(b)에 나타내는 TiAlN막은, ALD－AlN막을 최초로 형성 하고, CVD－TiN막과 ALD－AlN막을 교대로 11층 적층함으로써 형성했다. 즉, 적층막의 최하층 및 최상층을 각각 AlN층으로 했다. 한편, 최상층의 AlN층의 막두께는 3nm로 했다. 또한, 도 13(b)에 나타내는 TiAlN막은, ALD－AlN막을 최초로 형성하고, CVD－TiN막과 ALD－AlN막을 교대로 21층 적층함으로써 형성했다. 즉, 적층막의 최하층 및 최상층을 각각 AlN층으로 했다. 한편, 최상층의 AlN층의 막두께는 3nm로 했다.
도 12(c) 및 도 13(c)는, 비교예에 따른 ALD－TiAlN, 즉, CVD－TiN 성막과 ALD－AlN 성막의 반복에 의해 TiAlN막을 형성할 때의 컨디션과 그 적층 구조를 나타내고 있다. 한편, 도 12(c)에 나타내는 TiAlN막은, CVD－TiN막을 최초로 형성하고, CVD－TiN막과 ALD－AlN막을 교대로 10층 적층함으로써 형성했다. 즉, 적층막의 최하층을 TiN층으로 하고, 최상층을 AlN층으로 했다. 한편, 최상층의 AlN층의 막두께는 3nm로 했다. 또한, 도 13(c)에 나타내는 TiAlN막은, CVD－TiN막을 최초로 형성하고, CVD－TiN막과 ALD－AlN막을 교대로 20층 적층함으로써 형성했다. 즉, 적층막의 최하층을 TiN층으로 하고, 최상층을 AlN층으로 했다. 한편, 최상층의 AlN층의 막두께는 3nm로 했다.
도 12(d) 및 도 13(d)는, 실효 일함수의 TiAlN막에 있어서의 Al농도 의존성을 나타내는 도이다. 도 12(d) 및 도 13(d)의 횡축은 TiAlN에 있어서의 Al농도를, 좌측의 종축은 실효 일함수를, 우측의 종축은 EOT를 나타내고 있다. 도면 중 ○표 및 □표는, ALD－AlN막을 최초로 형성했을 경우의 실효 일함수 및 EOT를, ●표 및 ■표는, CVD－TiN막을 최초로 형성했을 경우의 실효 일함수 및 EOT를 각각 나타내 고 있다. 한편, 이 평가에서는, TiAlN막에 있어서의 Al농도를 10%, 20%, 30%로 바꾼 3 종류의 샘플을 준비했다. 또, 본 평가에 있어서의 CVD－TiN 성막 및 ALD－AlN 성막은, 모두, 처리 조건을 상술의 실시 형태에 있어서의 처리 조건의 범위 내의 값으로 설정하여 수행했다. 또한, 실효 일함수는, 1000℃에서의 활성화 아닐(Spike) 후의 데이터를 나타내고 있다.
게이트 전극으로서 ALD－TiAlN막을 이용하는 목적의 하나로, SiON막이나 SiO2막 등의 계면층과 HfSiON막 등의 High－k막(고유전율막)과의 계면까지, TiAlN막으로부터 Al를 효율적으로 확산시키고, 게이트 전극의 실효 일함수를 개선시키는 경우가 있다. 도 12(d) 및 도 13(d)으로부터, ALD－AlN막을 최초로 성막할지, CVD－TiN막을 최초로 성막할지에 따라, 실효 일함수의 개선폭이 달라지는 것을 알 수 있다. 즉, ALD－AlN막을 최초로 형성한 경우에는, TiAlN막으로부터 하층 방향으로 Al가 확산하기 쉬운 상태가 되고, 11층, 21층의 양 쪽 모든 샘플에 있어서도 실효 일함수의 개선폭은 커, 4.6eV로부터 4.8eV로 0.2eV의 개선을 확인할 수 있다. 이에 반해, CVD－TiN막을 최초로 형성한 경우에는, Al가 확산하기 어려운 상태로 되고, 10층, 20층의 모든 샘플에 있어서도 실효 일함수의 개선 폭이 작은 것을 알 수 있다. 이것은, 최초로 형성한 TiN막이, TiAlN막으로부터 하층 방향으로의 Al의 확산을 블록해 버리는(TiN가 Al의 확산을 블록하는 확산 블록층으로서 작용해 버리는) 것이 하나의 요인이라고 생각할 수 있다. 일반적으로, Al를 확산시키는 것에 의한 실효 일함수의 개선폭은 0.2eV정도라고 일컬어지고 있고, ALD－AlN막을 최초로 형 성하는 경우의 쪽이, 효율적으로 Al를 확산할 수 있고, Al 도핑 효과가 발휘되기 쉬운 것을 알 수 있다.
<실시예 8>
본 발명의 실시예 8로서, CVD－TiN 성막과 ALD－AlN 성막의 반복에 의해 형성한 TiAlN막을 pMOS의 게이트 전극에 적용한 pMOS 어플리케이션 평가에 대해 설명한다. 본 평가에서는, TiAlN막의 형성에 있어서, 최후에 CVD－TiN막을 성막한 경우(TiN 라스트)와 최후에 ALD－AlN막을 성막한 경우(AlN 라스트), 즉 최상층을 CVD－TiN막으로 한 경우와 최상층을 ALD－AlN막으로 한 경우에 있어서의 TiAlN막의 내산화(耐酸化) 특성을 비교했다.
도 14(a)는, 최상층을 CVD－TiN막으로 한 TiAlN막의 산화 정도의 경시(經時) 변화를 나타내는 도이다. 도 14(a)의 횡축은 TiAlN막 형성 후의 TiAlN막의 대기(大氣)에의 노출 시간을, 종축은 TiAlN막의 전기 저항율을 각각 나타내고 있다. 한편, 도면 중 ○표는, CVD－TiN막의 전기 저항율을 나타내고 있다. 한편, 최상층에는 ALD－AlN막은 성막되지 않고, CVD－TiN막 중의 Al의 함유율은 0%이다. 도면 중 □표는, CVD－TiN막의 성막과 ALD－AlN막의 성막을 교대로 반복함으로서 형성되고, 최상층이 CVD－TiN막인 TiAlN막의 전기 저항율을 나타내고 있다. 한편, 각 ALD－AlN막은 각각 18회의 ALD 사이클을 거쳐 성막되어 있고, TiAlN막 중의 Al의 함유율은 30%이다. 도면 중 △표는, CVD－TiN막의 성막과 ALD－AlN막의 성막을 교대로 반복함으로써 형성되고, 최상층이 CVD－TiN막인 TiAlN막의 전기 저항율을 나타내고 있다. 한편, 각 ALD－AlN막은 각각 9회의 ALD 사이클을 거쳐 성막되어 있고, TiAlN 막 중의 Al의 함유율은 20%이다. 도면 중 ◇표는, CVD－TiN막의 성막과 ALD－AlN막의 성막을 교대로 반복함으로써 형성되고, 최상층이 CVD－TiN막인 TiAlN막의 전기 저항율을 나타내고 있다. 한편, 각 ALD－AlN막은 각각 4회의 ALD 사이클을 거쳐 성막되어 있고, TiAlN막 중의 Al의 함유율은 15%이다.
도 14(b)는, 최상층을 ALD－AlN막으로 한 TiAlN막의 산화 정도의 경시 변화를 나타내는 도이다. 도 14(b)의 횡축은 TiAlN막 형성 후의 TiAlN막의 대기에의 노출 시간을, 종축은 TiAlN막의 전기 저항율을 각각 나타내고 있다. 한편, 도면 중 ○표는, CVD－TiN막을 성막한 후, 최상층에 ALD－AlN막을 성막함으로써 형성한 TiAlN막의 전기 저항율을 나타내고 있다. 한편, 최상층의 ALD－AlN막은 18회의 ALD 사이클을 거쳐 성막되어 있다. 도면 중 □표는, CVD－TiN막의 성막과 ALD－AlN막의 성막을 교대로 반복함으로써 형성되고, 최상층이 ALD－AlN막인 TiAlN막의 전기 저항율을 나타내고 있다. 한편, 각 ALD－AlN막은 각각 18회의 ALD 사이클을 거쳐 성막되어 있고, TiAlN막 중의 Al의 함유율은 30%이다. 도면 중 △표는, CVD－TiN막의 성막과 ALD－AlN막의 성막을 교대로 반복함으로써 형성되고, 최상층이 ALD－AlN막인 TiAlN막의 전기 저항율을 나타내고 있다. 한편, 최상층의 ALD－AlN막은 각각 18회의 ALD 사이클을 거쳐 성막되고, 그것보다 하층측의 ALD－AlN막은 각각 9회의 ALD 사이클을 거쳐 성막되어 있으며, TiAlN막 중의 Al의 함유율은 20%이다. 도면 중 ◇표는, CVD－TiN막의 성막과 ALD－AlN막의 성막을 교대로 반복함으로써 형성되고, 최상층이 ALD－AlN막인 TiAlN막의 전기 저항율을 나타내고 있다. 한편, 최상층의 ALD－AlN막은 각각 18회의 ALD 사이클을 거쳐 성막되고, 그것보다 하층측의 ALD －AlN막은 각각 4회의 ALD 사이클을 거쳐 성막되어 있으며, TiAlN막 중의 Al의 함유율은 15%이다.
도 14(a)로부터, 최상층을 CVD－TiN막으로 한 TiAlN막에 있어서는, 대기에의 노출 시간의 경과와 함께 전기 저항율이 상승하고 있고, 산화되기 쉬운 것을 알 수 있다. 이에 대해서, 도 14(b)로부터, 최상층을 ALD－AlN막으로 한 TiAlN막에 있어서는, 대기에의 노출 시간이 경과해도 전기 저항율이 거의 상승하지 않고, 산화되기 어려운 것을 알 수 있다. 이것은, 최상층에 성막된 ALD－AlN막이, 대기 중의 산소가 CVD－TiN막 중에 들어가는 것을 블록하는 산소 블록층으로서 작용하고 있는 것이 하나의 요인이라고 생각할 수 있다. 반대로, 최상층을 CVD－TiN막으로 하면, 대기 중의 산소가 CVD－TiN막 중에 들어가기 쉽게 되고, TiAlN막의 산화가 발생하기 쉬운 것이라고 생각할 수 있다. 게이트 전극 중에 산소가 많이 포함되어 있으면, 고온 열처리를 실시함으로써 게이트 전극 중의 산소가 HfSiON 등의 High－k막을 통과해 버려, SiON나 SiO2 등의 계면층까지 확산하고, 결과적으로 EOT가 증가해 버려, 트랜지스터의 스케일링을 저해하는 경우가 있는데, 최상층을 ALD－AlN막으로 함으로써, 이러한 과제를 해결할 수 있다.
<본 발명의 또 다른 실시 형태>
한편, 상술의 실시 형태에서는, 기판 처리 장치로서 한 번에 1 매의 기판을 처리하는 매엽식(枚葉式)의 장치를 이용하여 성막하는 예에 대해 설명했는데, 본 발명은 상술의 실시 형태에 한정되지 않는다. 예를 들면, 기판 처리 장치로서 한 번에 복수 매의 기판을 처리하는 배치(batch)식의 종형 장치를 이용하여 성막하도록 해도 된다.
또한, 상술의 실시 형태에서는, CVD법 및 ALD법을 병용하여 성막 속도를 향상시키고, 스루풋의 저하를 해소하는 예에 대해 설명했는데, 이 배치식의 종형 장치를 이용하면, ALD법만으로 성막하는 경우라 하더라도, 한 번에 처리하는 기판의 매수를 늘림으로써, 스루풋의 저하를 해소할 수 있다. 이하, 이 종형 장치, 즉 종형 ALD 장치를 이용하여 ALD법만으로 성막하는 방법에 대해 설명한다.
도 15는, 본 실시 형태에서 적합하게 이용되는 종형 ALD 장치의 종형 처리로의 개략 구성도이며, (a)는 처리로(302) 부분을 종단면에서 나타내고, (b)는 처리로(302) 부분을 도 15(a)의 A－A선 단면도로 나타낸다.
도 15(a)에 나타내는 바와 같이, 처리로(302)는 가열 수단(가열 기구)으로서의 히터(307)를 갖는다. 히터(307)는 원통 형상으로서, 보지판으로서의 히터 베이스에 지지됨으로써 수직으로 설치되어 있다.
히터(307)의 내측에는, 히터(307)와 동심원 형상으로 반응관으로서의 프로세스 튜브(303)가 배설되어 있다. 프로세스 튜브(303)는, 예를 들면 석영(SiO2)이나 탄화 실리콘(SiC) 등의 내열성 재료로 이루어지고, 상단이 폐색하고 하단이 개구한 원통 형상으로 형성되어 있다. 프로세스 튜브(303)의 통 중공부(中空部)에는 처리실(301)이 형성되어 있고, 기판으로서의 웨이퍼 (200)를, 후술하는 보트(317)에 의해 수평 자세로 수직 방향에 다단으로 정렬한 상태로 수용 가능하게 구성되어 있 다.
프로세스 튜브(303)의 하부에는, 프로세스 튜브(303)와 동심원 형상으로 매니폴드(309)가 배설되어 있다. 매니폴드(309)는, 예를 들면 스테인리스 등으로 이루어지고, 상단 및 하단이 개구한 원통 형상으로 형성되어 있다. 매니폴드(309)는, 프로세스 튜브(303)에 계합하고 있고, 프로세스 튜브(303)를 지지하도록 설치되어 있다. 한편, 매니폴드(309)와 프로세스 튜브(303)와의 사이에는, 씰 부재로서의 O링(320a)이 설치되어 있다. 매니폴드(309)가 히터 베이스에 지지됨으로써, 프로세스 튜브(303)는 수직으로 설치된 상태로 되어 있다. 프로세스 튜브(303)와 매니폴드(309)에 의해 반응 용기가 형성된다.
매니폴드(309)에는, 제1 가스 도입부로서의 제1 노즐(333a)과 제2 가스 도입부로서의 제2 노즐(333b)이, 매니폴드(309)의 측벽을 관통하도록 접속되어 있다. 제1 노즐(333a)와 제2 노즐(333b)는, 각각 수평부와 수직부를 가지는 L자 형상이며, 수평부가 매니폴드(309)에 접속되고, 수직부가 프로세스 튜브(303)의 내벽과 웨이퍼(200)와의 사이에 있어서의 원호 형상의 공간에, 프로세스 튜브(303)의 하부로부터 상부의 내벽을 따라, 웨이퍼(200)의 적재 방향을 향해 입상(立上)하도록 설치되어 있다. 제1 노즐(333a), 제2 노즐(333b)의 수직부의 측면에는, 가스를 공급하는 공급공(孔)인 제1 가스 공급공(348a), 제2 가스 공급공(348b)이 각각 설치되어 있다. 이 제1 가스 공급공(348a), 제2 가스 공급공(348b)은, 각각 하부에서 상부에 걸쳐서 동일한 개구 면적을 갖고, 아울러 동일한 개구 피치로 설치되어 있다.
제1 노즐(333a), 제2 노즐(333b)에 접속되는 가스 공급계는, 상술의 실시 형 태와 동일하다. 다만, 본 실시 형태에서는, 제1 노즐(333a)에 제1 원료 가스 공급계 및 제2 원료 가스 공급계가 접속되고, 제2 노즐(333b)에 반응 가스 공급계가 접속되는 점이, 상술의 실시 형태와 다르다. 즉, 본 실시 형태에서는, 원료 가스(제1 원료 가스, 제2 원료 가스)와 반응 가스를, 다른 노즐에 의해 공급한다. 한편, 각 원료 가스를 모두 다른 노즐에 의해 공급하도록 해도 된다.
매니폴드(309)에는, 처리실(301) 내의 분위기를 배기하는 배기관(331)이 설치되어 있다. 배기관(331)에는, 압력 검출기로서의 압력 센서(345) 및 압력 조정기로서의 APC(Auto　Pressure　Controller) 밸브(342)를 개재하여, 진공 배기 장치로서의 진공 펌프(346)가 접속되어 있고, 압력 센서(345)에 의해 검출된 압력 정보에 근거하여 APC 밸브(342)를 조정함으로써, 처리실(301) 내의 압력이 소정의 압력(진공도)이 되도록 진공 배기할 수 있도록 구성되어 있다. 한편, APC 밸브(342)는 밸브를 개폐하여 처리실(301) 내의 진공 배기·진공 배기 정지를 할 수 있고, 또한 밸브 개방도를 조정하여 처리실(301) 내의 압력을 조정할 수 있도록 구성되어 있는 개폐밸브이다.
매니폴드(309)의 하부에는, 매니폴드(309)의 하단 개구를 기밀하게 폐색 가능한 노구 개체(爐口蓋體)로서의 씰 캡(319)이 설치되어 있다. 씰 캡(319)은, 매니폴드(309)의 하단에 수직 방향 하측으로부터 당접(當接)되도록 되어 있다. 씰 캡(319)은, 예를 들면 스테인리스 등의 금속으로 이루어지고, 원반 형상으로 형성되어 있다. 씰 캡(319)의 상면에는, 매니폴드(309)의 하단과 당접하는 씰 부재로서의 O링(320b)이 설치되어 있다. 씰 캡(319)의 처리실(301)과 반대 측에는, 후술하 는 보트(317)를 회전시키는 회전 기구(367)가 설치되어 있다. 회전 기구(367)의 회전축(355)은, 씰 캡(319)를 관통하여, 보트(317)에 접속되어 있고, 보트(317)를 회전시킴으로써 웨이퍼(200)를 회전시키도록 구성되어 있다. 씰 캡(319)은, 프로세스 튜브(303)의 외부에 배치된 승강 기구로서의 보트 엘리베이터(315)에 의해, 수직 방향으로 승강되도록 구성되어 있고, 이에 의해 보트(317)를 처리실(301) 내에 대해 반입 반출하는 것이 가능하도록 되어 있다.
기판 보지구로서의 보트(317)는, 예를 들면 석영이나 탄화규소 등의 내열 재료로 이루어지고, 복수 매의 웨이퍼(200)를 수평 자세이면서 서로 중심을 가지런히 한 상태로 정렬시켜 다단으로 보지하도록 구성되어 있다. 한편, 보트(317)의 하부에는, 예를 들면 석영이나 탄화규소 등의 내열 재료로 이루어지는 단열 부재(318)가 설치되어 있고, 히터(307)로부터의 열이 씰 캡(319) 측에 전달되기 어렵도록 구성되어 있다. 프로세스 튜브(303) 내에는, 온도 검출기로서의 온도 센서(363)가 설치되어 있고, 온도 센서(363)에 의해 검출된 온도 정보에 근거하여 히터(307)에의 통전(通電) 상태를 조정함으로써, 처리실(301) 내의 온도가 소정의 온도 분포가 되도록 구성되어 있다. 온도 센서(363)는, 제1 노즐(333a) 및 제2 노즐(333b)과 마찬가지로, 프로세스 튜브(303)의 내벽을 따라 설치되어 있다.
제어부(제어 수단)인 컨트롤러(380)는, APC 밸브(342), 히터(307), 온도 센서(363), 진공 펌프(346), 회전 기구(367), 보트 엘리베이터(315), 밸브(ｖa1~ｖa4, ｖb1~ｖb4, ｖc1~ｖc2, ｖd1~ｖd2, ｖe1~ｖe2), 고내구 고속 가스 밸브(V), 유량 컨트롤러(222a, 222b, 222c, 222d, 222e) 등의 동작을 제어한다.
다음에, 상기 구성에 따른 종형 ALD 장치의 처리로(302)를 이용하여, 반도체 장치의 제조 공정의 일 공정으로서 ALD법에 의해 웨이퍼(200) 상에 박막을 형성하는 기판 처리 공정에 대해, 도 16을 참조하면서 설명한다. 여기에서는, ALD－AlN 공정과 ALD－TiN 공정을 교대로 반복함으로써, 표면에 SiON막을 개재하여 HfSiON막이 형성된 웨이퍼(200) 상에, TiAlN막을 형성하고, 그 때, 최초로 AlN막을 형성하고(AlN 퍼스트), 최후에도 AlN막을 형성하는(AlN 라스트) 예에 대해 설명한다. 또한, 여기에서는, 제1 원료, 제2 원료, 반응 가스로서 각각, TiCl4, TMA, NH3을 이용한다. 한편, 이하의 설명에 있어서, 종형 ALD 장치를 구성하는 각 부의 동작은, 컨트롤러(380)에 의해 제어된다.
복수 매의 웨이퍼(200)를 보트(317)에 장전(wafer charging)한다. 그리고, 도 15(a)에 나타내는 바와 같이, 복수 매의 웨이퍼(200)를 보지한 보트(317)를, 보트 엘리베이터(315)에 의해 들어올려 처리실(301) 내에 반입(boat load)한다. 이 상태에서, 씰 캡(319)은 O링(320b)을 개재하여 매니폴드(309)의 하단을 씰한 상태로 된다.
처리실(301) 내가 원하는 압력(진공도)이 되도록, 진공 펌프(346)에 의해 처리실(301) 내를 진공 배기한다. 이 때, 처리실(301) 내의 압력을 압력 센서(345)로 측정하고, 이 측정된 압력에 근거하여, APC 밸브(342)를 피드백 제어한다. 또한, 처리실(301) 내가 원하는 온도가 되도록, 히터(307)에 의해 가열한다. 이 때, 처리실(301) 내가 원하는 온도 분포가 되도록, 온도 센서(363)가 검출한 온도 정보에 근거하여 히터(307)에의 통전 상태를 피드백 제어한다. 이어서, 회전 기구(367)에 의해 보트(317)를 회전시킴으로써, 웨이퍼(200)를 회전시킨다.
그 후, ALD－AlN 공정과 ALD－TiN 공정을 교대로 소정 회수 반복함으로써, 웨이퍼(200)(HfSiON막) 상에, ALD－AlN막과 ALD－TiN막을 교대로 적층하여 TiAlN막을 형성한다. 이 때, 처음에 ALD－AlN 공정을 수행함으로써, ALD－AlN막을 처음에 형성한다(AlN 퍼스트). 또한, 최후에도 ALD－AlN 공정을 수행함으로써, 최후에도 ALD－AlN막을 형성한다(AlN 라스트). 즉, TiAlN막의 최하층 및 최상층을 모두 ALD－AlN막으로 한다.
한편, ALD－AlN 공정의 순서는, 상술의 실시 형태에 있어서의 ALD－AlN 공정(S8)과 동일하다. 한편, ALD－TiN 공정의 순서는, 상술의 실시 형태에 있어서의 CVD－TiN 공정(S6)과는 다르다. 이하, ALD－TiN 공정에 대해 설명한다.
<제1 원료 가스 공급 공정>
ALD－TiN 공정에서는, 진공 펌프(346)를 작동시킨 상태로, 밸브(ｖa4)를 닫고, 밸브(ｖa3)를 개방하여, 처리실(301) 내에의 제1 원료 가스(Ti원료)의 공급을 개시한다. 제1 원료 가스는, 제1 노즐(333a)을 개재하여 처리실(301) 내의 웨이퍼(200) 상에 균일하게 공급된다. 잉여의 제1 원료 가스는, 배기관(331)으로 배기된다(제1 원료 가스 공급 공정). 이 때 처리 온도, 처리 압력은, 제1 원료 가스가 자기 분해하지 않을 정도의 처리 온도, 처리 압력으로 되기 때문에, ALD－AlN 공정에서 웨이퍼(200) 상에 형성된 AlN막 상에, 제1 원료 가스의 가스 분자가 흡착한다. 밸브(ｖa3)를 열고 제1 원료 가스의 공급을 개시한 후, 소정 시간이 경과하면 밸브(ｖa3)를 닫고, 밸브(ｖa4)를 개방하여, 처리실(301) 내에의 제1 원료 가스의 공급을 정지한다. 또한, 동시에, 밸브(ｖa1, ｖa2)를 닫고, 제1 버블러(220a)에의 캐리어 가스의 공급도 정지한다.
<퍼지 공정>
밸브(ｖa3)를 닫아 제1 원료 가스의 공급을 정지한 후에는, 밸브(ｖd1, ｖd2, ｖe1, ｖe2)를 개방하여, 처리실(301) 내에 N2 가스를 공급한다. N2 가스는, 제1 노즐(333a) 및 제2 노즐(333b)을 개재하여 처리실(301) 내에 공급되고, 배기관(331)으로 배기된다. 이에 의해, 처리실(301) 내에 잔류하고 있는 제1 원료 가스를 제거하고, 처리실(301) 내를 N2 가스에 의해 퍼지한다.
<반응 가스 공급 공정>
처리실(301) 내의 퍼지가 완료하면, 밸브(ｖc1, ｖc2)를 개방하고, 처리실(301) 내에의 반응 가스(NH3 가스)의 공급을 개시한다. 반응 가스는, 제2 노즐(333b)을 개재하여 처리실(301) 내의 웨이퍼(200) 상에 균일하게 공급되고, ALD－AlN 공정에서 웨이퍼(200) 상에 형성된 AlN막 상에 흡착하고 있는 제1 원료 가스의 가스 분자와 반응하여, AlN막 상에 1 원자층 미만(1Å 미만) 정도의 TiN막을 생성한다. 잉여의 반응 가스나 반응 부생성물은, 배기관(331)으로 배기된다(반응 가스 공급 공정). 밸브(ｖc1, ｖc2)를 개방하여 반응 가스의 공급을 개시한 후, 소정 시간이 경과하면 밸브(ｖc1, ｖc2)를 닫아, 처리실(301) 내에의 반응 가스의 공급을 정지한다.
<퍼지 공정>
밸브(ｖc1, ｖc2)를 닫아, 반응 가스의 공급을 정지한 후에는, 밸브(ｖd1, ｖd2, ｖe1, ｖe2)를 개방하여, 처리실(301) 내에 N2 가스를 공급한다. N2 가스는, 제1 노즐(333a) 및 제2 노즐(333b)을 개재하여 처리실(301) 내에 공급되고, 배기관(331)으로 배기된다. 이에 의해, 처리실(301) 내에 잔류하고 있는 반응 가스나 반응 부생성물을 제거하고, 처리실(301) 내를 N2 가스에 의해 퍼지한다.
<사이클 처리>
이상의 제1 원료 가스 공급 공정, 퍼지 공정, 반응 가스 공급 공정, 퍼지 공정을 1 사이클로 하여 이 ALD 사이클을 소정 회수(n＇사이클) 실시하는 사이클 처리를 수행함으로써, ALD－AlN 공정에서 웨이퍼(200) 상에 형성된 TiN막 상에, 원하는 막두께의 TiN막을 형성한다.
ALD－AlN 공정과 ALD－TiN 공정을 교대로 소정 회수 반복함으로써 웨이퍼(200)(HfSiON막) 상에 소정 막두께의 TiAlN막을 형성한 후, 보트 엘리베이터(315)에 의해 씰 캡(319)을 하강시켜, 매니폴드(309)의 하단을 개구시킴과 함께, 소정 막두께의 TiAlN막이 형성된 후의 웨이퍼(200)를, 보트(317)에 보지시킨 상태로 매니폴드(309)의 하단으로부터 프로세스 튜브(303)의 외부에 반출(boat unload)한다. 그 후, 처리 완료된 웨이퍼(200)를 보트(317)로부터 취출(取出)한다(wafer discharge).
한편, 본 실시 형태에서는, 종형 ALD 장치를 이용하여, ALD－AlN 공정과 ALD －TiN 공정을 교대로 반복함으로써, 웨이퍼(200) 상에 TiAlN막을 형성하고, 그 때, 최초 및 최후에 AlN막을 형성하는 예에 대해 설명했는데, 본 발명은 이 실시 형태에 한정되지 않는다. 예를 들면, 종형 ALD 장치를 이용하여, ALD－AlN 공정과 CVD－TiN 공정을 교대로 반복함으로써, 웨이퍼(200) 상에 TiAlN막을 형성하고, 그 때, 최초 및 최후에 AlN막을 형성하도록 해도 된다. 이 경우, ALD법만으로 성막하는 경우보다 성막 속도를 향상시킬 수 있고, 스루풋을 더욱 향상시키는 것이 가능해진다.
<본 발명의 바람직한 형태>
이하에, 본 발명의 바람직한 형태에 대해 부기한다.
본 발명의 한 형태에 의하면, 기판 상에 절연막을 형성하는 공정과, 상기 절연막 상에 고유전율 절연막을 형성하는 공정과, 상기 고유전율 절연막 상에 질화 알루미늄 티탄막을 형성하는 공정을 포함하고, 상기 질화 알루미늄 티탄막을 형성하는 공정에서는, 질화 알루미늄막의 형성과 질화 티탄막의 형성을 교대로 반복하여 수행하고, 그 때, 최초 및/또는 최후에 상기 질화 알루미늄막을 형성하는 반도체 장치의 제조 방법이 제공된다.
바람직하게는, 상기 질화 알루미늄막은 ALD법으로 형성되고, 상기 질화 티탄막은 ALD법 또는 CVD법으로 형성되며, 상기 질화 알루미늄막의 형성과 상기 질화 티탄막의 형성은, 동일한 처리실 내에서, 상기 기판의 온도를 동일 온도로 설정한 상태로 이루어진다.
또한 바람직하게는, 상기 질화 알루미늄막은, 알루미늄 원자를 포함하는 원 료를 공급하는 공정과 질소 원자를 포함하는 가스를 공급하는 공정을 1 사이클로 하고, 이 사이클을 복수 회 반복함으로써 형성하고, 상기 사이클의 회수를 변화시킴으로써 상기 질화 알루미늄 티탄막 중에 있어서의 알루미늄 원자의 농도를 제어한다.
또한 바람직하게는, 상기 절연막은, 산화 실리콘막 또는 산질화 실리콘막이며, 상기 고유전율 절연막은 질화 하프늄 실리케이트막이다.
본 발명의 다른 형태에 의하면, 기판 상에 절연막을 형성하는 공정과, 상기 절연막 상에 고유전율 절연막을 형성하는 공정과, 상기 고유전율 절연막 상에 질화 알루미늄 티탄막을 형성하는 공정을 포함하고, 상기 질화 알루미늄 티탄막을 형성하는 공정에서는, ALD법에 의한 질화 알루미늄막의 형성과 CVD법에 의한 질화 티탄막의 형성을, 동일한 처리실 내에서, 상기 기판의 온도를 동일 온도로 설정한 상태로, 상기 처리실 내의 퍼지를 사이에 두면서, 교대로 반복하여 수행하고, 그 때, 최초 및/또는 최후에 상기 질화 알루미늄막을 형성하는 반도체 장치의 제조 방법이 제공된다.
바람직하게는, 상기 질화 알루미늄막의 형성과, 상기 질화 티탄막의 형성은, 상기 처리실 내의 압력을 동일 압력으로 설정한 상태로 이루어진다.
또한 바람직하게는, 상기 질화 알루미늄막은, 알루미늄 원자를 포함하는 원료를 공급하는 공정과 질소 원자를 포함한 가스를 공급하는 공정을 1 사이클로 하여 이 사이클을 복수 회 반복함으로써 형성하고, 상기 사이클의 회수를 변화시킴으로써 상기 질화 알루미늄 티탄막 중에 있어서의 알루미늄 원자의 농도를 제어한다.
또한 바람직하게는, 상기 절연막은, 산화 실리콘막 또는 산질화 실리콘막이며, 상기고유전율 절연막은 질화 하프늄 실리케이트막이다.
본 발명의 또 다른 형태에 의하면, 표면에 절연막을 개재하여 고유전율 절연막이 형성된 기판을 처리하는 처리실과, 상기 처리실 내에 알루미늄 원자를 포함하는 제1 원료를 공급하는 제1 원료 공급계와, 상기 처리실 내에 티탄 원자를 포함하는 제2 원료를 공급하는 제2 원료 공급계와, 상기 처리실 내에 질소 원자를 포함하는 반응 가스를 공급하는 반응 가스 공급계와, 상기 처리실 내의 기판을 가열하는 히터와, 상기 처리실 내에의 상기 제 1 원료 및 상기 반응 가스의 공급에 의한 질화 알루미늄막의 형성과, 상기 처리실 내에의 상기 제 2 원료 및 상기 반응 가스의 공급에 의한 질화 티탄막의 형성을 교대로 반복하여 수행함으로써, 상기 기판 상에 형성된 상기 고유전율 절연막 상에 질화 알루미늄 티탄막을 형성함과 함께, 그 때, 최초 및/또는 최후에 상기 질화 알루미늄막을 형성하도록, 상기 제 1 원료 공급계, 상기 제 2 원료 공급계, 상기 반응 가스 공급계 및 상기 히터를 제어하는 컨트롤러를 포함하는 기판 처리 장치가 제공된다.
본 발명의 또 다른 형태에 의하면, 기판 상에 형성된 절연막과, 상기 절연막 상에 형성된 고유전율 절연막과, 상기 고유전율 절연막 상에 형성된 질화 알루미늄 티탄막을 포함하고, 상기 질화 알루미늄 티탄막은, 질화 알루미늄막과 질화 티탄막과의 적층막으로 구성되고, 상기 질화 알루미늄 티탄막의 최하층 및/또는 최상층은 상기 질화 알루미늄막인 반도체 장치가 제공된다.
본 발명의 한 형태에 의하면, 기판에 대해서 CVD법에 의해 제1 메탈 원자를 포함하는 제1 메탈막을 형성하는 공정과, 기판에 대해서 ALD법에 의해 제2 메탈 원자를 포함하는 제2 메탈막을 형성하는 공정을 교대로 반복함으로써, 상기 제1 메탈 원자 및 상기 제2 메탈 원자를 포함하는 제3 메탈막을 형성하는 반도체 장치의 제조 방법이 제공된다.
바람직하게는, 상기 제1 메탈막을 형성하는 공정과 상기 제2 메탈막을 형성하는 공정은, 동일한 처리실 내에서 연속적으로 이루어진다.
또한 바람직하게는, 상기 제1 메탈막을 형성하는 공정과 상기 제2 메탈막을 형성하는 공정은, 동일한 처리 온도 및/또는 동일한 처리 압력에서 이루어진다.
또한 바람직하게는, 상기 제1 메탈막을 형성하는 공정에서는, 기판에 대해서 상기 제1 메탈 원자를 포함하는 제1 원료를 공급하고, 상기 제2 메탈막을 형성하는 공정에서는, 기판에 대해서 상기 제2 메탈 원자를 포함하는 제2 원료를 공급하는 공정과, 기판에 대해서 반응 가스를 공급하는 공정을 1 사이클로 하여, 이 사이클을 복수 회 반복한다.
또한 바람직하게는, 상기 제2 메탈막을 형성하는 공정에 있어서의 상기 사이클의 수를 변화시킴으로써, 상기 제3 메탈막 중에 있어서의 상기 제2 메탈 원자의 농도를 제어한다.
또한 바람직하게는, 상기 제1 메탈 원자는 티탄 원자(Ti)이며, 상기 제2 메탈 원자는 알루미늄 원자(Al)이다.
또한 바람직하게는, 상기 제1 메탈막은 질화 티탄막(TiN막)이고, 상기 제2 메탈막은 질화 알루미늄막(AlN)이며, 상기 제3 메탈막은 질화 알루미늄 티탄 막(TiAlN막)이다.
본 발명의 다른 형태에 의하면, 기판을 처리하는 처리실과, 상기 처리실 내에 제1 메탈 원자를 포함하는 제1 원료를 공급하는 제1 원료 공급계와, 상기 처리실 내에 제2 메탈 원자를 포함하는 제2 원료를 공급하는 제2 원료 공급계와, 상기 처리실 내에 반응 가스를 공급하는 반응 가스 공급계와, 상기 처리실 내의 기판을 가열하는 히터와, 상기 처리실 내에 상기 제 1 원료를 공급하여 기판에 대해서 CVD법에 의해 상기 제1 메탈 원자를 포함하는 제1 메탈막을 형성하고, 상기 처리실 내에 상기 제2 원료와 상기 반응 가스를 교대로 공급하여 기판에 대해서 ALD법에 의해 상기 제2 메탈 원자를 포함하는 제2 메탈막을 형성하고, 이것을 교대로 반복함으로써, 상기 제1 메탈 원자 및 상기 제2 메탈 원자를 포함하는 제3 메탈막을 형성하도록, 상기 제1 원료 공급계, 상기 제2 원료 공급계, 상기 반응 가스 공급계 및 상기 히터를 제어하는 컨트롤러를 포함하는 기판 처리 장치가 제공된다.
도 1은 본 발명의 실시 형태에 따른 기판 처리 공정에 있어서의 성막 순서도.
도 2는 본 발명의 실시 형태에 따른 기판 처리 장치가 갖는 가스 공급계의 구성도.
도 3은 본 발명의 실시 형태에 따른 기판 처리 장치의 웨이퍼 처리시에 있어서의 단면 구성도.
도 4는 본 발명의 실시 형태에 따른 기판 처리 장치의 웨이퍼 반송시에 있어서의 단면 구성도.
도 5는 본 발명의 실시 형태에 따른 기판 처리 공정의 플로우도.
도 6은 실시예 1의 평가 결과를 나타내는 도면으로서, (a)는, CVD－TiN 성막에 있어서의 HfSiON, AlN, SiO2 상에서의 CVD－TiN 막두께의 TDMAT 공급 시간 의존성을 나타내고 있고, (b)는, ALD－AlN 성막에 있어서의 HfSiON, TiN, SiO2 상에서의 ALD－AlN 막두께의 ALD 사이클수 의존성을 나타내는 도면.
도 7은 실시예 2의 평가 결과를 나타내는 도면으로서, (a)는, ALD－AlN 성막과 CVD－TiN 성막을 반복하여 수행하고, 5층, 11층, 21층으로 이루어지는 적층막을 형성한 후의, 각각의 단면(斷面) TEM 사진을 나타내고 있고, (b)는, ALD－AlN 성막과 CVD－TiN 성막을 반복하여 수행하고, 5층, 11층, 21층으로 이루어지는 적층막을 형성하고, 900℃에서 N2 아닐을 수행한 후의, 각각의 단면 TEM 사진을 나타내는 도 면.
도 8은 실시예 3의 평가 결과를 나타내는 도면으로서, (a)는, 11층으로 이루어지는 적층막을 형성하고, 900℃에서 N2 아닐을 수행한 후의 XPS 깊이 방향 프로파일을 나타내고 있고, (b)는, 21층으로 이루어지는 적층막을 형성하고, 900℃에서 N2 아닐을 수행한 후의 XPS 깊이 방향 프로파일을 나타내는 도면.
도 9는 실시예 4의 평가 결과를 나타내는 도이며, (a)는, TiAlN막에 있어서의 Al/Ti농도의 ALD－AlN 사이클수 의존성을 나타내는 도이며, (b)는, 저항율의 Al 농도 의존성을 나타내는 도면.
도 10은 실시예 5의 평가 결과를 나타내는 도면으로서, (a)는, CVD－TiN 성막과 ALD－AlN 성막의 반복에 의해 TiAlN막을 형성하고, 900℃에서 N2 아닐을 수행한 후의 SEM 사진을 나타내고 있고, (b)는, CVD－TiN 성막과 ALD－AlN 성막의 반복에 의해 TiAlN막을 형성하고, 900℃에서 N2 아닐을 수행한 후의 단면 TEM 사진을 나타내고 있고, (c)는, CVD－TiN 성막과 ALD－AlN 성막의 반복에 의해 TiAlN막을 형성하고, 900℃에서 N2 아닐을 수행한 후의 AFM 사진을 나타내는 도면.
도 11은 실시예 6의 평가 결과를 나타내는 도면으로서, (a)는, CVD－TiN 성막과 ALD－AlN 성막의 반복에 의해 형성한 TiAlN막을 게이트 전극에 적용한 p－MOSFET의 게이트 구조(평가 샘플 구조)를 나타내고 있고, (b)는, CVD－TiN 성막과 ALD－AlN 성막의 반복에 의해 TiAlN막을 형성할 때의 컨디션과 그 적층 구조를 나 타내고 있으며, (c)는, 실효 일함수의 TiAlN막에 있어서의 Al 농도 의존성을 나타내는 도면.
도 12는 실시예 7의 평가 결과를 나타내는 도면으로서, (a)는, CVD－TiN 성막과 ALD－AlN 성막의 반복에 의해 형성한 TiAlN막을 게이트 전극에 적용한 p－MOSFET의 게이트 구조(평가 샘플 구조)를 나타내고 있고, (b) 및 (c)는, CVD－TiN 성막과 ALD－AlN 성막의 반복에 의해 TiAlN막을 형성할 때의 컨디션과 그 적층 구조를 나타내고 있으며, (d)는, 실효 일함수의 TiAlN막에 있어서의 Al 농도 의존성을 나타내는 도면.
도 13은 실시예 7의 평가 결과를 나타내는 도면으로서, (a)는, CVD－TiN 성막과 ALD－AlN 성막의 반복에 의해 형성한 TiAlN막을 게이트 전극에 적용한 p－MOSFET의 게이트 구조(평가 샘플 구조)를 나타내고 있고, (b) 및 (c)는, CVD－TiN 성막과 ALD－AlN 성막의 반복에 의해 TiAlN막을 형성할 때의 컨디션과 그 적층 구조를 나타내고 있으며, (d)는, 실효 일함수의 TiAlN막에 있어서의 Al 농도 의존성을 나타내는 도면.
도 14의 (a)는, 최상층을 CVD－TiN막으로 한 TiAlN막의 산화 정도의 경시 변화를 나타내는 도이며, (b)는, 최상층을 ALD－AlN막으로 한 TiAlN막의 산화 정도의 경시 변화를 나타내는 도면.
도 15는 본 실시 형태에서 매우 적합하게 이용되는 종형(縱型) ALD 장치의 종형 처리로(處理爐)의 개략 구성도이며, (a)는, 처리로(302) 부분을 종단면에서 나타내는 것이고, (b)는, 처리로(302) 부분을 도 15(a)의 A－A선 단면도로 나타내 는 도면.
도 16은 본 발명의 또 다른 실시 형태에 따른 기판 처리 공정에 있어서의 성막 순서도.
<도면 주요 부호의 설명>
200 : 웨이퍼(기판) 201 : 처리실
202 : 처리 용기 203 : 지지대
206 : 히터 213a : 제1 원료 가스 공급관
213b : 제2 원료 가스 공급관 213c : 반응 가스 공급관
213d : 퍼지 가스 공급관 213e : 퍼지 가스 공급관
237a : 제1 캐리어 가스 공급관 237b : 제2 캐리어 가스 공급관
220a : 제1 버블러 220b : 제2 버블러
280 : 컨트롤러

Claims (16)

  1. 기판 상에 절연막을 형성하는 공정과,
    상기 절연막 상에 고유전율 절연막을 형성하는 공정과,
    상기 고유전율 절연막 상에 질화 알루미늄 티탄막을 형성하는 공정
    을 포함하고,
    상기 질화 알루미늄 티탄막을 형성하는 공정에서는, 질화 알루미늄막의 형성과 질화 티탄막의 형성을 교대로 반복하여 수행하고, 그 때, 최초, 또는 최초 및 최후에 상기 질화 알루미늄막을 형성하는 반도체 장치의 제조 방법.
  2. 제1항에 있어서, 상기 질화 알루미늄막은 ALD법으로 형성되고, 상기 질화 티탄막은 ALD법 또는 CVD법으로 형성되고, 상기 질화 알루미늄막의 형성과 상기 질화 티탄막의 형성은, 동일한 처리실 내에서, 상기 기판의 온도를 동일 온도로 설정한 상태에서 이루어지는 반도체 장치의 제조 방법.
  3. 제1항에 있어서, 상기 질화 알루미늄막은, 알루미늄 원자를 포함하는 원료를 공급하는 공정과, 질소 원자를 포함하는 가스를 공급하는 공정을 1 사이클로 하여, 이 사이클을 복수 회 반복함으로써 형성하고, 상기 사이클의 회수를 변화시킴으로써 상기 질화 알루미늄 티탄막 중에 있어서의 알루미늄 원자의 농도를 제어하는 반도체 장치의 제조 방법.
  4. 제1항에 있어서, 상기 절연막은, 산화 실리콘막 또는 산질화 실리콘막이고, 상기 고유전율 절연막은 질화 하프늄 실리케이트막인 반도체 장치의 제조 방법.
  5. 기판 상에 절연막을 형성하는 공정과,
    상기 절연막 상에 고유전율 절연막을 형성하는 공정과,
    상기 고유전율 절연막 상에 질화 알루미늄 티탄막을 형성하는 공정
    을 포함하고,
    상기 질화 알루미늄 티탄막을 형성하는 공정에서는, ALD법에 의한 질화 알루미늄막의 형성과 CVD법에 의한 질화 티탄막의 형성을, 동일한 처리실 내에서, 상기 기판의 온도를 동일 온도로 설정한 상태에서, 상기 처리실 내의 퍼지를 사이에 두고, 교대로 반복하여 수행하고, 그 때, 최초, 또는 최초 및 최후에 상기 질화 알루미늄막을 형성하는 반도체 장치의 제조 방법.
  6. 제5항에 있어서, 상기 질화 알루미늄막의 형성과, 상기 질화 티탄막의 형성은, 상기 처리실 내의 압력을 동일 압력으로 설정한 상태에서 이루어지는 반도체 장치의 제조 방법.
  7. 제5항에 있어서, 상기 질화 알루미늄막은, 알루미늄 원자를 포함하는 원료를 공급하는 공정과, 질소 원자를 포함하는 가스를 공급하는 공정을 1 사이클로 하여 이 사이클을 복수 회 반복함으로써 형성하고, 상기 사이클의 회수를 변화시킴으로써 상기 질화 알루미늄 티탄막 중에 있어서의 알루미늄 원자의 농도를 제어하는 반도체 장치의 제조 방법.
  8. 제5항에 있어서, 상기 절연막은, 산화 실리콘막 또는 산질화 실리콘막이고, 상기 고유전율 절연막은 질화 하프늄 실리케이트막인 반도체 장치의 제조 방법.
  9. 표면에 절연막을 개재하여 고유전율 절연막이 형성된 기판을 처리하는 처리실과,
    상기 처리실 내에 알루미늄 원자를 포함하는 제1 원료를 공급하는 제1 원료 공급계와,
    상기 처리실 내에 티탄 원자를 포함하는 제2 원료를 공급하는 제2 원료 공급계와,
    상기 처리실 내에 질소 원자를 포함하는 반응 가스를 공급하는 반응 가스 공급계와,
    상기 처리실 내의 기판을 가열하는 히터와,
    상기 처리실 내로의 상기 제 1 원료 및 상기 반응 가스의 공급에 의한 질화 알루미늄막의 형성과, 상기 처리실 내로의 상기 제2 원료 및 상기 반응 가스의 공급에 의한 질화 티탄막의 형성을 교대로 반복함으로써, 상기 기판 상에 형성된 상기 고유전율 절연막 상에 질화 알루미늄 티탄막을 형성함과 함께, 그 때, 최초, 또는 최초 및 최후에 상기 질화 알루미늄막을 형성하도록, 상기 제1 원료 공급계, 상기 제2 원료 공급계, 상기 반응 가스 공급계 및 상기 히터를 제어하는 컨트롤러
    를 포함하는 기판 처리 장치.
  10. 제1항에 있어서, 상기 질화 알루미늄 티탄막을 형성하는 공정 후에 상기 기판에 대하여 아닐을 수행하는 공정을 더 포함하는 반도체 장치의 제조 방법.
  11. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 고유전율 절연막은 게이트 절연막으로서 형성되고, 상기 질화 알루미늄 티탄막은 게이트 전극으로서 형성되는 반도체 장치의 제조 방법.
  12. 제1항에 있어서, 상기 절연막은 상기 기판과 상기 고유전율 절연막과의 사이에서의 계면층으로서 형성되고, 상기 고유전율 절연막은 게이트 절연막으로서 형성되고, 상기 질화 알루미늄 티탄막은 게이트 전극으로서 형성되는 반도체 장치의 제조 방법.
  13. 질화 알루미늄막의 형성과 질화 티탄막의 형성을 교대로 반복하여 수행하는 것에 의해, 기판 상에 절연막을 개재하여 형성된 고유전율 절연막 상에 상기 질화 알루미늄막과 상기 질화 티탄막이 교대로 적층되어 이루어지는 적층막을 형성하는 공정을 포함하고,
    상기 적층막을 형성하는 공정에서는, 최초, 또는 최초 및 최후에 상기 질화 알루미늄막을 형성하는 반도체 장치의 제조 방법.
  14. 기판 상에 절연막을 형성하는 공정과,
    상기 절연막 상에 고유전율 절연막을 형성하는 공정과,
    상기 고유전율 절연막 상에 질화 알루미늄 티탄막을 형성하는 공정을 포함하고,
    상기 질화 알루미늄 티탄막을 형성하는 공정에서는, 질화 알루미늄막의 형성과 질화 티탄막의 형성을 교대로 반복하여 수행하고, 그 때, 최초, 또는 최초 및 최후에 상기 질화 알루미늄막을 형성하는 기판 처리 방법.
  15. 질화 알루미늄막의 형성과 질화 티탄막의 형성을 교대로 반복하여 수행하는 것에 의해, 기판 상에 절연막을 개재하여 형성된 고유전율 절연막 상에 상기 질화 알루미늄막과 상기 질화 티탄막이 교대로 적층되어 이루어지는 적층막을 형성하는 공정을 포함하고,
    상기 적층막을 형성하는 공정에서는, 최초, 또는 최초 및 최후에 상기 질화 알루미늄막을 형성하는 기판 처리 방법.
  16. 기판 상에 형성된 절연막과,
    상기 절연막 상에 형성된 고유전율 절연막과,
    상기 고유전율 절연막 상에 형성된 질화 알루미늄 티탄막을 포함하고,
    상기 질화 알루미늄 티탄막은 질화 알루미늄막과 질화 티탄막이 교대로 적층된 적층막으로 구성되고, 상기 적층막의 최하층, 또는 최하층 및 최상층이 상기 질화 알루미늄막인 반도체 장치.
KR1020090055097A 2008-06-25 2009-06-19 반도체 장치의 제조 방법 및 기판 처리 장치 KR101638386B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008166405 2008-06-25
JPJP-P-2008-166405 2008-06-25
JP2009116906A JP5513767B2 (ja) 2008-06-25 2009-05-13 半導体装置の製造方法、基板処理方法、基板処理装置および半導体装置
JPJP-P-2009-116906 2009-05-13

Publications (2)

Publication Number Publication Date
KR20100002128A KR20100002128A (ko) 2010-01-06
KR101638386B1 true KR101638386B1 (ko) 2016-07-11

Family

ID=41447967

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090055097A KR101638386B1 (ko) 2008-06-25 2009-06-19 반도체 장치의 제조 방법 및 기판 처리 장치

Country Status (3)

Country Link
US (2) US8110491B2 (ko)
JP (1) JP5513767B2 (ko)
KR (1) KR101638386B1 (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9157152B2 (en) * 2007-03-29 2015-10-13 Tokyo Electron Limited Vapor deposition system
JP5015705B2 (ja) * 2007-09-18 2012-08-29 ルネサスエレクトロニクス株式会社 層間絶縁膜形成方法、層間絶縁膜、半導体デバイス、および半導体製造装置
US20090246952A1 (en) * 2008-03-28 2009-10-01 Tokyo Electron Limited Method of forming a cobalt metal nitride barrier film
JP5801916B2 (ja) * 2008-06-25 2015-10-28 株式会社日立国際電気 半導体装置の製造方法、基板処理方法、および基板処理装置
US7985680B2 (en) * 2008-08-25 2011-07-26 Tokyo Electron Limited Method of forming aluminum-doped metal carbonitride gate electrodes
JP5774822B2 (ja) * 2009-05-25 2015-09-09 株式会社日立国際電気 半導体デバイスの製造方法及び基板処理装置
US20110095379A1 (en) * 2009-10-28 2011-04-28 International Business Machines Corporation Scaling of metal gate with aluminum containing metal layer for threshold voltage shift
JP5719138B2 (ja) 2009-12-22 2015-05-13 株式会社日立国際電気 半導体装置の製造方法および基板処理方法
US9472637B2 (en) * 2010-01-07 2016-10-18 Hitachi Kokusai Electric Inc. Semiconductor device having electrode made of high work function material and method of manufacturing the same
JP5721952B2 (ja) 2010-01-07 2015-05-20 株式会社日立国際電気 半導体装置、半導体装置の製造方法および基板処理装置
KR20110095040A (ko) * 2010-02-18 2011-08-24 삼성전자주식회사 상변화 물질 제조 장치 및 방법
JP5937297B2 (ja) * 2010-03-01 2016-06-22 キヤノンアネルバ株式会社 金属窒化膜、該金属窒化膜を用いた半導体装置、および半導体装置の製造方法
JP5702584B2 (ja) * 2010-11-30 2015-04-15 株式会社日立国際電気 半導体デバイスの製造方法および基板処理装置
US20120228773A1 (en) * 2011-03-08 2012-09-13 International Business Machines Corporation Large-grain, low-resistivity tungsten on a conductive compound
JP5725454B2 (ja) 2011-03-25 2015-05-27 株式会社アルバック ＮｉＳｉ膜の形成方法、シリサイド膜の形成方法、シリサイドアニール用金属膜の形成方法、真空処理装置、及び成膜装置
KR102076675B1 (ko) * 2012-03-30 2020-02-20 존슨 맛쎄이 푸엘 셀스 리미티드 연료에 사용하기 위한 박막 촉매 물질
WO2014112572A1 (ja) * 2013-01-18 2014-07-24 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
JP6061385B2 (ja) * 2013-01-22 2017-01-18 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
US20150325447A1 (en) 2013-01-18 2015-11-12 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device and substrate processing apparatus
JP6017359B2 (ja) 2013-03-28 2016-10-26 東京エレクトロン株式会社 ガス供給装置の制御方法および基板処理システム
US9552979B2 (en) 2013-05-31 2017-01-24 Asm Ip Holding B.V. Cyclic aluminum nitride deposition in a batch reactor
JP6204570B2 (ja) * 2014-03-28 2017-09-27 株式会社日立国際電気 基板処理装置、半導体装置の製造方法および記録媒体
US9799509B2 (en) 2014-11-26 2017-10-24 Asm Ip Holding B.V. Cyclic aluminum oxynitride deposition
US9837281B2 (en) 2014-11-26 2017-12-05 Asm Ip Holding B.V. Cyclic doped aluminum nitride deposition
EP3337867B1 (en) 2015-08-18 2024-04-10 3M Innovative Properties Company Air and water barrier article with porous layer and liner
JP6486479B2 (ja) 2015-09-03 2019-03-20 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、プログラム、および供給系
US9859157B1 (en) 2016-07-14 2018-01-02 International Business Machines Corporation Method for forming improved liner layer and semiconductor device including the same
JP6935667B2 (ja) * 2016-10-07 2021-09-15 東京エレクトロン株式会社 成膜方法
TWI713117B (zh) * 2017-01-05 2020-12-11 聯華電子股份有限公司 製作金屬閘極結構的方法
US10170321B2 (en) 2017-03-17 2019-01-01 Applied Materials, Inc. Aluminum content control of TiAIN films
FR3064283B1 (fr) * 2017-03-22 2022-04-29 Kobus Sas Procede et dispositif reacteur pour la realisation de couches minces mettant en œuvre une succession d'etapes de depots, et applications de ce procede
JP6979888B2 (ja) * 2018-01-18 2021-12-15 東京エレクトロン株式会社 タングステン膜の成膜方法及び成膜システム
KR102607081B1 (ko) * 2018-06-28 2023-11-29 도쿄엘렉트론가부시키가이샤 성막 방법, 성막 시스템 및 성막 장치
TWI711717B (zh) * 2019-11-06 2020-12-01 錼創顯示科技股份有限公司 加熱裝置及化學氣相沉積系統
TWI727907B (zh) * 2019-11-06 2021-05-11 錼創顯示科技股份有限公司 加熱裝置及化學氣相沉積系統
US11542604B2 (en) 2019-11-06 2023-01-03 PlayNitride Display Co., Ltd. Heating apparatus and chemical vapor deposition system
KR20220097444A (ko) * 2019-11-06 2022-07-07 가부시키가이샤 크리에이티브 코팅즈 성막 방법 및 성막 장치
US11566327B2 (en) * 2020-11-20 2023-01-31 Applied Materials, Inc. Methods and apparatus to reduce pressure fluctuations in an ampoule of a chemical delivery system

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69315177D1 (de) * 1992-09-14 1997-12-18 Toshiba Kawasaki Kk Elektronisches Bauelement mit künstlichem Übergitter
KR100385946B1 (ko) * 1999-12-08 2003-06-02 삼성전자주식회사 원자층 증착법을 이용한 금속층 형성방법 및 그 금속층을장벽금속층, 커패시터의 상부전극, 또는 하부전극으로구비한 반도체 소자
KR19990051335A (ko) * 1997-12-19 1999-07-05 윤종용 원자층 증착에 의한 tialn의 증착방법 및 이 방법에 의해 형성되는 tialn 박막을 이용한 반도체 소자의 고유전체 커패시터
TW515032B (en) * 1999-10-06 2002-12-21 Samsung Electronics Co Ltd Method of forming thin film using atomic layer deposition method
KR100368311B1 (ko) * 2000-06-27 2003-01-24 주식회사 하이닉스반도체 반도체 소자의 게이트 형성 방법
US7847344B2 (en) * 2002-07-08 2010-12-07 Micron Technology, Inc. Memory utilizing oxide-nitride nanolaminates
JP4261276B2 (ja) * 2003-08-15 2009-04-30 パナソニック株式会社 半導体装置の製造方法
KR100593645B1 (ko) * 2004-10-28 2006-06-28 삼성전자주식회사 반도체 장치의 제조 방법
KR100756035B1 (ko) * 2006-01-03 2007-09-07 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US7947582B2 (en) * 2009-02-27 2011-05-24 Tel Epion Inc. Material infusion in a trap layer structure using gas cluster ion beam processing

Also Published As

Publication number Publication date
JP2010034511A (ja) 2010-02-12
US8110491B2 (en) 2012-02-07
KR20100002128A (ko) 2010-01-06
US20120152170A1 (en) 2012-06-21
US20090325372A1 (en) 2009-12-31
US8492258B2 (en) 2013-07-23
JP5513767B2 (ja) 2014-06-04

Similar Documents

Publication Publication Date Title
KR101638386B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
KR101573733B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치
JP5719138B2 (ja) 半導体装置の製造方法および基板処理方法
US9653301B2 (en) Semiconductor device having electrode made of high work function material, method and apparatus for manufacturing the same
JP5270476B2 (ja) 半導体装置の製造方法及び基板処理装置
KR101278915B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리 장치
KR101097753B1 (ko) 반도체 장치의 제조 방법 및 기판 처리 장치
KR101537946B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기억 매체 및 기판 처리 장치
JP5801916B2 (ja) 半導体装置の製造方法、基板処理方法、および基板処理装置
JP2012062502A (ja) 半導体装置の製造方法及び基板処理装置
JP2016063091A (ja) 基板処理方法、基板処理装置およびプログラム
JP6306386B2 (ja) 基板処理方法、基板処理装置およびプログラム
JP5944549B2 (ja) 半導体装置の製造方法、基板処理装置および半導体装置
US20130075800A1 (en) Semiconductor device manufacturing method, semiconductor device and substrate processing apparatus
JP5801632B2 (ja) 半導体装置の製造方法及び基板処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190619

Year of fee payment: 4