TWI501296B - A semiconductor device manufacturing method, a semiconductor device, and a substrate processing device - Google Patents

A semiconductor device manufacturing method, a semiconductor device, and a substrate processing device Download PDF

Info

Publication number
TWI501296B
TWI501296B TW101134288A TW101134288A TWI501296B TW I501296 B TWI501296 B TW I501296B TW 101134288 A TW101134288 A TW 101134288A TW 101134288 A TW101134288 A TW 101134288A TW I501296 B TWI501296 B TW I501296B
Authority
TW
Taiwan
Prior art keywords
gas
oxide film
substrate
film
processing chamber
Prior art date
Application number
TW101134288A
Other languages
English (en)
Other versions
TW201327649A (zh
Inventor
Sadayoshi Horii
Hideharu Itatani
Original Assignee
Hitachi Int Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Int Electric Inc filed Critical Hitachi Int Electric Inc
Publication of TW201327649A publication Critical patent/TW201327649A/zh
Application granted granted Critical
Publication of TWI501296B publication Critical patent/TWI501296B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/92—Capacitors with potential-jump barrier or surface barrier
    • H01L29/94—Metal-insulator-semiconductors, e.g. MOS
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Description

半導體裝置之製造方法，半導體裝置及基板處理裝置
本發明係有關半導體裝置之製造方法，半導體裝置及基板處理裝置。
伴隨著MOSFET(Metal-Oxide-Semiconductor Field Effect Transistor)之高積體化及高性能化，檢討有將高介電率(High-k)之絕緣膜使用於閘極絕緣膜之High-k/Metal閘極構造的適用。對於在CMOS裝置之pMOS，係工作函數為4.8~5.1eV程度之金屬膜的閘極電極為佳，而Ru或Pt則取得候補。
另外，依照伴隨DRAM(Dynamic Random Access Memory)元件之高積體化的電容絕緣膜之高介電率化，作為DRAM之電容電極材料，檢討有TiN或Ru等。通常，對於DRAM之電容部之電極，係從洩漏電流降低之觀點，使用具有高工作函數之電極則為理想，但亦考慮成本面等，選擇為可廉價地成膜之金屬膜，且可充分地確保與絕緣膜之能帶偏移的電極。例如，對於使用能帶寬之絕緣膜的HfO2 膜或ZrO2 膜之情況，使用工作函數為4.6eV程度之TiN。另一方面，對如於能帶窄之TiO2 或Nb2 O5 的膜係未使用TiN膜，而雖為高價，但具有5.1eV程度之高工作函數的Ru，Pt等之貴金屬則取得候補。
但將Ru，Pt等之貴金屬作為電極材料而使用之情 況，有著材料為高價情況，另外成膜非常困難的情況等問題，而現狀為未至實用化。另外，將具有Ni或Co等高工作函數之比較廉價的金屬膜作為電極，例如，使用於電容之下部電極之情況，形成成膜於其上方之絕緣膜之間，曝露於氧化環境之故，容易被氧化之Ni膜或Co膜係成為絕緣膜，其靜電電容係成為與電容絕緣膜之靜電電容串聯連接，關聯於作為總合之靜電電容之下降。另外，作為電容之上部電極或MOSFET之閘極電極而使用之情況，對於其基底係有含有氧之絕緣膜之故，在電極之成膜時，經由以高溫與其氧接觸之時，氧化Ni，Co而成為絕緣膜，與下部電極之情況同樣地，關聯於作為總合之靜電電容之下降或EOT(等價氧化膜厚)之增大。
對於日本國特開2011-142226號公報，係揭示有由使用插入有耐氧化性之TiN之薄膜於Ni或Co等之耐氧化性低之材料與絕緣膜之間的層積構造者，抑制製造成本而提供具有必要之工作函數及耐氧化性之電極者。
但本發明者們係發現當如此插入TiN時，減弱Ni或Co的高工作函數者。另外，TiN係雖有耐氧化性，但必定氧化其最表面之故，而仍然認為靜電電容量之下降。
本發明之目的係提供具備對於耐氧化性優越，可防止或抑制導電性或工作函數之劣化之電極的半導體裝置之製造方法，半導體裝置及基板處理裝置。
如根據本發明之一形態，提供具有：於處理室，搬入形成有閘極絕緣膜或電容絕緣膜於表面之基板的基板搬入工程，和於基板上，形成含有導電性氧化膜之電極，其中，添加有調製導電性氧化膜之工作函數之添加劑的電極之電極形成工程，和將形成有電極之基板，從處理室搬出之基板搬出工程的半導體裝置之製造方法。
如根據本發明之其他形態，提供具備：形成於基板之閘極絕緣膜或電容絕緣膜，和包含接合形成於閘極絕緣膜或電容絕緣膜之導電性氧化膜的電極之半導體裝置，其中，對於導電性氧化膜係含有調製導電性氧化膜之工作函數之添加劑的半導體裝置。
如根據本發明之其他形態，提供具備：收容有於所收容之表面形成有閘極絕緣膜或電容絕緣膜的基板之處理室，和供給複數之原料氣體於處理室之原料氣體供給系統，和將基板曝露於複數之原料氣體，於基板上，呈形成含有導電性氧化膜之電極，其中，添加有調製導電性氧化膜之工作函數之添加劑的電極，控制前述原料氣體供給系統之基板處理裝置。
以下，參照附加圖面，對於本發明之理想實施形態加以詳細說明。
(第1實施形態) (1)基板處理裝置之構成
首先，對於有關本發明理想之第1及第2實施形態之基板處理裝置1之構成，參照圖2，圖3同時加以說明。圖2係在有關本發明理想之第1及第2實施形態之基板處理裝置1的晶圓處理時之剖面構成圖，圖3係在有關本發明理想之第1及第2實施形態之基板處理裝置1的晶圓搬送時之剖面構成圖。
(處理室)
如圖2，3所示，基板處理裝置1係具備處理容器202。處理容器202係例如橫剖面為圓形，作為扁平之密閉容器加以構成。另外，處理容器202係例如，經由鋁(Al)或不鏽鋼(SUS)等之金屬材料而加以構成。對於處理容器202內，係形成有處理作為基板之矽晶圓等之晶圓200的處理室201。
(支持台)
對於處理室201內，係設置有支持晶圓200之支持台203。對於直接接觸晶圓200之支持台203的上面，係例如設置有由石英(SiO2 )、碳、陶瓷、碳化矽(SiC)、氧化鋁(Al2 O3 )、或氮化鋁(AlN)等加以構成之作為支持板的承受器217。另外，對於支持台203係內藏有作為加熱晶圓200之加熱手段(加熱源)之加熱器206。然 而，支持台203的下端部係貫通處理容器202之底部。
(升降機構)
對於處理室201之外部係設置有使支持台203升降之升降機構207b。經由使其升降機構207b作動而升降支持台203之時，成為可使支持於承受器217上之晶圓200升降者。支持台203係對於晶圓200搬送時，係下降至在圖3所示之位置(晶圓搬送位置)，對於晶圓200之處理時，係上升至在圖2所示之位置(晶圓處理位置)。然而，支持台203下端部之周圍係經由伸縮管203a所被覆，處理室201內係氣密地加以保持。
(升降銷)
另外，對於處理室201之底面(底面)係例如3支之升降銷208b呈立起於垂直方向地加以設置。另外，對於支持台203(亦包含承受器217)，係使升降銷208b貫通之貫通孔208a則各設置於對應於升降銷208b之位置。並且，對於使支持台203下降至晶圓搬送位置時，如圖3所示，升降銷208b之上端部則從承受器217的上面突出，升降銷208b則呈從下方支持晶圓200。另外，對於使支持台203上升至晶圓處理位置時，係如圖2，升降銷208b係從承受器217的上面埋沒，承受器217則呈從下方支持晶圓200。然而，升降銷208b係因與晶圓200直接接觸之故，例如，由石英或氧化鋁等之材質而形成為佳。
(晶圓搬送口)
對於處理室201(處理容器202)之內壁側面，係設置有搬送晶圓200至處理室201內外之晶圓搬送口250。對於晶圓搬送口250係設置有柵閥251，經由開啟柵閥251而成為呈與處理室201內與搬送室(預備室)271內連通。搬送室271係形成於搬送容器(密閉容器)272內，對於搬送室271內係設置有搬送晶圓200之搬送機器手臂273。對於搬送機器手臂273係具備有在搬送晶圓200時支持晶圓200之搬送臂273a。在使支持台203下降至晶圓搬送位置之狀態，經由開啟柵閥251之時，成為可經由搬送機器手臂273而在處理室201內與搬送室271內之間搬送晶圓200者。搬送至處理室201內之晶圓200係如上述，暫時地載置於升降銷208b上。然而，對於與設置有搬送室271之晶圓搬送口250側之相反側，係設置有未圖示之加載互鎖真空室，成為可經由搬送機器手臂273而在加載互鎖真空室內與搬送室271內之間搬送晶圓200者。然而，加載互鎖真空室係作為暫時地收容未處理或處理完成之晶圓200的預備室而發揮機能。
(排氣系統)
在處理室201(處理容器202)之內壁側面，對於晶圓搬送口250之相反側，係設置有將處理室201內之環境進行排氣之排氣口260。對於排氣口260係隔著排氣處理 室260a而連接有排氣管261，對於排氣管261係依將處理室201內控制為特定壓力之APC(AutoPressure Controller)等之壓力調整器262，原料回收收集器263，及真空泵264的順序加以串聯連接。主要經由排氣口260，排氣處理室260a，排氣管261，壓力調整器262，原料回收收集器263，真空泵264而構成排氣系統(排氣線路)。
(氣體導入口)
對於設置於處理室201上部之後述之噴灑頭240之上面(天頂壁))，係設置有供給各種氣體至處理室201內之氣體導入口210。然而，對於連接於氣體導入口210之氣體供給系統的構成係加以後述之。
(噴灑頭)
對於氣體導入口210與處理室201之間係設置有作為氣體分散機構之噴灑頭240。噴灑頭240係具備使從氣體導入口210所導入的氣體分散之分散板240a，和均一地使通過分散板240a的氣體分散而供給至支持台203上之晶圓200表面的噴灑板240b。對於分散板240a及噴灑板240b係設置有複數之通氣孔。分散板240a係呈與噴灑頭240之上面及噴灑板240b對向地加以配置，噴灑板240b係呈與支持台203上之晶圓200對向地加以配置。然而，對於噴灑頭240之上面與分散板240a之間，及分散板 240a與噴灑板240b之間係各設置有空間，有關之空間係作為使從氣體導入口210所導入的氣體分散之第1緩衝空間(分散室)240c，及使通過分散板240a之氣體擴散之第2緩衝空間240d各發揮機能。
對於(排氣導管)處理室201(處理容器202)之內壁側面，係設置有階差部201a。並且，此階差部201a係呈將傳導板204保持於晶圓處理位置附近地加以構成。傳導板204係作為將於內周部設置有收容晶圓200的孔之1片環形狀(環狀)之圓板加以構成。對於傳導板204之外周部，係設置有打開特定間隔而配列於周方向之複數之排出口204a。排出口204a係呈傳導板204之外周部可支撐傳導板204之內周部，非連續性地加以形成。
另一方面，支持台203之外周部係卡止有下盤205。下盤205係具備環狀的凹部205b，和一體地設置於凹部205b之內側上部的凸緣部205a。凹部205b係呈塞合支持台203之外周部，和處理室201之內壁側面之間隙地加以設置。在凹部205b之底部之中對於排氣口260附近之一部分，係設置有從凹部205b內使氣體排出(流通)至排氣口260側之盤型排氣口205c。凸緣部205a係作為卡止於支持台203之上部外周緣上之卡止部而發揮機能。經由凸緣部205a卡止於支持台203之上部外周緣上之時，下盤205則成為伴隨著支持台203之升降而呈與支持台203同時加以升降。
支持台203在上升至晶圓處理位置時，下盤205亦上 升至晶圓處理位置。其結果，保持於晶圓處理位置附近之傳導板204則成為塞合在下盤205之凹部205b之上面部分，形成將凹部205b內部作為氣體流路範圍之排氣導管259。然而，此時，經由排氣導管259(傳導板204及下盤205)及支持台203，處理室201內則成為隔開成較排氣導管259為上方之處理室上部，和較排氣導管259為下方之處理室下部者。然而，傳導板204及下盤205係考慮蝕刻堆積於排氣導管259內壁之反應生成物之情況(進行自清情況)，以可高溫保持之材料，例如，以耐高溫高負擔用石英而構成為佳。
在此，對於在晶圓處理時之處理室201內的氣體的流動加以說明。首先，從氣體導入口210供給至噴灑頭240之上部的氣體係歷經第1緩衝空間(分散室)240c而從分散板240a之多數孔進入至第2緩衝空間240d，更且通過噴灑板240b之多數的孔而供給至處理室201內，再均一地供給至晶圓200上。並且，供給至晶圓200上之氣體係朝向晶圓200之徑方向外側而流動成放射狀。並且，接觸於晶圓200之後的剩餘氣體係朝向晶圓200之徑方向外側而流動成放射狀在位置於晶圓200外周部之排氣導管259上，即傳導板204上，再從設置於傳導板204之排出口204a排出至排氣導管259內之氣體流入範圍內(凹部205b內)。之後，氣體係流動在排氣導管259內，經由盤型排氣口205c而排氣至排氣口260。由如此流動氣體者，抑制對於處理室201下部，即支持台203之背面或處理室 201之底面側的氣體之回流。
<氣體供給系統>
接著，對於連接於上述之氣體導入口210之氣體供給系統的構成，參照圖1同時加以說明。圖1係具有有關本發明理想之第1及第2實施形態之基板處理裝置1的氣體供給系統(氣體供給線路)之構成圖。
具有基板處理裝置1的氣體供給系統係具有：作為以常溫氣化液體狀態之液體原料之氣化部的起泡器，和將以起泡器使液體原料氣化而得到之原料氣體供給至處理室201內之原料氣體供給系統，和將與原料氣體不同之反應氣體供給至處理室201內之反應氣體供給系統。更且，基板處理裝置1係具有：供給淨化氣體至處理室201內之淨化氣體供給系統，和未將來自起泡器之原料氣體供給至處理室201內而呈將處理室201分流地進行排氣之彎曲(分流)系統。
於以下，對於各部之構成加以說明。
<起泡器>
對於處理室201之外部，係設置有收容作為液體原料之第1原料(原料A)之第1原料容器(起泡器)220a，和供給作為液體原料之第2原料(原料B)之第2原料容器(起泡器)220b。起泡器220a，起泡器220b係作為可收容(充填)液體原料於各內部之液槽(密閉容器)加以 構成，另外，亦作為將第1原料，第2原料，經由起泡而氣化，使第1原料氣體，第2原料氣體生成之氣化部而加以構成。然而，對於起泡器220a，起泡器220b的周圍，係設置有起泡器220a，起泡器220b及加熱內部之液體原料之副加熱器206a。作為第1原料，係使用含有Zn(鋅)元素之金屬液體原料之Diethylzinc(Zn(CH2 CH3 )2 ，DEZ)，作為第2原料，係例如使用含有Ga(鎵)元素之金屬液體原料之Trimethylgallium((CH3 )3 )Ga，TMGa)。
對於起泡器220a，起泡器220b，係各連接載氣供給管237a，載氣供給管237b。對於載氣供給管237a，載氣供給管237b之上流側端部，係連接有未圖示之載氣供給源。另外，載氣供給管237a，載氣供給管237b之下流側端部係各浸泡於收容於起泡器220a，起泡器220b內之液體原料內。對於載氣供給管237a，係設置有作為控制載氣之供給流量之流量控制器之流量控制器(MFC)222a，和控制載氣之供給的閥va1，va2。對於載氣供給管237b，係設置有作為控制載氣之供給流量之流量控制器之流量控制器(MFC)222b，和控制載氣之供給的閥vb1，vb2。然而，作為載氣係使用未與液體原料反應之氣體者為佳，例如最佳使用N2 氣體或Ar氣體等非活性氣體。主要，經由載氣供給管237a，MFC222a，閥va1，va2，構成第1載氣供給系統(第1載氣供給線路)，主要，經由載氣供給管237b，MFC222b，閥vb1，vb2，構成第2載氣供給系統(第2載氣供給線路)。
經由上述構成，開啟閥va1，va2，vb1，vb2，經由從載氣供給管237a，載氣供給管237b將以MFC222a，222b加以流量控制之載氣供給至起泡器220a，起泡器220b內之時，將收容於起泡器220a，起泡器220b內部之第1原料，第2原料，經由起泡而氣化，而可使第1原料氣體，第2原料氣體生成者。然而，第1原料氣體，第2原料氣體之供給流量係可從載氣之供給流量推斷者。即，經由控制載氣之供給流量而可控制第1原料氣體，第2原料氣體之供給流量者。
<原料氣體供給系統>
對於起泡器220a，起泡器220b係各連接有供給在起泡器220a，起泡器220b內所生成之第1原料氣體，第2原料氣體於處理室201內之第1原料氣體供給管213a，第2原料氣體供給管213b。第1原料氣體供給管213a，第2原料氣體供給管213b之上流側端部係連通於存在於起泡器220a，起泡器220b之上部的空間。第1原料氣體供給管213a，第2原料氣體供給管213b之下流側端部係匯合而連接於氣體導入口210。
然而，對於第1原料氣體供給管213a，係從上流側依序設置有閥va5，va3。閥va5係控制從起泡器220a至第1原料氣體供給管213a內之第1原料氣體供給的閥，設置於起泡器220a附近。閥va3係控制從第1原料氣體供給管213a至處理室201內之第1原料氣體供給的閥，設置 於氣體導入口210附近。另外，對於第2原料氣體供給管213b，係從上流側依序設置有閥vb5，vb3。閥vb5係控制從起泡器220b至第2原料氣體供給管213b內之第2原料氣體供給的閥，設置於起泡器220b附近。閥vb3係控制從第2原料氣體供給管213b至處理室201內之第2原料氣體供給的閥，設置於氣體導入口210附近。閥va3，閥vb3，及後述的ve3係作為高耐久高速氣體閥而加以構成。高耐久高速氣體閥係可以短時間快速進行氣體供給之切換及氣體排氣地加以構成之集聚閥。然而，閥ve3係高速地淨化第1原料氣體供給管213a的閥va3與氣體導入口210之間的空間，及第2原料氣體供給管213b的閥vb3與氣體導入口210之間的空間之後馬上，控制清淨處理室201內之清淨氣體導入的閥。
經由上述構成，根據以起泡器220a，起泡器220b使液體原料氣化，而產生第1原料氣體，第2原料氣體同時，開啟閥va5，va3，vb5，vb3之時，成為可從第1原料氣體供給管213a，第2原料氣體供給管213b供給第1原料氣體，第2原料氣體至處理室201內者。主要，經由第1原料氣體供給管213a，閥va5，va3而構成第1原料氣體供給系統(第1原料氣體供給線路)，主要，經由第2原料氣體供給管213b，閥vb5，vb3而構成第2原料氣體供給系統(第2原料氣體供給線路)。
另外，主要，經由第1載體供給系統，起泡器220a，第1原料氣體供給系統而構成第1原料供給系統(第1原 料供給線路)，主要，經由第2載體供給系統，起泡器220b，第2原料氣體供給系統而構成第2原料供給系統(第2原料供給線路)。並且，經由第1原料供給系統與後述之反應氣體供給系統而構成第1處理氣體供給系統，而經由第2原料氣體供給系統而構成第2處理氣體供給系統。
<反應氣體供給系統>
另外，對於處理室201外部係設置有供給反應氣體之反應氣體供給源220c。對於反應氣體供給源220c係連接有反應氣體供給管213c之上流側端部。反應氣體供給管213c之下流側端部係藉由閥vc3而連接於氣體導入口210。對於反應氣體供給管213c，係作為控制反應氣體之供給流量的流量控制器之流量控制器(MFC)222c，和控制反應氣體之供給的閥vc1，vc2。作為反應氣體係例如使用水蒸氣(H2 O)。主要，經由反應氣體供給源220c，反應氣體供給管213c，MFC222c，閥vc1，vc2，vc3，構成反應氣體供給系統(反應氣體供給線路)。
<淨化氣體供給系統>
另外，對於處理室201外部係設置有供給淨化氣體之淨化氣體供給源220d，220e。對於淨化氣體供給源220d，220e，係各連接淨化氣體供給管213d，213e之上流側端部。淨化氣體供給管213d之下流側端部係匯流於 反應氣體供給管213c，藉由閥vc3而連接於氣體導入口210。淨化氣體供給管213e之下流側端部係匯流於第1原料氣體供給管213a，第2原料氣體供給管213b，藉由閥ve3而連接於氣體導入口210。對於淨化氣體供給管213d，213e，係各設置有作為控制淨化氣體之供給流量的流量控制器之流量控制器(MFC)222d，222e，和控制淨化氣體之供給的閥vd1，vd2，ve1，ve2。作為淨化氣體係例如使用N2 氣體或Ar氣體等之非活性氣體。主要，經由淨化氣體供給源220d，220e，淨化氣體供給管213d，213e，MFC222d，222e，閥vd1，vd2，vc3，ve1，ve2，ve3而構成淨化氣體供給系統(淨化氣體供給線路)。
<彎曲(分流)系統>
另外，對於較第1原料氣體供給管213a，第2原料氣體供給管213b的閥va3，vb3為上流側，係各連接有第1彎曲管215a，第2彎曲管215b之上流側端部。另外，第1彎曲管215a，第2彎曲管215b之下流側端部係匯流，在較排氣管261之壓力調整器262為下流側，連接於較原料回收收集器263為上流側。對於第1彎曲管215a，第2彎曲管215b係各設置有控制氣體流通的閥va4，vb4。
經由上述構成，由關閉閥va3，vb3，開啟閥va4，vb4者，未將流動在第1原料氣體供給管213a，第2原料氣體供給管213b內之氣體，供給至處理室201內而藉由第1彎曲管215a，第2彎曲管215b而使處理室201分 流，而成為可由排氣管261各排氣於處理室201外者。主要，經由第1彎曲管215a，閥va4而構成第1彎曲系統(第1彎曲線路)，主要，經由第2彎曲管215b，閥vb4而構成第2彎曲系統(第2彎曲線路)。
然而，對於起泡器220a，起泡器220b之周圍，係設置有副加熱器206a之情況係如上述所述，但其他對於載氣供給管237a，載氣供給管237b，第1原料氣體供給管213a，第2原料氣體供給管213b，第1彎曲管215a，第2彎曲管215b，排氣管261，處理容器202，噴灑頭240等之周圍亦設置有副加熱器206a。副加熱器206a係呈由將此等構件，例如加熱至100℃以下的溫度者，各防止在此等構件內部之第1原料氣體，第2原料氣體的再液化地加以構成。
另外，亦對於反應氣體供給源220c，反應氣體供給管213c，MFC222c，閥vc1，vc2，vc3的周圍設置有副加熱器206a，呈防止反應氣體之再液化地加以構成。
<控制器>
然而，基板處理裝置1係具有控制基板處理裝置1各部動作之控制器280。控制器280係控制柵閥251，升降機構207b，搬送機器手臂273，加熱器206，副加熱器206a，壓力調整器(APC)262，真空泵264，閥va1~va5，vb1~vb5，vc1~vc3，vd1~vd2、ve1~ve3，流量控制器222a，222b，222c，222d，222e等之動作。
(2)半導體裝置之構造及基板處理工程。
接著，作為有關本發明之理想第1及第2實施形態之半導體裝置之構造及該半導體裝置之製造工程之一工程，對於使用上述之基板處理裝置而形成薄膜於晶圓上之基板處理工程加以說明。然而，在以下的說明中，構成基板處理裝置之各部的動作係經由控制器280而加以控制。
作為MOSFET之閘極電極，或DRAM之電容電極等，作為純金屬而存在之情況係使用工作函數即使為低，亦經由氧化而顯示工作函數高之導電性的金屬。如此，作為DRAM之電容的下部電極而使用之情況，在形成絕緣膜於其上方時之氧化環境，亦未使導電性，工作函數等之膜質劣化而存在者。另外，使用Co，Ni之情況，或於Co或Ni與絕緣膜之間插入TiN薄膜之情況係認為經由此等進行氧化之時而電容之總和的靜電電容減少之現象，但導電性氧化膜係既已氧化，將此放置於氧化環境，膜質並無產生變化，作為氧化膜而顯示導電性之故，未使作為電容之總和容量下降。另外，作為DRAM之電容的上部電極或MOSFET之閘極電極而使用之情況亦同樣地，即使與含有氧於基底之絕緣膜接合，亦未使導電性，工作函數等之膜質劣化，另外，未減少作為電容之總和容量而可進行成膜。
以下，作為本發明之理想第1實施形態，說明對於MOSFET之閘極電極使用導電性氧化膜之情況。如圖5A 所示，於矽基板300上形成HfSiOx 所成之高介電率(High-k)閘極絕緣膜302，於閘極絕緣膜302上，形成交互層積膜厚10nm之複數的ZnO膜312與複數之Ga2 O3 膜314之層積構造的膜316。先將ZnO膜312進行成膜，形成於閘極絕緣膜302的正上方的情況係因ZnO膜312為導電性氧化膜，Ga2 O3 膜係工作函數調製用之添加劑之故。另外，首先，做成交互層積複數的ZnO膜312與複數之Ga2 O3 膜314之層積構造之情況係因均一地分布作為工作函數調製用之添加劑之Ga2 O3 在矽基板300的面內之故。
並且，當歷經在之後之MOSFET之製造工程之熱過程時，如圖5B所示，混合ZnO與Ga2 O3 ，形成於ZnO中作為添加劑而含有Ga2 O3 之GZO(Ga-doped ZnO)膜318。ZnO膜係因作為氧化膜而顯示導電性之故，GZO膜318係於作為MOSFET之閘極電極而使用之情況，即使與含有氧於基底之閘極絕緣膜302接合，亦未使導電性，工作函數等之膜質劣化者。另外，因含有Ga2 O3 之故，對於閘極絕緣膜302即使使用HfSiOx 等所成之高介電率(High-k)，GZO膜318係作為MOSFET之閘極電極而具有充分之工作函數。例如，ZnO膜之工作函數係3.3eV，GaO膜之工作函數係約6eV。經由改變含於GZO膜中的ZnO膜與GaO膜之組成比之時，可使工作函數變化者。例如，在於ZnO膜添加5at.%Ga之GZO膜中，工作函數則從3.62eV變化為4.37eV。另外，在於ZnO膜添加15%GaO 膜之GZO膜中，工作函數則變化為5.66eV。
然而，取代ZnO膜而使用銦的氧化膜亦可。另外，作為於鋅的氧化膜或銦的氧化膜，將作為添加劑而含有鋁，錫，鎵等之氧化物之中至少一種的膜作為閘極電極而使用亦可。
然而，作為閘極電極而使用Mo，W或V之氧化膜之情況，Mo，W或V之氧化膜係因作為氧化膜而顯示導電性之故，作為MOSFET之閘極電極而使用之情況，即使與含有氧於基底之閘極絕緣膜302接合，亦不僅未使導電性，工作函數等之膜質劣化，Mo，W或V之氧化膜係對於閘極絕緣膜302即使使用HfSiOx 等所成之高介電率(High-k)，作為MOSFET之閘極電極而亦具有充分之工作函數之故，無須形成Ga2 O3 膜等，而以單層構造將Mo，W或V之氧化膜成膜即可。
接著，對於使用上述之基板處理裝置1而形成MOSFET之閘極電極的基板處理工程，參照圖4之流程圖而加以說明。然而，在以下的說明中，構成基板處理裝置之各部的動作係經由控制器280而加以控制。在此，未使複數種之處理氣體混合而交互地供給至晶圓200，於晶圓200上進行薄膜之成膜。此時，經由控制處理氣體之供給次數之時，可控制形成之薄膜的膜厚者。例如，成膜速度如為0.1nm/周期，由實施20周期可形成2nm的薄膜。
在以下中，對於形成交互層積複數的ZnO膜312與複數之Ga2 O3 膜314之層積構造的膜316於作為預先形成於 作為基板300之晶圓200上的閘極絕緣膜302之HfSiOx 膜上之工程，加以說明。然而，ZnO膜312係於收容晶圓200之處理室201內，經由交互供給使第1原料(Diethylzinc(Zn(CH2 CH3 )2 ，DEZ))氣化之第1原料氣體與反應氣體(水蒸氣(H2 O)而形成。另外，Ga2 O3 膜314係於收容晶圓200之處理室201內，經由交互供給使第2原料(Trimethylgallium((CH3 )3 )Ga，TMGa))氣化之第2原料氣體與反應氣體(水蒸氣(H2 O)而形成。
<基板搬入工程(S1)，基板載置工程(S2)>
首先，使升降機構207b作動，將支持台203下降至圖3所示之晶圓搬送位置。並且，開啟閘閥251，使處理室201與搬送室271連通。並且，在經由搬送機器手臂273而從搬送室271內至處理室201內，以搬送臂273a支持處理對象之晶圓200的狀態進行搬入(步驟S110)。然而，對於處理對象之晶圓200上，係預先形成作為閘極絕緣膜302之HfSiOx 膜。搬入於處理室201內之晶圓200係暫時性載置於從支持台203上面突出之升降銷208b上。搬送機器手臂273之搬送臂273a則從處理室201內返回至搬送室271內時，關閉閘閥251。
接著，使升降機構207b作動，將支持台203上升至圖2所示之晶圓處理位置。其結果，升降銷208b係從支持台203上面埋沒，晶圓200係載置於支持台203上面之承受器217上(步驟S120)。
<壓力調整工程(S3)，溫度調整工程(S4)>
接著，經由壓力調整器(APC)262，處理室201內之壓力則成呈為特定之處理壓力地加以控制(步驟S130)。另外，調整供給至加熱器206之電力，晶圓200的表面溫度則呈成為特定之處理溫度地加以控制(步驟S140)。然而，溫度調整工程(步驟S140)係亦可作為與壓力調整工程(步驟S130)並行進行，而亦可作為較壓力調整工程(步驟S130)先行進行。在此，特定之處理溫度，處理壓力係指在後述之ZnO膜形成工程(步驟S150)，可形成ZnO膜之處理溫度，處理壓力。理想係在Zn原料供給工程(步驟S151)供給之第1原料氣體則在未自我分解程度之處理溫度，處理壓力，例如為50℃~200℃，最佳為100℃，例如為10Pa~1000Pa，最佳為20Pa。
然而，在基板搬入工程(步驟S110)，基板載置工程(步驟S120)，壓力調整工程(步驟S130)，及溫度調整工程(步驟S140)中，使真空泵264動作同時，由關閉閥va3，vb3，開啟閥vd1，vd2，vc3，ve1，ve2，ve3者，經常流動N2 氣體於處理室201內。經由此，成為可抑制對於晶圓200上之粒子的附著者。
與工程步驟S110~S140並行，作為第1原料而使Zn原料之DEZ氣化而使第1原料氣體，即DEZ氣體生成(預備氣化)。即，開啟閥va1，va2，va5，經由從載氣供給管237a，將以MFC222a加以流量控制之載氣，供給 至起泡器220a內之時，經由起泡而使收容於起泡器220a內部的第1原料氣化而使第1原料生成(預備氣化工程)。在此預備氣化工程中，使真空泵264作動同時，經由將閥va3保持關閉，開啟閥va4之時，未供給DEZ氣體於處理室201內而彎曲在處理室201而排氣。對於由起泡器安定DEZ氣體而生成係須要特定的時間。因此，在本實施形態中，預先生成DEZ氣體，經由切換閥va3，va4之開關之時，切換DEZ氣體的流路。其結果，經由閥的切換，成為呈可迅速地開始或停止對於處理室201內之DEZ氣體之安定的供給而為佳。
<ZnO膜形成工程(步驟S150)> (Zn原料(DEZ)供給工程(步驟S151))
接著，使真空泵264保持動作，關閉閥va4，開啟閥va3，開始對於處理室201內之DEZ氣體的供給。第1原料氣體係經由噴灑頭240而加以分散，均一地供給至處理室201內之晶圓200上。剩餘的第1原料氣體係流動在排氣導管259內，排氣於排氣口260，排氣管261。此時處理溫度，處理壓力係作為DEZ氣體未自我分解程度之處理溫度，處理壓力，於作為預先形成於晶圓200上之閘極絕緣膜302的HfSiOx 膜上，形成有Zn含有層。
然而，對於供給DEZ氣體於處理室201內時，呈防止對於反應氣體供給管213c內之DEZ氣體的侵入地，另外促進在處理室201內之DEZ氣體的擴散地，閥vd1， vd2，vc3係作為保持開啟，經常流動N2 氣體於處理室201內者為佳。
在開啟閥va3而開始DEZ氣體之供給之後，如經過特定時間之後關閉閥va3，開啟閥va4，停止對於處理室201內之DEZ氣體的供給。
(淨化工程(步驟S152))
關閉閥va3，停止DEZ氣體的供給之後，係開啟閥vd1，vd2，vc3，ve1，ve2，ve3，供給N2 氣體於處理室201內。N2 氣體係經由噴灑頭240而分散均一地供給至處理室201內之晶圓200上，流動在排氣導管259內，再排氣至排氣口260，排氣管261。由此，除去殘留於處理室201內之第1原料氣體，經由N2 氣體而淨化處理室201內。
(反應氣體供給工程(步驟S153))
如處理室201內之淨化結束之後，開啟閥vc1，vc2，vc3，開始對於處理室201內之反應氣體(水蒸氣，H2 O)的供給。H2 O氣體係經由噴灑頭240而分散均一地供給至處理室201內之晶圓200上，與形成於預先形成於晶圓200上之HfSiOx 膜上的Zn含有層反應，生成ZnO膜於HfSiOx 膜上。剩餘的H2 O氣體或反應副生成物係流動在排氣導管259內，排氣於排氣口260，排氣管261。開啟閥vc1，vc2，vc3，開始H2 O氣體之供給之後，如經過特 定時間之後，關閉閥vc1，vc2，停止對於處理室201內之H2 O氣體的供給。
然而，對於供給H2 O氣體於處理室201內時，呈防止對於DEZ氣體供給管213a，第2原料氣體供給管213b內之H2 O氣體的侵入地，另外，促進在處理室201內之H2 O氣體的擴散地，閥ve1，ve2，ve3係作為保持開啟，經常流動N2 氣體於處理室201內者為佳。
(淨化工程(步驟S154))
關閉閥vc1，vc2，停止H2 O氣體的供給之後，係開啟閥vd1，vd2，vc3，ve1，ve2，ve3，供給N2 氣體於處理室201內。N2 氣體係經由噴灑頭240而分散均一地供給至處理室201內之晶圓200上，流動在排氣導管259內，再排氣至排氣口260，排氣管261。由此，除去殘留於處理室201內之H2 O氣體或反應副生成物，經由N2 氣體而淨化處理室201內。
(特定次數實施工程(步驟S155))
將以上之Zn原料(DEZ)供給工程(步驟S151)，淨化工程(步驟S152)，反應氣體供給工程(步驟S153)，淨化工程(步驟S154)作為1周期，經由實施特定次數(n1周期)此周期之時，於預先形成於晶圓200上之HfSiOx 膜上，形成所期望膜厚之ZnO膜312。
<壓力調整工程(步驟S160)，溫度調整工程(步驟S170)>
接著，經由壓力調整器(APC)262，處理室201內之壓力則成呈為特定之處理壓力地加以控制(步驟S160)。另外，調整供給至加熱器206之電力，晶圓200的表面溫度則呈成為特定之處理溫度地加以控制(步驟S170)。然而，溫度調整工程(步驟S170)係亦可作為與壓力調整工程(步驟S160)並行進行，而亦可作為較壓力調整工程(步驟S160)先行進行。在此，特定之處理溫度，處理壓力係指在後述之Ga2 O3 膜形成工程(步驟S180)，可形成Ga2 O3 膜之處理溫度，處理壓力。理想係在Ga原料供給工程(步驟S181)供給之第2原料氣體則在未自我分解程度之處理溫度，處理壓力，例如為50℃~200℃，最佳為100℃，例如為10Pa~1000Pa，最佳為20Pa。
然而，與壓力調整工程(步驟S160)~溫度調整工程(步驟S170)並行，具備於接下來的Ga2 O3 膜形成工程(步驟S180)，使第2原料(TMGa)氣化，生成(預備氣化)第2原料氣體(Ga原料)，即TMGa氣體。即，開啟閥vb1，vb2，vb5，經由從載氣供給管237b，將以MFC222b加以流量控制之載氣，供給至起泡器220b內之時，經由起泡而使收容於起泡器220b內部的第2原料氣化而使第2原料生成(預備氣化工程)。在此預備氣化工程中，使真空泵264作動同時，經由將閥vb3保持關閉， 開啟閥vb4之時，未供給第2原料氣體於處理室201內而彎曲在處理室201而排氣。對於由起泡器安定第2原料氣體而生成係須要特定的時間。因此，在本實施形態中，預先生成第2原料氣體，經由切換閥vb3，vb4之開關之時，切換第2原料氣體的流路。其結果，經由閥的切換，成為呈可迅速地開始或停止對於處理室201內之第2原料氣體之安定的供給而為佳。
<Ga2 O3 膜形成工程(步驟S180)>
(Ga原料(TMGa)供給工程(步驟S181))，接著，使真空泵264保持作動，關閉閥vb4，開啟閥vb3，開始對於處理室201內之第2原料氣體(Ga原料，TMGa)的供給。TMGa氣體係經由噴灑頭240而加以分散，均一地供給至處理室201內之晶圓200上。剩餘的TMGa氣體係流動在排氣導管259內，排氣於排氣口260，排氣管261。此時處理溫度，處理壓力係作為TMGa氣體未自我分解程度之處理溫度，處理壓力，於作為預先形成於晶圓200上之閘極絕緣膜302的HfSiOx 膜上，如上述作為所形成之ZnO膜312上形成有Ga含有層。
然而，對於供給TMGa氣體於處理室201內時，呈防止對於反應氣體供給管213c內之TMGa氣體的侵入地，另外，促進在處理室201內之TMGa氣體的擴散地，閥vd1，vd2，vc3係作為保持開啟，經常流動N2 氣體於處理室201內者為佳。
在開啟閥vb3而開始TMGa氣體之供給之後，如經過特定時間之後關閉閥vb3，開啟閥vb4，停止對於處理室201內之TMGa氣體的供給。
(淨化工程(步驟S182))
關閉閥vb3，停止TMGa氣體的供給之後，係開啟閥vd1，vd2，vc3，ve1，ve2，ve3，供給N2 氣體於處理室201內。N2 氣體係經由噴灑頭240而分散均一地供給至處理室201內之晶圓200上，流動在排氣導管259內，再排氣至排氣口260，排氣管261。由此，除去殘留於處理室201內之TMGa氣體，經由N2 氣體而淨化處理室201內。
(反應氣體供給工程(步驟S183))
如處理室201內之淨化結束之後，開啟閥vc1，vc2，vc3，開始對於處理室201內之反應氣體(水蒸氣，H2 O)的供給。H2 O氣體係經由噴灑頭240而分散均一地供給至處理室201內之晶圓200上，與於形成於預先形成於晶圓200上之HfSiOx 膜上，如上述作為形成於所形成的ZnO膜312之Ga含有層反應，生成Ga2 O3 膜於ZnO膜上。剩餘的H2 O氣體或反應副生成物係流動在排氣導管259內，排氣於排氣口260，排氣管261。開啟閥vc1，vc2，vc3，開始H2 O氣體之供給之後，如經過特定時間之後，關閉閥vc1，vc2，停止對於處理室201內之H2 O氣體的供給。
然而，對於供給H2 O氣體於處理室201內時，呈防止 對於第1原料氣體供給管213a，第2原料氣體供給管213b內之H2 O氣體的侵入地，另外，促進在處理室201內之H2 O氣體的擴散地，閥ve1，ve2，ve3係作為保持開啟，經常流動N2 氣體於處理室201內者為佳。
(淨化工程(步驟S184))
關閉閥vc1，vc2，停止H2 O氣體的供給之後，係開啟閥vd1，vd2，vc3，ve1，ve2，ve3，供給N2 氣體於處理室201內。N2 氣體係經由噴灑頭240而分散均一地供給至處理室201內之晶圓200上，流動在排氣導管259內，再排氣至排氣口260，排氣管261。由此，除去殘留於處理室201內之反應氣體或反應副生成物，經由N2 氣體而淨化處理室201內。
(特定次數實施工程(步驟S185))
將以上之Ga原料(TMGa)供給工程(步驟S181)，淨化工程(步驟S182)，反應氣體供給工程(步驟S183)，淨化工程(步驟S184)作為1周期，經由實施特定次數(n2周期)此周期之時，於形成於作為預先形成於晶圓200上之預先形成之閘極絕緣膜302的HfSiOx 膜上之ZnO膜312上，形成所期望膜厚之Ga2 O3 膜314。
(特定次數實施工程(步驟S190))
將上述之壓力調整工程(步驟S130)~ZnO膜形成工程(步驟S150)，壓力調整工程(步驟S160)~Ga2 O3 膜形成工程(步驟S180)作為1周期，經由實施特定次數(n3周期)此周期之時，於作為預先形成於晶圓200上之閘極絕緣膜302的HfSiOx 膜上，形成交互層積複數之ZnO膜312與複數之Ga2 O3 膜314的層積構造的膜316。
(殘留氣體除去工程(步驟S200))
由實施特定次數實施工程(步驟S190)者，形成交互層積複數之ZnO膜312與複數之Ga2 O3 膜314的層積構造的膜316之後，進行處理室201內之真空吸引，開啟閥vd1，vd2，vc3，ve1，ve2，ve3，供給N2 氣體於處理室201內。N2 氣體係經由噴灑頭240而分散供給至處理室201內，排氣至排氣管261。由此，除去殘留於處理室201內之氣體或反應副生成物，經由N2 氣體而淨化處理室201內。
(基板搬出工程(步驟S210))
之後，經由與上述之基板搬入工程(步驟S110)，基板載置工程(步驟S120)所示之步驟相反的步驟，將形成交互層積特定膜厚之複數之ZnO膜312與複數之Ga2 O3 膜314的層積構造的膜316之後的晶圓200，從處理室201內搬出於搬送室271內，結束有關本實施形態之基板處理工程。
(第2實施形態)
接著，作為本發明之理想第2實施形態，說明對於DRAM之電容電極使用導電性氧化膜之情況。如圖6A所示，將交互層積複數之ZnO膜322與複數之Ga2 O3 膜324之層積構造的膜326，作為下部電極而加以形成。於此上方，作為電容絕緣膜340，形成TiO2 膜。於此上方，將交互層積複數之ZnO膜332與複數之Ga2 O3 膜334之層積構造的膜336，作為上部電極而加以形成。在複數之ZnO膜322與複數之Ga2 O3 膜324之重疊順序及複數之ZnO膜332與複數之Ga2 O3 膜334之重疊順序中，最初與最後為ZnO之情況係因ZnO為導電性氧化膜，Ga2 O3 為工作函數調製用之添加劑之故。另外，首先作成交互層積複數之ZnO膜322與複數之Ga2 O3 膜324之層積構造與交互層積複數之ZnO膜332與複數之Ga2 O3 膜334之層積構造之情況，係因使作為工作函數調製用之添加劑之Ga2 O3 均一地分布在矽基板之面內之故。
並且，當歷經在之後之DRAM之製造工程之熱過程時，如圖6B所示，混合ZnO與Ga2 O3 ，形成於ZnO中作為添加劑而含有Ga2 O3 之GZO膜328及338。ZnO膜係因作為氧化膜而顯示導電性之故，GZO膜328，338係於作為DRAM之電容電極而使用之情況，即使與含有氧之電容絕緣膜340接合，亦未使導電性，工作函數等之膜質劣化者。另外，ZnO膜係既已氧化，即使將此放置於氧化環 境，亦未有膜質產生變化，而作為氧化膜而顯示導電性之故，未有使作為電容之總量容量降低者。另外，因含有Ga2 O3 之故，對於電容絕緣膜340即使使用TiO2 等所成之高介電率(High-k)，GZO膜328，338係作為DRAM之電容電極而具有充分之工作函數。然而，取代ZnO膜而使用銦的氧化膜亦可。另外，作為於鋅的氧化膜或銦的氧化膜，將作為添加劑而含有鋁，錫，鎵等之氧化物之中至少一種的膜作為電容電極而使用亦可。
然而，作為DRAM之電容電極而使用Mo，W或V之氧化膜之情況，Mo，W或V之氧化膜係因作為氧化膜而顯示導電性之故，作為DRAM之電容電極而使用之情況，即使與含有氧之電容絕緣膜340接合，亦未使導電性，工作函數等之膜質劣化，另外，不僅使作為電容之總合容量降低，而Mo，W或V之氧化膜係對於電容絕緣膜340即使使用TiO2 等所成之高介電率(High-k)，作為MOSFET之閘極電極而亦具有充分之工作函數之故，無須形成Ga2 O3 膜等，而如後述而以單層構造將Mo，W或V之氧化膜成膜即可。
接著，對於使用上述之基板處理裝置1而形成DRAM之電容電極之基板處理工程加以說明。
於預先形成於晶圓200上之SiO2 等之絕緣膜(未圖示)上，形成交互層積複數之ZnO膜322與複數之Ga2 O3 膜324之層積構造的膜326。然而，ZnO膜312係於收容晶圓200之處理室201內，經由交互供給使第1原料 (Diethylzinc(Zn(CH2 CH3 )2 ，DEZ))氣化之第1原料氣體與反應氣體(水蒸氣(H2 O)而形成。另外，Ga2 O3 膜314係於收容晶圓200之處理室201內，經由交互供給使第2原料(Trimethylgallium((CH3 )3 )Ga，TMGa))氣化之第2原料氣體與反應氣體(水蒸氣(H2 O)而形成。形成方法係參照圖4而說明之上述的第1實施形態之MOSFET之閘極電極的形成方法相同之故，省略說明之。
接著，為與上述之基板處理裝置1之不同的成膜裝置(未圖示)，形成作為電容絕緣膜340之TiO2 膜。之後，使用基板處理裝置1，於電容絕緣膜340上方，形成交互層積複數之ZnO膜332與複數之Ga2 O3 膜334之層積構造的膜336。層積構造的膜336之形成方法係因與交互供給複數種原料而形成膜之上述層積構造的膜326的形成方法相同之故，省略說明。
然而，在上述第1實施形態中，作為高介電率(High-k)之閘極絕緣膜302，使用HfSiOx ，在上述第2實施形態中，作為高介電率(High-k)之電容絕緣膜340，使用TiO2 作過說明，但作為高介電率(High-k)之閘極絕緣膜302或高介電率(High-k)之電容絕緣膜340，對於使用HfSiOx 、HfO2 、ZrO2 、TiO2 、Nb2 O5 、Ta2 O5 、SrTiO、BaSrTiO、PZT等之高介電率絕緣膜之情況，均可適用上述之MOSFET之閘極電極構造或DRAM之電容電極。
(第3實施形態)
接著，參照圖面，對於本發明之理想之第3實施形態加以詳細說明。圖7係有關本發明之第3實施形態之基板處理裝置的處理爐之縱剖面圖，圖8係圖7所示之處理爐的橫剖面圖。第1及第2實施形態係記載有作為形成作為閘極電極之GZO膜之基板處理裝置而使用枚葉裝置的例，第3實施形態係在作為基板處理裝置而使用縱型裝置的點而與第1及第2實施形態不同。可適用之膜種類，氣體種類等係與第1及第2實施形態相同。以下，主要對於與第1及第2實施形態不同點加以說明。
(1)處理爐之構成
有關本實施例之處理爐1係例如，作為批式縱型熱壁形之處理爐而加以構成。如圖7所示，處理爐1係具備反應管2與將反應管2支持於縱方向之歧管3。反應管2係由具有例如石英(SiO2 )或碳化矽(SiC)等之耐熱性的非金屬材料加以構成，成為上端加以閉塞，而下端加以開放之圓筒形狀。
歧管3係例如由SUS等之金屬材料加以構成，成為上端部及下端部加以開放之圓筒形狀。對於反應管2之下端部及歧管3之上端部及下端部之開口部係各形成有環狀的突緣。又，對於反應管2之下端部之突緣與歧管3之上端部之突緣之間，係介設有O環等之封閉構件4，氣密地封閉反應管2與歧管3之間。
對於反應管2及歧管3之內部係區劃成有收容作為複數片保持基板之晶圓5的基板保持具的盤體6之處理室7，盤體6係成為呈經由作為基板保持具升降機構的盤體升降機8，從下方裝入於處理室7內。
又，盤體6係藉由作為保持體之盤體支持台9而搭載於封蓋11上，將複數片(例如，50片~150片程度)之晶圓5，以略水平狀態拉開特定間距間隔而構成呈保持成多段。裝填晶圓5之盤體6之最大外徑係成為呈較反應管2及歧管3的內徑為小。
封蓋11係例如由SUS等之金屬所成之圓盤狀的構件，構成呈從垂直方向下側接合於歧管3的下端，對於盤體升降機8上升時，經由介設於歧管3之下端部的突緣與封蓋11之間的封閉構件12而氣密地閉塞處理室7內。又，經由盤體升降機8而使封蓋11升降於垂直方向者，成為可搬送盤體6於處理室7內外。
又，對於封蓋11之下方係設置有旋轉機構13，旋轉機構13之旋轉軸14係貫通封蓋11而連接於盤體6，呈以保持處理室7內的氣密性的狀態而可旋轉保持有晶圓5之盤體6。由使盤體6旋轉者，可使晶圓5之處理均一性提升。
對於反應管2之外周，係作為圓筒形狀之加熱部的加熱器15則設置成與反應管2同心圓狀，構成呈將裝入於處理室7內之晶圓5加熱為特定溫度。加熱器15係垂直地支持於作為保持板之加熱器基座16，加熱器基座16係 固定於歧管3。
又，對於反應管2內係與後述之多孔噴嘴17，18，19同樣，沿著反應管2之內壁而設置有作為形成為L字狀之溫度檢測器的溫度感測器21。由依據經由溫度感測器21所檢測之溫度資訊而調整對於加熱器15之通電狀況者，處理室7內之溫度則成為所期望之溫度分布。
對於歧管3係設置有具有垂直部與水平部之L字狀之多孔噴嘴17，18，19。多孔噴嘴17，18，19的垂直部係呈沿著處理室7的內壁，沿著晶圓5之層積方向各配設於垂直方向。多孔噴嘴17，18，19之水平部係各貫通歧管3之側壁。
對於多孔噴嘴17，18，19之垂直部側面係以特定間隔各設置複數之氣體供給口22，23，24於垂直方向。氣體供給口22，23，24係呈朝向處理室7之略中心，即搬入至處理室7內的晶圓5之略中心，於所層積之晶圓5之間各作為開口，從氣體供給口22，23，24所供給之氣體係各呈成為朝向處理室7內之略中心加以噴射。然而，氣體供給口22，23，24之開口徑係從各下部遍佈於上部為同一亦可，而亦可從下部朝向上部緩緩變大。
然而，多孔噴嘴17係如圖8所示，設置於與多孔噴嘴18，19接近之位置，但在圖7中方便上，將多孔噴嘴17圖示於與多孔噴嘴18，19對向之紙面右側的位置。
對於多孔噴嘴17之上流端(水平端部)，係連接有作為水蒸気(H2 O)、臭氧(O3 )、N2 O、氧(O2 )與氫 (H2 )之混合氣體、氧(O2 )電漿等的氧(O)含有氣體(氧化劑)，例如供給H2 O氣體之氧含有氣體供給管25。對於氧含有氣體供給管25，係從上流側依序設置有NH3 氣體供給源(未圖示)、流量制御機構之流量控制器、開閉閥的閥27。
對於閥27之下流側係連接有供給載氣及淨化氣體，例如氮(N2 )氣，氦(He)氣，氖(Ne)氣，氬(Ar)氣等之非活性氣體之非活性氣體供給管28。對於非活性氣體供給管28係從上流側依序設置有非活性氣體供給源(未圖示)，非活性氣體流量控制器(未圖示)，閥29，由開放閥27或開放閥29者，經由流量控制器所流量控制之H2 O氣體則呈與非活性氣體同時供給至處理室7內。
又，由閉塞閥27，開放閥29者，作為淨化氣體之非活性氣體則經由未圖示之非活性氣體流量控制器加以流量控制而供給至處理室7內。由供給非活性氣體至處理室7內者，例如H2 O氣體之供給結束後，排除殘留於處理室7內之H2 O氣體等，又可防止供給至處理室7內之其他氣體流入至氧含有氣體供給管25內者。然而，另外設置供給淨化氣體之淨化氣體供給管，和供給載氣之載氣供給管亦可。
然而，構成經由氧含有氣體供給管25，H2 O氣體供給源(未圖示)，流量控制器，閥27，非活性氣體供給管28，非活性氣體流量控制器(未圖示)，閥29，多孔噴嘴17，氣體供給口22而供給氧含有氣體至處理室7內之氧 含有氣體供給系統(氧含有氣體供給手段)。又，構成經由非活性氣體供給管28，非活性氣體流量控制器(未圖示)，氧含有氣體供給管25，多孔噴嘴17，氣體供給口22而供給非活性氣體至處理室7內之第1非活性氣體供給系統(第1非活性氣體供給手段)。
又，對於多孔噴嘴18之上流端(水平端部)，係連接有作為第1原料而供給Zn含有原料之DEZ(Diethylzinc(Zn(CH2 CH3 )2 ))氣化之DEZ氣體的Zn含有氣體供給管31。然而，在本實施例中，使用將由供給氮(N2 )，氦(He)氣，氖(Ne)氣，氬(Ar)氣等之非活性氣體者所得到之DEZ氣體，與載氣同時供給至處理室7內之起泡方式。
對於Zn含有氣體供給管31之上流側，係設置有藉由DEZ容器32而供給載氣之載氣供給管33。對於載氣供給管33係從上流側依序設置有載氣供給源(未圖示)，流量控制器34，閥35，DEZ容器32。對於DEZ容器32內係儲存有DEZ之液體，載氣供給管33之下流端係浸漬於DEZ之液體中。
Zn含有氣體供給管31之上流側係配置於DEZ容器32之DEZ液面上方，對於Zn含有氣體供給管31之下流側係設置有閥36。又，對於Zn含有氣體供給管31係設置有配管加熱器37，配管加熱器37係成為可將Zn含有氣體供給管31，例如保持在50℃~60℃程度。由開放閥35者，供給經由流量控制器34所流量控制之載氣至DEZ容 器32內，產生DEZ氣體，更且由開放閥36者，成為呈可將DEZ氣體與載氣同時供給至處理室7內。
然而，DEZ容器32內係亦可構成為可經由未圖示之加熱器而加熱。由經由加熱器而調節加熱溫度者，可促進DEZ氣體的生成，或者抑制，控制對於處理室7內之DEZ氣體的供給流量者。
又，對於Zn含有氣體供給管31的閥36之上流側係連接有氣體排氣管38之上流端，對於氣體排氣管38之中途部係設置有閥39。氣體排氣管38之下流端係從後述之排氣管41之APC(Auto Pressure Controller)閥42連接於下流側，由開放閥39者，成為呈可未藉由處理室7而將DEZ氣體進行排氣。
又，對於Zn含有氣體供給管31的閥36之下流側係連接有供給非活性氣體之非活性氣體供給管43之下流端。對於非活性氣體供給管43，係從上流側依序設置有非活性氣體供給源(未圖示)、非活性氣體流量控制器(未圖示)、閥44。由開啟閥44者，成為可將經由非活性氣體流量控制器所流量控制之作為淨化氣體之非活性氣體供給至處理室7內。由供給非活性氣體至處理室7內者，例如DEZ氣體之供給結束後，排除殘留於處理室7內之DEZ氣體等，又可防止供給至處理室7內之其他氣體流入至Zn含有氣體供給管31內者。
然而，經由載氣供給管33，載氣供給源(未圖示)，流量控制器34，閥35，DEZ容器32，Zn含有氣體供給管 31，閥36，多孔噴嘴18，氣體供給口23，構成供給DEZ氣體至處理室7內之Zn含有氣體供給系統。又，經由非活性氣體供給管43，非活性氣體供給源(未圖示)，非活性氣體流量控制器(未圖示)、閥44，Zn含有氣體供給管31，多孔噴嘴18，氣體供給口23，構成作為淨化氣體供給非活性氣體至處理室7內之非活性氣體供給系統。
對於多孔噴嘴19之上流端(水平部端)，係連接有作為第2原料供給使Ga含有原料之TMGa(Trimethylgallium、((CH3 )3 )Ga)氣化之TMGa氣體之Ga含有氣體供給管45。然而，在本實施例中，與DEZ氣體同樣，使用將以供給非活性氣體於液體之TMGa中所得到之TMGa氣體，與載氣同時供給至處理室7內的起泡方式。
對於Ga含有氣體供給管45之上流側，係設置有藉由TMGa容器46而供給載氣之載氣供給管47。對於載氣供給管47係從上流側依序設置有載氣供給源(未圖示)，流量控制器48，閥49，TMGa容器46。對於TMGa容器46內係儲存有TMGa之液體，載氣供給管47之下流端係浸漬於TMGa之液體中。
Ga含有氣體供給管45之上流端係配置於TMGa容器46之TMGa液面上方，對於Ga含有氣體供給管45之下流側係設置有閥51。又，對於Ga含有氣體供給管45係設置有第2配管加熱器52，第2配管加熱器52係成為可將Ga含有氣體供給管45，例如保持在40℃程度者。由開 放閥49者，供給經由流量控制器48所流量控制之載氣至TMGa容器46內，產生TMGa氣體，更且由開放閥51者，成為呈可將TMGa氣體與載氣同時供給至處理室7內。
然而，TMGa容器46內係亦可構成為可經由未圖示之加熱器而加熱。由經由加熱器而調節加熱溫度者，可促進TMGa氣體的生成，或者抑制，控制對於處理室7內之TMGa氣體的供給流量者。
又，對於Ga含有氣體供給管45的閥51之上流側係連接有氣體排氣管53之上流端，對於氣體排氣管53之中途部係設置有閥54。氣體排氣管53之下流端係從排氣管41之APC閥42連接於下流側，由開放閥54者，成為呈可未藉由處理室7而將TMGa氣體進行排氣。
又，對於Ga含有氣體供給管45的閥之下流側係連接有供給非活性氣體之非活性氣體供給管55之下流端。對於非活性氣體供給管55，係從上流側依序設置有非活性氣體供給源(未圖示)、非活性氣體流量控制器(未圖示)、閥56。由開啟閥56者，成為可將經由非活性氣體流量控制器所流量控制之作為淨化氣體之非活性氣體供給至處理室7內。由供給非活性氣體至處理室7內者，例如TMGa氣體之供給結束後，排除殘留於處理室7內之TMGa氣體等，又可防止供給至處理室7內之其他氣體流入至Ga含有氣體供給管45內者。
然而，經由載氣供給管47，載氣供給源(未圖示)， 流量控制器48，閥49，TMGa容器46，Ga含有氣體供給管45，閥51，多孔噴嘴19，氣體供給口24，構成供給TMGa氣體至處理室7內之Ga含有氣體供給系統。又，經由非活性氣體供給管55，非活性氣體供給源(未圖示)，非活性氣體流量控制器(未圖示)、閥56，Ga含有氣體供給管45，多孔噴嘴19，氣體供給口24，構成作為淨化氣體供給非活性氣體至處理室7內之非活性氣體供給系統。
對於歧管3之側壁係連接有排氣管41。對於排氣管41係從上流側依序設置有作為檢測處理室7內的壓力之壓力檢測器的壓力感測器57，作為壓力調整器之APC閥42，作為真空排氣裝置之真空泵58。
APC閥42係由進行閥的開關而可進行真空排氣及排氣停止，更且為可調節閥的開度之開閉閥。使真空泵58作動同時，依據經由壓力感測器57所檢測之壓力資訊，經由調節APC閥42之開度之時，可將處理室7內作為所期望之壓力。
然而，經由排氣管41，壓力感測器57，APC閥42，真空泵58，構成將處理室7內之環境進行排氣之排氣系統。
又，作為控制系統之控制器59係連接於流量控制器26，34，48，APC閥42，閥27，29，35，36，39，44，49，51，54，56，溫度感測器21，加熱器15，壓力感測器57，真空泵58，旋轉機構13，盤體升降機8等，經由 控制器59而進行流量控制器26，34，48之流量調整動作，閥27，29，35，36，39，44，49，51，54，56之開閉動作，APC閥42之開閉動作及壓力調整動作，溫度感測器21之溫度檢測動作，加熱器15之溫度調節動作，壓力感測器57之壓力檢測動作，真空泵58之起動及停止，旋轉機構13之旋轉速度調節，盤體升降機8之升降動作的控制。
(2)基板處理工程
接著，作為有關本發明理想之第3實施形態之半導體裝置之製造工程之一工程，對於使用上述之基板處理裝置之處理爐而於作為基板之晶圓上，形成MOSEFT之閘極電極之基板處理工程加以說明。然而，在以下的說明中，構成基板處理裝置之各部的動作係經由主控制器59而加以控制。在此，未使複數種之處理氣體混合而交互地供給至晶圓200，於晶圓200上進行薄膜之成膜。此時，經由控制處理氣體之供給次數之時，可控制形成之薄膜的膜厚者。例如，成膜速度如為0.1nm/周期，由實施20周期可形成2nm的薄膜。
在以下中，對於形成交互層積複數的ZnO膜312與複數之Ga2 O3 膜314之層積構造的膜316於作為預先形成於作為基板之晶圓5上的閘極絕緣膜302之HfSiOx 膜上之工程，加以說明。然而，ZnO膜312係於收容晶圓5之處理室201內，經由交互供給使第1原料(Diethylzinc (Zn(CH2 CH3 )2 ，DEZ))氣化之第1原料氣體與反應氣體(水蒸氣(H2 O)而形成。另外，Ga2 O3 膜314係於收容晶圓5之處理室201內，經由交互供給使第2原料(Trimethylgallium((CH3 )3 )Ga，TMGa))氣化之第2原料氣體與反應氣體(水蒸氣(H2 O)而形成。
<基板搬入工程(步驟S310)>
首先，將複數片(例如100片)之晶圓5裝填(晶圓裝載)於前述盤體6，使盤體6經由盤體升降機8而上升，搬入(盤體裝入)至處理室7內。此時，處理室7內係由藉由封閉構件12而封閉歧管3之下端而氣密地封塞封蓋11。然而，在此狀態中，開放閥29，閥44，閥56，持續供給N2 氣體等之非活性氣體於處理室7內者為佳。
<壓力調整工程(步驟S320)，溫度調整工程(步驟S330)>
接著，閉塞閥29，閥44，閥56，使真空泵58起動而將處理室7內進行排氣。又，晶圓5為50℃~200℃，例如呈成為100℃，依據經由溫度感測器21之溫度資訊而回饋控制對於加熱器15之通電狀況，調節處理室7內之溫度。接著，經由旋轉機構13而使盤體6，即晶圓5旋轉。
然而，與上述工程並行，在閉塞閥36之狀態開放閥35，以流量控制器34進行流量控制同時，由供給載氣於DEZ容器32內者，預先生成含有Zn之液體原料，例如使 DEZ氣化之DEZ氣體。此時，使真空泵58作動，閉塞閥36之同時，由開放閥39者，未供給DEZ氣體於處理室7內而彎曲在處理室7而進行排氣。
又此時，在閉塞閥51之狀態開放閥49，以流量控制器48進行流量控制同時，由供給載氣於容器46內者，預先生成含有Ga之液體原料，例如使TMGa氣化之TMGa氣體。此時，使真空泵58作動，閉塞閥51之同時，由開放閥54者，未供給TMGa氣體於處理室7內而彎曲在處理室7而進行排氣。
在經由起泡之供給方式中，對於成為安定生成DEZ氣體或TMGa氣體之狀態係須要特定之時間之故，在生成初期之階段開始DEZ氣體或TMGa氣體之供給時，供給則成為不安定。因此，在本實施例中，由預先生成DEZ氣體或TMGa氣體之者而作為可安定供給之狀態，由切換閥36，閥39，閥51，閥54之開閉者，切換DEZ氣體或TMGa氣體之流路。由此，可安定且迅速地進行對於DEZ氣體或TMGa氣體之處理室7內的供給開始及供給停止者。
接著，實施在處理室7內生成薄膜於晶圓5上之成膜工程。圖9係顯示在第3實施形態之成膜工程的流程圖，圖10係顯示在第3實施形態之成膜工程之時間圖。
<ZnO膜形成工程(步驟S340)>
接著，經由供給DEZ氣體或H2 O氣體於處理室7內 之時，於作為預先形成於晶圓5上之閘極絕緣膜之HfSiOx 膜上，形成ZnO膜。在ZnO膜形成工程中，依序執行接下的步驟。
<DEZ供給工程(步驟S341)>
將DEZ氣體，由Zn含有氣體供給管31，藉由多孔噴嘴18之氣體供給口23而於處理室7內，供給作為Zn含有氣體之TMGa氣體。具體而言，經由關閉閥39，開啟閥36之時，與載氣同時，開始從Zn含有氣體供給管31至加以氣化之DEZ氣體之處理室7內的供給。此時，調整APC閥42之開度，將處理室7內之壓力，維持在10Pa~1000Pa之範圍內，例如20Pa。DEZ氣體之供給流量係例如作為0.2g/min~10g/min的範圍內。DEZ氣體之供給時間係例如作為30秒~300秒之範圍內。如經過特定時間之後，關閉閥36，開啟閥39，停止DEZ氣體之供給。
供給至處理室7內之DEZ氣體係供給至晶圓5，從排氣管41加以排氣。此時，存在於處理室7內之氣體係僅DEZ氣體及N2 氣體等之非活性氣體，O含有氣體係未存在，於作為預先形成於晶圓5上之閘極絕緣膜之HfSiOx 膜上，形成Zn含有層。
然而，供給DEZ氣體於處理室7內之間，開啟連接於氧含有氣體供給管25之非活性氣體供給管28的閥29，流動N2 氣體等之非活性氣體時，可防止DEZ氣體回流至氧含有氣體供給管25內者。另外，開啟連接於Ga含有氣 體供給管45之非活性氣體供給管55的閥56，流動N2 氣體等之非活性氣體時，可防止DEZ氣體回流至Ga含有氣體供給管45內者。
<淨化工程(步驟S342)>
關閉閥36，停止對於處理室7內之DEZ氣體之供給之後，係開啟APC閥42而處理室7內之壓力則例如呈成為1Pa以下地進行排氣，排除殘留於處理室7內之DEZ氣體或反應生成物等。此時，將N2 氣體等之非活性氣體，從載氣供給管28，43，55各供給至處理室7內而進行淨化時，更可提高從處理室7內排除殘留氣體之效果者。特定時間經過後，關閉閥29，44，56而結束淨化工程。
<水蒸氣供給工程(步驟S343)>
接著，將H2 O氣體，由氧含有氣體供給管25，藉由多孔噴嘴17之氣體供給口22而於處理室7內，供給作為氧含有氣體之H2 O氣體。具體而言，經由開啟閥27及閥29之時，與N2 氣體混合同時，開始從氧含有氣體供給管25至H2 O氣體之處理室7內的供給。此時，調整APC閥42之開度，將處理室7內之壓力，維持在10Pa~1000Pa之範圍內，例如20Pa。H2 O氣體之供給流量係例如作為50sccm~500sccm的範圍內。H2 O氣體之供給時間係例如作為10秒~100秒的範圍內。如經過特定時間之後，關閉 閥27，停止H2 O氣體之供給。
供給至處理室7內之H2 O氣體係供給至晶圓5，從排氣管41加以排氣。此時，存在於處理室7內之氣體係僅H2 O氣體及N2 氣體，Zn含有氣體係未存在，與形成於作為預先形成於晶圓5上之閘極絕緣膜之HfSiOx 膜上之Zn含有層反應而形成ZnO層。
然而，供給H2 O氣體於處理室7內之間，開啟連接於Zn含有氣體供給管31之非活性氣體供給管43的閥44，流動N2 氣體等之非活性氣體時，可防止H2 O氣體回流至Zn含有氣體供給管31內者。另外，開啟連接於Ga含有氣體供給管45之非活性氣體供給管55的閥56，流動N2 氣體等之非活性氣體時，可防止H2 O氣體回流至Ga含有氣體供給管45內者。
<淨化工程(步驟S344)>
關閉閥27，停止對於處理室7內之H2 O氣體之供給之後，係開啟APC閥42而處理室7內之壓力則例如呈成為1Pa以下地進行排氣，排除殘留於處理室7內之H2 O氣體或反應生成物等。此時，將N2 氣體等之非活性氣體，從載氣供給管28，43，55各供給至處理室7內而進行淨化時，更可提高從處理室7內排除殘留氣體之效果者。特定時間經過後，關閉閥29，44，56而結束淨化工程。
<特定次數實施工程(步驟S345)>
將上述步驟S341~步驟S344作為1周期，經由實施特定次數(n周期)此周期之時，於預先形成於晶圓5上之HfSiOx 膜上，形成所期望膜厚之ZnO膜。
<壓力調整工程(步驟S350)，溫度調整工程(步驟S360)>
接著，閉塞閥29，閥44，閥56，使真空泵58起動而將處理室7內進行排氣。又，晶圓5為50℃~200℃，例如呈成為100℃，依據經由溫度感測器21之溫度資訊而回饋控制對於加熱器15之通電狀況，調節處理室7內之溫度。無須壓力調整，溫度調整之情況係省略步驟S350，S360，進行後述之Ga2 O3 膜形成工程(步驟S370)。
<Ga2 O3 膜形成工程(步驟S370)>
接著，經由供給TMGa氣體或H2 O氣體於處理室7內之時，於作為預先形成於晶圓5上之閘極絕緣膜之HfSiOx 膜上，形成GaO膜。在GaO膜形成工程中，依序執行接下的步驟。
<TMGa供給工程(步驟S371)>
將TMGa氣體，由Ga含有氣體供給管45，藉由多孔噴嘴19之氣體供給口24而於處理室7內，供給作為Ga含有氣體之TMGa氣體。具體而言，經由關閉閥54，開啟閥51之時，與載氣同時，開始從Ga含有氣體供給管45 至加以氣化之TMGa氣體之處理室7內的供給。此時，調整APC閥42之開度，將處理室7內之壓力，維持在10Pa~100Pa之範圍內，例如20Pa。TMGa氣體之供給流量係例如作為0.2g/min~10g/min的範圍內。TMGa氣體之供給時間係例如作為30秒~300秒之範圍內。如經過特定時間之後，關閉閥51，開啟閥56，停止TMGa氣體之供給。
供給至處理室7內之TMGa氣體係供給至晶圓5，從排氣管41加以排氣。此時，存在於處理室7內之氣體係僅TMGa氣體及N2 氣體等之非活性氣體，O含有氣體係未存在，於作為預先形成於晶圓5上之閘極絕緣膜之HfSiOx 膜上，形成Ga含有層。
然而，供給TMGa氣體於處理室7內之間，開啟連接於氧含有氣體供給管25之非活性氣體供給管28的閥29，流動N2 氣體等之非活性氣體時，可防止TMGa氣體回流至氧含有氣體供給管25內者。另外，開啟連接於Zn含有氣體供給管31之非活性氣體供給管43的閥44，流動N2 氣體等之非活性氣體時，可防止TMGa氣體回流至Zn含有氣體供給管31內者。
<淨化工程(步驟S372)>
關閉閥51，停止對於處理室7內之TMGa氣體之供給之後，係開啟APC閥42而處理室7內之壓力則例如呈成為1Pa以下地進行排氣，排除殘留於處理室7內之TMGa 氣體或反應生成物等。此時，將N2 氣體等之非活性氣體，從載氣供給管28，43，55各供給至處理室7內而進行淨化時，更可提高從處理室7內排除殘留氣體之效果者。特定時間經過後，關閉閥29，44，56而結束淨化工程。
<水蒸氣供給工程(步驟S373)>
接著，將H2 O氣體，由氧含有氣體供給管25，藉由多孔噴嘴17之氣體供給口22而於處理室7內，供給作為氧含有氣體之H2 O氣體。具體而言，經由開啟閥27及閥29之時，與N2 氣體混合同時，開始從氧含有氣體供給管25至H2 O氣體之處理室7內的供給。此時，調整APC閥42之開度，將處理室7內之壓力，維持在10Pa~100Pa之範圍內，例如20Pa。H2 O氣體之供給流量係例如作為50sccm~500sccm的範圍內。H2 O氣體之供給時間係例如作為10秒~100秒的範圍內。如經過特定時間之後，關閉閥27，停止H2 O氣體之供給。
供給至處理室7內之H2 O氣體係供給至晶圓5，從排氣管41加以排氣。此時，存在於處理室7內之氣體係僅H2 O氣體及N2 氣體，Ga含有氣體係未存在，與形成於作為預先形成於晶圓5上之閘極絕緣膜之HfSiOx 膜上之Ga含有層反應而形成Ga2 O3 層。
然而，供給H2 O氣體於處理室7內之間，開啟連接於Zn含有氣體供給管31之非活性氣體供給管43的閥44， 流動N2 氣體等之非活性氣體時，可防止H2 O氣體回流至Zn含有氣體供給管31內者。另外，開啟連接於Ga含有氣體供給管45之非活性氣體供給管55的閥56，流動N2 氣體等之非活性氣體時，可防止H2 O氣體回流至Ga含有氣體供給管45內者。
<淨化工程(步驟S374)>
關閉閥27，停止對於處理室7內之H2 O氣體之供給之後，係開啟APC閥42而處理室7內之壓力則例如呈成為1Pa以下地進行排氣，排除殘留於處理室7內之H2 O氣體或反應生成物等。此時，將N2 氣體等之非活性氣體，從載氣供給管28，43，55各供給至處理室7內而進行淨化時，更可提高從處理室7內排除殘留氣體之效果者。特定時間經過後，關閉閥29，44，56而結束淨化工程。
<特定次數實施工程(步驟S375)>
將上述步驟S371~步驟S374作為1周期，經由實施特定次數(n周期)此周期之時，於形成於晶圓5上之HfSiOx 膜上，形成所期望膜厚之Ga2 O3 膜。
<特定次數實施工程(步驟S380)>
經由執行特定次數ZnO膜形成工程(步驟S340)與Ga2 O3 膜形成工程(步驟S370)之時，於預先形成於晶圓5上之HfSiOx 膜上，於預先形成於晶圓5上之作為閘極絕 緣膜之HfSiOx 膜上，形成交互層積複數之ZnO膜與複數之Ga2 O3 膜的層積構造之GZO膜。
(殘留氣體除去工程(步驟S390))
形成交互層積複數之ZnO膜與複數之Ga2 O3 膜的層積構造之GZO膜之後，進行處理室7內之真空吸引，開啟閥29，44，56，供給N2 氣體至處理室7內。所供給之N2 氣體係加以排氣至排氣管41。由此，除去殘留於處理室7內之氣體或反應副生成物，經由N2 氣體而淨化處理室7內。
<基板搬出工程(步驟S400)>
之後，經由與上述基板搬入工程(步驟S310)所示之步驟相反的步驟，將形成交互層積特定膜厚之複數之ZnO膜與複數之Ga2 O3 膜的層積構造之GZO膜後之晶圓5，從處理室7搬出，結束有關本實施形態之基板處理工程(批式處理)。
在第3實施形態中，經由使用縱型裝置而進行基板處理工程之時，成為可一次進行複數片之基板，使生產能力提升。
然而，作為上述本發明理想之第2實施形態，對於DRAM之電容電極使用導電性氧化膜之情況，亦可使用在第3實施形態所說明之縱型裝置者。
(第4實施形態)
接著，對於本發明理想之第4實施形態加以說明。在第3實施形態中，記載有作為基板處理裝置而使用縱型裝置，形成作為閘極電極之GZO膜的例，但第4實施形態係在並非GZO膜而形成鉬氧化(MoOx(MoO3 等))膜的點，與第3實施形態不同。MoOx膜係作為閘極電極或DRAM之電容電極而加以形成。以下，主要對於與第3實施形態不同點加以說明。作為基板處理裝置係使用與第3實施形態同樣之縱型裝置。對於與第3實施形態同樣的部分係省略說明。
與第3實施形態同樣，交互供給複數之原料氣體於處理室7內，於晶圓5上形成MoOx膜。作為鉬(Mo)原料係例如可使用六羰鉬(Mo(CO)6 )，作為氧含有氣體係例如可使用臭氧(O3 )。在此，將個體之Mo(CO)6 放入至容器槽而加熱至90℃，於容器槽之下流設置低差壓之質量流量器，以100~500sccm進行流量控制，與1~5slm之載氣(N2 等)混合而作為Mo氣體供給至處理室7內。另外，O3 氣體係經由臭氧產生器而從O2 生成而供給至處理室7內。此時，處理室7內係加熱至100℃~170℃。
具體而言係進行如接下來之MoOx膜形成工程。於處理室7內供給Mo(CO)6 氣體而於晶圓5上形成Mo含有層。接著，經由淨化工程而除去殘留於處理室7之Mo(CO)6 氣體等。更且，經由供給O3 氣體於處理室7內之時，O3 氣體則與Mo含有層產生反應而於晶圓5上形成 MoOx層。經由實施特定次數(n周期)上述之MoOx膜形成工程之時，於晶圓5上形成所期望膜厚之MoOx膜。
然而，在上述中對於作為基板處理裝置使用縱型裝置的例加以說明過，但亦可適用在其他的裝置形態，例如，亦可適用在與第2實施形態同樣之枚葉裝置。
(第5實施形態)
接著，對於本發明理想之第5實施形態加以說明。在第4實施形態中，在作為基板處理裝置而使用縱型裝置形成MoOx膜的點，係與第3實施形態相同。但在第4實施形態中，作為形成膜的方法，使用交互供給複數種的原料氣體，於作為預先形成於晶圓5上之閘極絕緣膜之HfSiOx 膜上，形成Mo層，之後，使Mo層與氧含有氣體反應之時而形成MoO層之方法，但在第5實施形態中，作為形成膜的方法，在使用將1種或2種的原料氣體供給至加熱之處理室7內，以原料氣體之熱分解反應堆積MoOx膜之方法的點為不同。MoOx膜係作為閘極電極或DRAM之電容電極而加以形成。以下，主要對於與第4實施形態不同點加以說明。對於與第4實施形態同樣的部分係省略說明。
在第5實施形態中，在將處理室7內加熱至150~200℃之狀態，將氣化之Mo(CO)6 氣體，與載氣(N2 )混合加以供給。此時，經由Mo(CO)6 氣體之熱分解反應而於晶圓5上堆積有MoOx層。經由特定時間將Mo(CO)6 氣體供給 至處理室7內之時，於晶圓5上，形成所期望膜厚之MoOx膜。
在此，對於作為原料氣體僅使用氣化之Mo(CO)6 氣體的例加以說明過，但與氣化之Mo(CO)6 氣體同時供給500sccm~2slm程度氧(O2 )亦可。
在上述中對於作為基板處理裝置使用縱型裝置的例加以說明過，但亦可適用在其他的裝置形態，例如，亦可適用在與第2實施形態同樣之枚葉裝置。
(第6實施形態)
接著，對於本發明理想之第6實施形態加以說明。在第5實施形態中，作為基板處理裝置使用縱型裝置，由將1種或2種的原料氣體供給至加熱之處理室7內，以原料氣體之熱分解反應形成MoOx膜，但在第6實施形態中，在並非MoOx膜而是形成釩氧化(VxOy)膜的點而有所不同。以下，主要對於與第5實施形態不同點加以說明。對於與第5實施形態同樣的部分係省略說明。
在第6實施形態中，作為釩(Mo)原料，係例如可使用液體原料之三異丙氧基氧化釩(C9 H21 O4 V)者。在此，將放入有C9 H21 O4 V之容器槽加熱至約80℃，於容器槽之下流設置低差壓之質量流量器，以100~500sccm進行流量控制，與1~5slm之載氣(N2 等)混合而作為C9 H21 O4 V氣體供給至處理室7內。此時，處理室7內係加熱至100℃~170℃。此時，經由C9 H21 O4 V氣體之熱分解反應而於 晶圓5上堆積有釩氧化層。經由特定時間將C9 H21 O4 V氣體供給至處理室7內之時，於晶圓5上，形成所期望膜厚之釩氧化膜。
然而，在上述中，對於作為V原料而使用C9 H21 O4 V的例加以說明過，但亦可適用在其他的V原料，例如亦可為氧化三乙氧基釩(VO(OC2 H5 )3 )等。另外，在上述中對於作為基板處理裝置使用縱型裝置的例加以說明過，但亦可適用在其他的裝置形態，例如，亦可適用在與第2實施形態同樣之枚葉裝置。
(本發明之理想形態)
於以下，對於本發明理想的形態加以附記。
(附記1)
如根據本發明理想之一形態，提供具備：形成於半導體基板之閘極絕緣膜或電容絕緣膜，和含有接合於前述閘極絕緣膜或電容絕緣膜而加以形成之導電性的氧化膜之電極的半導體裝置。
(附記2)
如根據本發明理想之其他形態，提供具有：於處理室，搬入形成有閘極絕緣膜或電容絕緣膜於表面的基板之基板搬入工程，和於前述基板上，形成含有導電性氧化膜之電極，其中，添加有調製前述導電性氧化膜之工作函數的添加劑之電極的電極形成工程， 和從前述處理室搬出形成有前述電極之基板的基板搬出工程之半導體裝置之製造方法。
(附記3)
如附記2之半導體裝置之製造方法，理想為在前述電極形成工程中，經由添加前述添加劑於前述導電性氧化膜而調製前述導電性氧化膜之工作函數。
(附記4)
如附記3之半導體裝置之製造方法，理想為在前述電極形成工程中，經由控制對於前述導電性氧化膜而言之添加劑的量，控制前述導電性氧化膜之工作函數的調製而得到所期望之工作函數。
(附記5)
如附記4之半導體裝置之製造方法，理想為對於前述導電性氧化膜而言添加5%~15%添加劑。
(附記6)
如附記3之半導體裝置之製造方法，理想為前述電極形成工程係具有：於前述基板上形成前述導電性氧化膜之導電性氧化膜形成工程，和於以前述導電性氧化膜形成工程所形成之前述導電性氧化膜，添加前述添加劑之添加劑添加工程。
(附記7)
如附記6之半導體裝置之製造方法，理想為前述電極形成工程係交互複數次進行前述導電性氧化 膜形成工程，和前述添加劑添加工程。
(附記8)
如附記6之半導體裝置之製造方法，理想為在前述導電性氧化膜形成工程中，將前述基板，呈未相互混合於複數種的原料地進行交互曝露，形成前述導電性氧化膜。
(附記9)
如附記3之半導體裝置之製造方法，理想為前述添加劑係選自鎵氧化膜，鋁氧化膜及錫氧化膜所成的群之至少一種之添加用氧化膜。
(附記10)
如附記9之半導體裝置之製造方法，理想為前述添加劑添加工程係將前述基板，呈未互相混合於選自含有鎵之原料，含有鋁之原料及含有錫之原料所成的群之至少一種原料，和含有氧之原料地進行交互曝露，形成前述添加用氧化膜。
(附記11)
如附記3之半導體裝置之製造方法，理想為前述導電性氧化膜係含有鋅之氧化膜或含有銦之氧化膜。
(附記12)
如附記3之半導體裝置之製造方法，理想為前述閘極絕緣膜或前述電容絕緣膜係為氧化物，前述導電性氧化膜係具有耐氧化性，在前述電極工程中，於與前述閘極絕緣膜或前述電容 絕緣膜接觸的面，形成前述導電性氧化膜。
(附記13)
如附記3之半導體裝置之製造方法，理想為前述閘極絕緣膜或電容絕緣膜係選自HfSiOx 、HfO2 、ZrO2 、TiO2 、Nb2 O5 、Ta2 O5 、SrTiO、BaSrTiO及PZT所成的群之至少一種氧化物而成之絕緣膜。
(附記14)
如附記3之半導體裝置之製造方法，理想為前述電極係鎵鋅氧化(GZO)膜。
(附記15)
如附記3之半導體裝置之製造方法，理想為含有前述導電性氧化膜之電極係預先所形成之前述導電性之氧化物所成的膜與工作函數調製用的添加劑所成的膜之層積膜則經由歷經熱過程而加以形成。
(附記16)
如根據本發明理想之其他形態，提供具有：於處理室，搬入形成有閘極絕緣膜或電容絕緣膜於表面的基板之基板搬入工程，和於前述基板上，形成含有選自包含含有鉬之氧化膜，含有鎢之氧化膜及含有釩之氧化膜的群之導電性氧化膜之電極的電極形成工程，和從前述處理室搬出形成有前述電極之基板的基板搬出工程之半導體裝置之製造方法。
(附記17)
如根據本發明理想之其他形態，提供具有：形成於基板之閘極絕緣膜或電容絕緣膜，和含有接合於前述閘極絕緣膜或電容絕緣膜而加以形成之導電性氧化膜之電極的半導體裝置，其中，對於前述導電性氧化膜，係含有調製前述導電性氧化膜之工作函數的添加劑之半導體裝置。
(附記18)
如附記17之半導體裝置，理想為前述導電性氧化膜係含有鋅之氧化膜或含有銦之氧化膜。
(附記19)
如附記17之半導體裝置，理想為前述添加劑係選自鎵氧化膜，鋁氧化膜及錫氧化膜所成的群之至少一種之添加用氧化膜。
(附記20)
如附記17之半導體裝置，理想為前述電極係鎵鋅氧化(GZO)膜。
(附記21)
如附記17之半導體裝置，理想為前述閘極絕緣膜或電容絕緣膜係由氧化物所成之絕緣膜。
(附記22)
如附記21之半導體裝置，理想為前述閘極絕緣膜或電容絕緣膜係選自HfSiOx 、HfO2 、ZrO2 、TiO2 、Nb2 O5 、Ta2 O5 、SrTiO、BaSrTiO及PZT所成的群之至少一種氧化物而成之絕緣膜。
(附記23)
如附記21之半導體裝置，理想為前述導電性氧化膜係含有耐氧化性膜。
(附記24)
如附記23之半導體裝置，理想為前述耐氧化性膜係形成於與前述閘極絕緣膜或前述電容絕緣膜接觸的面。
(附記25)
如附記23之半導體裝置，理想為前述導電性氧化膜係含有耐氧化性膜與前述添加劑。
(附記26)
如附記23之半導體裝置，理想為前述耐氧化性膜與前述添加用氧化膜係交互加以層積而形成前述導電性氧化膜。
(附記27)
如附記17之半導體裝置，理想為前述導電性氧化膜係經由氧化Mo、V或W的金屬所得到之導電性氧化膜。
(附記28)
如根據本發明之更理想之其他形態，提供在MOS(Metal Oxide Sillicon)電晶體的閘極電極、或DRAM(Dynamic Random Access Memory)之電容電極中，使用導電性氧化膜之半導體裝置。
(附記29)
如根據本發明理想之其他形態，提供具備：形成於基板之閘極絕緣膜或電容絕緣膜， 和含有選自含有接合於前述閘極絕緣膜或電容絕緣膜所形成之含有鉬之氧化膜，含有鎢之氧化膜及含有釩之氧化膜的群之導電性氧化膜的電極之半導體裝置。
(附記30)
如根據本發明理想之其他形態，提供：於所收容之表面，收容形成有閘極絕緣膜或電容絕緣膜於表面的基板之處理室，和於前述處理室供給複數之原料氣體之原料氣體供給系統，和將前述基板曝露於前述複數之原料氣體，於前述基板上含有導電性氧化膜之電極，其中，呈形成添加有調製前述導電性氧化膜之工作函數的添加劑之電極，控制前述原料氣體供給系統之基板處理裝置。
以上，說明過本發明之種種典型之實施形態，但本發明係並不限定於此等實施形態。隨之，本發明之範圍係僅限定於接下來之申請專利範圍者。
300‧‧‧矽基板
302‧‧‧閘極絕緣膜
312‧‧‧ZnO膜
314‧‧‧Ga2 O3 膜
316‧‧‧層積構造的膜
318‧‧‧於ZnO中作為添加劑而含有Ga2 O3 的GZO膜
322，332‧‧‧ZnO膜
324，334‧‧‧Ga2 O3 膜
326，336‧‧‧層積構造的膜
340‧‧‧電容絕緣膜
328，338‧‧‧於ZnO中作為添加劑而含有Ga2 O3 的GZO膜
圖1係具有有關本發明理想之第1及第2實施形態之基板處理裝置的氣體供給系統之概略構成圖。
圖2係在有關本發明理想之第1及第2實施形態之基板處理裝置的晶圓處理時之概略剖面構成圖。
圖3係在有關本發明理想之第1及第2實施形態之基 板處理裝置的晶圓搬送時之概略剖面構成圖。
圖4係在有關本發明理想之第1及第2實施形態之電極形成工程之流程圖。
圖5A，圖5B係有關本發明理想之第1實施形態之閘極電極的概略剖面構成圖。圖5A係於閘極絕緣膜上，形成交互層積複數之ZnO膜與複數之Ga2 O3 膜之層積構造的膜之圖。圖5B係混合ZnO與Ga2 O3 ，於閘極絕緣膜上，形成作為添加劑而含有Ga2 O3 於ZnO中之GZO(Ga-doped ZnO)膜的圖。
圖6A，圖6B係有關本發明理想之第2實施形態之電容電極的概略剖面構成圖。圖6A係將交互層積複數之ZnO膜與複數之Ga2 O3 膜之層積構造的膜，作為下部電極而加以形成之圖。圖6B係混合ZnO與Ga2 O3 ，於閘極絕緣膜上，形成作為添加劑而含有Ga2 O3 於ZnO中之GZO膜的圖。
圖7係在有關本發明理想之第3實施形態之基板處理裝置的處理爐之概略縱剖面構成圖。
圖8係圖7所示之處理爐的概略橫剖面構成圖。
圖9係在有關本發明理想之第3實施形態之電極形成工程之流程圖。
圖10係在有關本發明理想之第3實施形態之電極形成工程之時間圖。
300‧‧‧矽基板
302‧‧‧閘極絕緣膜
318‧‧‧於ZnO中作為添加劑而含有Ga2 O3 的GZO膜

Claims (9)

  1. 一種半導體裝置之製造方法，其特徵為具有：於處理室，搬入形成有閘極絕緣膜或電容絕緣膜於表面的基板之基板搬入工程，和於前述基板上，形成含有導電性氧化膜之電極，其中，添加有調製前述導電性氧化膜之工作函數的添加劑之電極的電極形成工程，和從前述處理室搬出形成有前述電極之基板的基板搬出工程，在前述電極形成工程中，經由添加前述添加劑於前述導電性氧化膜而調製前述導電性氧化膜之工作函數，在前述電極形成工程中，經由控制對於前述導電性氧化膜而言之添加劑的量，控制前述導電性氧化膜之工作函數的調製而得到所期望之工作函數。
  2. 一種半導體裝置之製造方法，其特徵為具有：於處理室，搬入形成有閘極絕緣膜或電容絕緣膜於表面的基板之基板搬入工程，和於前述基板上，形成含有導電性氧化膜之電極，其中，添加有調製前述導電性氧化膜之工作函數的添加劑之電極的電極形成工程，和從前述處理室搬出形成有前述電極之基板的基板搬出工程，前述電極形成工程係具有：於前述基板上形成前述導電性氧化膜之導電性氧化膜 形成工程，和於以前述導電性氧化膜形成工程所形成之前述導電性氧化膜，添加前述添加劑之添加劑添加工程，前述電極形成工程係交互複數次進行前述導電性氧化膜形成工程，和前述添加劑添加工程。
  3. 一種半導體裝置之製造方法，其特徵為具有：於處理室，搬入形成有閘極絕緣膜或電容絕緣膜於表面的基板之基板搬入工程，和於前述基板上，形成含有導電性氧化膜之電極，其中，添加有調製前述導電性氧化膜之工作函數的添加劑之電極的電極形成工程，和從前述處理室搬出形成有前述電極之基板的基板搬出工程，前述電極形成工程係具有：於前述基板上形成前述導電性氧化膜之導電性氧化膜形成工程，和於以前述導電性氧化膜形成工程所形成之前述導電性氧化膜，添加前述添加劑之添加劑添加工程，在前述導電性氧化膜形成工程中，將前述基板，呈未相互混合於複數種的原料地進行交互曝露，形成前述導電性氧化膜。
  4. 一種半導體裝置之製造方法，其特徵為具有：於處理室，搬入形成有閘極絕緣膜或電容絕緣膜於表面的基板之基板搬入工程， 和於前述基板上，形成含有導電性氧化膜之電極，其中，添加有調製前述導電性氧化膜之工作函數的添加劑之電極的電極形成工程，和從前述處理室搬出形成有前述電極之基板的基板搬出工程，在前述電極形成工程中，經由添加前述添加劑於前述導電性氧化膜而調製前述導電性氧化膜之工作函數，前述添加劑係選自鎵氧化膜，鋁氧化膜及錫氧化膜所成的群之至少一種之添加用氧化膜，前述添加劑添加工程係將前述基板，呈未互相混合於選自含有鎵之原料、含有鋁之原料及含有錫之原料所成的群之至少一種原料、和含有氧之原料地，進行交互曝露，形成前述添加用氧化膜。
  5. 一種半導體裝置之製造方法，其特徵為具有：於處理室，搬入形成有閘極絕緣膜或電容絕緣膜於表面的基板之基板搬入工程，和於前述基板上，形成含有導電性氧化膜之電極，其中，添加有調製前述導電性氧化膜之工作函數的添加劑之電極的電極形成工程，和從前述處理室搬出形成有前述電極之基板的基板搬出工程，在前述電極形成工程中，經由添加前述添加劑於前述導電性氧化膜而調製前述導電性氧化膜之工作函數，前述閘極絕緣膜或前述電容絕緣膜係為氧化物，前述 導電性氧化膜係具有耐氧化性，在前述電極工程中，於與前述閘極絕緣膜或前述電容絕緣膜接觸的面，形成前述導電性氧化膜。
  6. 一種半導體裝置之製造方法，其特徵為具有：於處理室，搬入形成有閘極絕緣膜或電容絕緣膜於表面的基板之基板搬入工程，和於前述基板上，形成含有導電性氧化膜之電極，其中，添加有調製前述導電性氧化膜之工作函數的添加劑之電極的電極形成工程，和從前述處理室搬出形成有前述電極之基板的基板搬出工程，在前述電極形成工程中，經由添加前述添加劑於前述導電性氧化膜而調製前述導電性氧化膜之工作函數，含有前述導電性氧化膜之電極係預先所形成之前述導電性之氧化物所成的膜與工作函數調製用的添加劑所成的膜之層積膜則經由歷經熱過程而加以形成。
  7. 如申請專利範圍第1、4、5、6項之任一項記載之半導體裝置之製造方法，其中，前述導電性氧化膜係含有鋅之氧化膜或含有銦之氧化膜之任一。
  8. 如申請專利範圍第1、4、5、6項之任一項記載之半導體裝置之製造方法，其中，前述閘極絕緣膜或電容絕緣膜係選自HfSiOx 、HfO2 、ZrO2 、TiO2 、Nb2 O5 、Ta2 O5 、SrTiO、BaSrTiO及PZT所成的群之至少一種氧化物而成之絕緣膜。
  9. 如申請專利範圍第1、4、5、6項之任一項記載之半導體裝置之製造方法，其中，前述電極係鎵鋅氧化膜。
TW101134288A 2011-09-26 2012-09-19 A semiconductor device manufacturing method, a semiconductor device, and a substrate processing device TWI501296B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011208417 2011-09-26
JP2012187753A JP2013082995A (ja) 2011-09-26 2012-08-28 半導体装置の製造方法、半導体装置および基板処理装置

Publications (2)

Publication Number Publication Date
TW201327649A TW201327649A (zh) 2013-07-01
TWI501296B true TWI501296B (zh) 2015-09-21

Family

ID=47910304

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101134288A TWI501296B (zh) 2011-09-26 2012-09-19 A semiconductor device manufacturing method, a semiconductor device, and a substrate processing device

Country Status (4)

Country Link
US (1) US20130075800A1 (zh)
JP (1) JP2013082995A (zh)
KR (1) KR20130033301A (zh)
TW (1) TWI501296B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017103412A (ja) * 2015-12-04 2017-06-08 株式会社トーキン 固体電解コンデンサ
CN113916767B (zh) * 2021-09-30 2022-09-16 华中科技大学 一种纳米级金属化膜大气腐蚀测量装置及方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200917426A (en) * 2007-06-28 2009-04-16 Semiconductor Energy Lab Manufacturing method of semiconductor device
TW201111541A (en) * 2009-09-28 2011-04-01 Univ Nat Taiwan Transparent conductive film and fabrication method thereof
TW201131773A (en) * 2010-01-07 2011-09-16 Hitachi Int Electric Inc Semiconductor device, method of manufacturing semiconductor device, and substrate processing apparatus

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4207818B2 (ja) * 2003-07-16 2009-01-14 日本ビクター株式会社 反射型液晶表示装置
US7524765B2 (en) * 2005-11-02 2009-04-28 Intel Corporation Direct tailoring of the composition and density of ALD films
WO2010003066A2 (en) * 2008-07-03 2010-01-07 University Of Florida Research Foundation, Inc. Transparent conducting electrode
JP5347381B2 (ja) * 2008-08-28 2013-11-20 富士通セミコンダクター株式会社 半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200917426A (en) * 2007-06-28 2009-04-16 Semiconductor Energy Lab Manufacturing method of semiconductor device
TW201111541A (en) * 2009-09-28 2011-04-01 Univ Nat Taiwan Transparent conductive film and fabrication method thereof
TW201131773A (en) * 2010-01-07 2011-09-16 Hitachi Int Electric Inc Semiconductor device, method of manufacturing semiconductor device, and substrate processing apparatus

Also Published As

Publication number Publication date
KR20130033301A (ko) 2013-04-03
JP2013082995A (ja) 2013-05-09
US20130075800A1 (en) 2013-03-28
TW201327649A (zh) 2013-07-01

Similar Documents

Publication Publication Date Title
JP5513767B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置および半導体装置
US9653301B2 (en) Semiconductor device having electrode made of high work function material, method and apparatus for manufacturing the same
US8685866B2 (en) Method of manufacturing semiconductor device and substrate processing apparatus
JP4987812B2 (ja) 半導体装置の製造方法、基板処理方法及び基板処理装置
WO2012073938A1 (ja) 半導体装置の製造方法、基板処理方法及び基板処理装置
JP5719138B2 (ja) 半導体装置の製造方法および基板処理方法
JP2012164736A (ja) 基板処理装置及び半導体装置の製造方法
KR101537946B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기억 매체 및 기판 처리 장치
JP2011066263A (ja) 半導体装置の製造方法および基板処理装置
JP5801916B2 (ja) 半導体装置の製造方法、基板処理方法、および基板処理装置
TWI501296B (zh) A semiconductor device manufacturing method, a semiconductor device, and a substrate processing device
JP2012062502A (ja) 半導体装置の製造方法及び基板処理装置
JPWO2006090645A1 (ja) 半導体装置の製造方法および基板処理装置
JP2012059834A (ja) 半導体装置の製造方法
JP2012059833A (ja) 半導体装置の製造方法及び基板処理装置
JP5944549B2 (ja) 半導体装置の製造方法、基板処理装置および半導体装置
JP5801632B2 (ja) 半導体装置の製造方法及び基板処理装置
JP5174975B2 (ja) 半導体装置の製造方法、基板処理方法及び基板処理装置
JP6108530B2 (ja) 半導体装置の製造方法、プログラムおよび基板処理装置
JP2010147157A (ja) 半導体装置の製造方法
JP2009170711A (ja) 半導体装置の製造方法及び基板処理装置