JP3913196B2 - 配線の形成方法 - Google Patents
配線の形成方法 Download PDFInfo
- Publication number
- JP3913196B2 JP3913196B2 JP2003162217A JP2003162217A JP3913196B2 JP 3913196 B2 JP3913196 B2 JP 3913196B2 JP 2003162217 A JP2003162217 A JP 2003162217A JP 2003162217 A JP2003162217 A JP 2003162217A JP 3913196 B2 JP3913196 B2 JP 3913196B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- polishing
- film
- forming
- conductive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
【発明の属する技術分野】
本発明は、CMP(化学機械的研磨)法を用いてダマシン構造の配線を形成する方法に関するものである。
【0002】
【従来の技術】
従来、CMP法を用いてダマシン構造のCu配線を形成する方法は、例えば特許文献1に示されている。この従来のCu配線を形成する方法は、層間絶縁膜にドライエッチングにより配線溝を形成して、配線溝を含む層間絶縁膜の上にバリア層(例えばTaN層)、シードCuを堆積させめっきによりCuを埋め込んでいく。そして、CMPにより余剰なCuを取り除き、Cu配線を形成する。この時、ダマシン構造形成時に使用するCMPに、腐食、スクラッチ、研磨粒子など、表面欠陥を発生させず平坦化を行う事は非常に困難である。それはCMP自体がスラリーを用いて機械的に研磨を行っているからである。
【0003】
そのため、Cu−CMP、バリア層CMPの後に、溶液を用いてバフ研磨(仕上げ研磨:ソフトな研磨)を行うステップと、抑制剤溶液又は脱イオン水を用いてリンスするステップと、研磨スラリーを使用してバフ研磨を行うステップと、抑制剤溶液又は脱イオン水でリンスを行うステップとを備える事により、Cu−CMP、バリア層CMPで発生したスクラッチ(傷)等の表面欠陥を低減している。
【0004】
【特許文献1】
特開2001−156029号公報
【0005】
【発明が解決しようとする課題】
上述のような従来技術によれば、CMPの後にバフ上で研磨を行うことにより、基板上にできたスクラッチ(傷)を少なくできるため、配線間のショートを低減する効果がある。これは、配線溝と配線溝との間にスクラッチがあると、それに導電膜(銅)が埋め込まれて、配線間にショートが発生してしまうので、スクラッチを少なくすることで配線間のショートを低減できるのである。
【0006】
しかしながら、Cu−CMP後(銅配線を形成した後)、スクラッチに埋め込まれた導電膜を除去するために、銅除去用のスラリーでバフ研磨を行うと、銅と層間絶縁膜である酸化膜(SiO2 膜)との選択比が、一般的にCu:SiO2 =500:1程度である為、酸化膜は除去されず、銅がより研磨されるので、ディッシング(銅配線のへこみ:余分に銅配線が除去され配線表面がへこむ)が大きくなって配線膜厚が減少し、配線抵抗が増大してしまう。
【0007】
さらに銅除去用のスラリーでバフ研磨を行うと、基板上は配線が形成された状態のため、配線に対し過剰にケミカルエッチングがかかり腐食を起こしやすくなる。逆に銅を研磨しにくい、バリア層用CMPスラリー(例えばTaN除去用スラリー)を用いて研磨を行うと、配線間のショートを引き起こしている原因である、Cuを取り除く事は難しくなる。
【0008】
そこで本発明は、配線膜厚の減少(膜減り)を抑え配線抵抗の増大を防止することができるとともに、配線間のショートを防止することができる配線の形成方法を提供することを目的とする。
【0009】
【課題を解決するための手段】
本発明の配線の形成方法は、基板上に形成された絶縁膜に、第1の配線用溝と第1の配線用溝に近接する第2の配線用溝を形成する工程と、第1、第2の配線用溝にバリア膜、配線用導電膜をその順に堆積する工程と、次に、第1、第2の配線用溝からはみ出した部分の配線用導電膜を除去する第1の研磨工程と、次に、第1、第2の配線用溝からはみ出した部分のバリア膜を除去する第2の研磨工程と、次に、第1、第2の配線用溝間の絶縁膜表面上に酸化剤を供給する酸化処理工程と、次に、腐食抑制剤を含むスラリーを用いて、第1、第2の配線用溝間の絶縁膜表面を研磨する第3の研磨工程とを含んでいる。
【0010】
本発明によれば、第1、第2の研磨工程の後に、酸化処理工程を行うことにより、研磨時に発生した第1の配線と第2の配線との間の絶縁膜表面の傷(スクラッチ)中に入った導電膜材料を酸化することができ、その後の第3の研磨工程において、第1の配線と第2の配線との間の絶縁膜表面の傷(スクラッチ)中の酸化された導電膜材料を除去できるため、配線間ショートの発生を防止することができる。
【0011】
また、従来例のように金属配線用スラリー(銅除去用スラリー)を使用して研磨を行うと、配線の膜減りが拡大するが、酸化剤により配線用導電膜の最表面のみを酸化させ、酸化部分のみを除去することでそれ以上の配線の膜減りを抑えることができるので、配線抵抗の増大を抑制した、高性能な配線を形成することができる。
【0012】
本発明において、第3の研磨工程ではスクラッチ中に浅く埋め込まれ酸化された導電膜材料を除去するだけなので、第3の研磨工程の研磨時間は、第1、第2の各研磨工程の研磨時間よりも短くすることが好ましい。
【0013】
また、第1の配線用溝と第2の配線用溝との間隔は、0.25μm以下であることが本発明による効果がより顕著となる。これは上記の0.25μm以下の場合に第1、第2の配線間をまたぐスクラッチが形成されやすくなるからである。
【0014】
また、配線用導電膜は銅膜であり、バリア膜はタンタル膜、窒化タンタル膜またはそれらの積層構造膜であることが好ましい。
【0015】
また、第2の研磨工程の後で酸化処理工程の前に、基板表面の異物を除去する工程を有することにより、後の酸化物を除去する第3の研磨工程において、基板表面の異物が原因となって再度発生する傷(スクラッチ)を防止できる。
【0016】
この場合、異物を除去する工程は、第1、第2、または第3の研磨工程と同一装置で行うことにより、ウエハ(基板)の装置間の移動を少なくし、スループットの向上を図れる。
【0017】
また、異物を除去する工程は、基板表面に有機酸、有機アルカリ、もしくは純水を供給することにより行うことができる。
【0019】
また、本発明において、バリア膜を設けない配線構造としても構わない。この場合、第1、第2の配線用溝にバリア膜を堆積する処理と、第1、第2の配線用溝からはみ出した部分のバリア膜を除去する研磨工程とが省略される。
【0020】
【発明の実施の形態】
以下、図面を参照ながら本発明の実施の形態について詳細に説明する。図1は本発明の実施の形態における製造方法を示す工程順断面図、図2は同製造方法で用いるCMP装置の概略図である。
【0021】
まず、図1(a)に示すように、Si等の基板1上に絶縁膜2、例えばSiO2膜を堆積する。
【0022】
次に、図1(b)に示すように、リソグラフィー技術を用いて絶縁膜2上にレジストパターン(図示せず)を形成し、それをマスクにして、ドライエッチングにより配線溝3を形成する。このとき図1(b)に示すように配線溝3の間隔Lは0.20μmである。
【0023】
その後、図1(c)に示すように、配線溝3を完全に埋め込まないように、バリア膜4、例えばTaN膜を堆積し、その後バリア膜4上に導電膜5、例えばCu膜をめっき法により配線溝3を埋め込むように堆積する。
【0024】
続いて、図1(d)に示すように、配線溝3からはみ出した導電膜5をCMP工程により除去する(第1の研磨工程)。この工程は図2のCMP装置内の第1のプラテン10で行う。基板1は、図2に示すCMP装置の外部からアンロードした後、第1のプラテン10に移動させて第1の研磨工程を実施する。
【0025】
次に、図1(e)に示すように、CMPを用いて配線溝3からはみ出したバリア膜4を除去する(第2の研磨工程)。この工程は、図2に示す第2のプラテン11で行う。ここで、CMP時に発生するスクラッチ等により配線溝3間の絶縁膜2表面に傷(スクラッチ)が付き、その傷の中に、図1(d)のCMP時に除去された導電膜5の一部分である導電膜材料6が埋め込まれる場合がある。このことにより、隣接した配線溝3、3間をつなぐCuなどの導電膜材料による「擬似的な架橋構造」が形成されてしまい、配線間がショートする状態となる場合がある。
【0026】
その後、図1(f)に示すように、図2の第3のプラテン12上で、基板表面に残っている研磨くず7などの異物を除去するため洗浄を行う。このとき用いる溶液は、例えば有機酸、有機アルカリ、超純水などである。ここで研磨くず7を除去する理由は以下の通りである。次の工程で「酸化剤を供給した後、第3の研磨(酸化物を除去するCMP研磨)」を行うが、第3の研磨時に研磨くず7が基板の表面に残っていると、またその研磨くず7が原因となって余分な「スクラッチ」が発生してしまう。よってここでいったんプラテン12上に残り、スクラッチを発生させる研磨くず7などの異物を除去してから、酸化処理、第3の研磨を実施するのである。
【0027】
続いて、第3のプラテン12上で図1(g)に示すように、Cuなどの導電膜5を酸化する酸化剤8を基板表面上に供給する(酸化剤リンス工程)。この酸化剤8を用いた酸化処理により、絶縁膜2表面の傷中に埋め込まれた導電膜材料6を酸化し、酸化物(酸化されたCu)6aをつくる。この時、配線溝3内の導電膜5の表面部分にも酸化物(酸化されたCu)9が形成される。ここで用いる酸化剤8は、例えば過酸化水素水などである。酸化剤8は、極端に酸化力の強い酸化剤を使用すると、Cuに対し膜減りや腐食などの不良を発生させてしまうし、また酸化力が弱いと銅表面を十分に酸化できないので適度な酸化力をもつ酸化剤を用いる。
【0028】
この第3のプラテン12上で酸化剤リンスを使用した場合、プラテン12上に酸化剤8が残ってしまう。酸化剤8が残った状態で、次の工程の酸化物除去のCMP研磨を行うと、酸化剤とスラリーが化学反応を起こしたり、酸化剤を用いながら研磨を行うことになるので、ディッシング(銅配線のへこみ:余分に銅配線が除去され配線表面がへこむ)が拡大するおそれがある為、酸化剤8が残らないように、プラテン12上に超純水を供給してプラテン12上を洗浄しておく。
【0029】
次に、図1(h)に示すように、第3のプラテン12で、Cuなどの導電膜5の腐食(酸化)を抑制する腐食抑制剤(酸化抑制剤)の入ったスラリーを用いたCMPにより酸化物(酸化されたCu)6a,9を除去する(第3の研磨工程)。第3の研磨工程の後、図2に示すようにCMP装置から外部へ基板をロードする。第3の研磨工程での研磨は、研磨時にあらたにスクラッチの発生、配線間ショートの発生、配線用導電膜の膜減りを抑えるため、通常の研磨工程よりも低荷重、低回転で行う。その結果、配線間の絶縁膜2表面の傷中に埋め込まれた導電膜材料6を除去することができるため、配線間ショートの発生を防ぐことが出来る。さらに、導電膜に対する腐食(酸化)抑制剤の効果により配線表面が酸化されるのを防止できるため、形成された配線の大幅な膜減りも抑えられる。なお、図1(e)〜(g)では、見やすくするため、傷中に埋め込まれた導電膜材料6および酸化物(酸化されたCu)6a,9の厚みを拡大して示している。
【0030】
以上のようにこの実施の形態によれば、研磨時に発生した基板表面の異物を除去した後、基板表面の配線用導電膜5を酸化させる溶液を用いてリンスし、腐食抑制剤の入ったスラリーで研磨することにより、傷中の導電膜材料6の銅を除去することができ、配線間ショートの発生頻度を低減できる。
【0031】
また、従来例のように金属配線用スラリー(銅除去用スラリー)を使用して研磨を行うと、配線の膜減りが拡大する。本実施の形態では酸化剤により配線用導電膜5の最表面のみを酸化させ、腐食抑制剤(酸化抑制剤)の入っているスラリーで研磨する方法を用いる。これにより、酸化された部分(酸化物9)を選択的に除去し、酸化されていない部分の配線の膜減りを抑えることができるので、配線抵抗の増大を抑制した、高性能な配線を形成することができる。本実施の形態では、腐食抑制剤(酸化抑制剤)にはベンゾトリアゾールを用いている。
【0032】
例えば、従来例のように銅除去用スラリーを使用して研磨した場合、傷中に埋め込まれた導電膜材料6の銅を除去できるが、除去したくない配線部分の銅も研磨され、配線抵抗が増大してしまう。これに対しこの実施の形態では、除去される酸化部分を薄くすることが可能である。スクラッチ(傷)の深さは10nm以下であるので、酸化させる部分は少なくてすみ、配線部分表面で酸化される部分も10nm以下である。この酸化部分だけが除去されるので、従来例よりも配線部分の表面で除去される部分は少なくて済む。
【0033】
なお、この実施の形態では、第3の研磨工程の研磨時間は、第1、第2の各研磨工程の研磨時間よりも短くしている。これは第3の研磨工程ではスクラッチ中に浅く埋め込まれた導電膜材料の酸化物6aを除去するだけなので、第3の研磨工程の研磨時にあらたにスクラッチ等の発生を抑制するためである。
【0034】
さらにこの実施の形態では、配線間の距離Lが0.25μm以下になると配線溝3と配線溝3との間に架橋構造が形成しやすいので、この配線間距離Lが0.25μm以下であるときに効果的である。
【0035】
また、この実施の形態では、配線用導電膜5を銅膜とし、バリア膜4に窒化タンタル(TaN)膜を用いたが、バリア膜4には、TaN膜に代えてタンタル(Ta)膜を用いてもよいし、Ta膜の上にTaN膜を積層した積層膜などの、Ta膜とTaN膜の積層構造膜を用いてもよい。
【0036】
また研磨くず7などの異物を除去する工程は、第1、第2または第3の研磨工程と同一装置で行うと装置間をウェハを移動させることがなく、スループットが向上する。
【0037】
また研磨くず7などの異物を除去する工程は、前述のように基板表面に有機酸、有機アルカリ、もしくは超純水のほか、純水を供給することにより行うことができる。
【0038】
なお、この実施の形態では、バリア膜4を形成しているが、バリア膜4はなくてもかまわない。その場合、バリア膜4を形成(堆積)する工程と、バリア膜4をCMP研磨する工程とがない以外は上記の実施の形態と同様である。またこの場合、バリア膜4がないので、配線溝3からはみ出した導電膜5をCMP工程により除去したときに、第1、第2の配線用溝間の絶縁膜2表面に傷が付き、その傷の中に導電膜5の一部分が埋め込まれ(導電膜材料6)、第1、第2の配線間のショートが発生する。この後、上記の実施の形態と同様に、基板表面の研磨くず7などの異物を除去した後、傷の中に埋め込まれた導電膜材料6を酸化処理して酸化物6aとした後、この酸化物6aの除去を行うことになる。これにより配線間のショートを防止できる。
【0039】
このバリア膜4を形成しない場合、酸化物6aを除去する研磨工程の研磨時間は、浅く埋め込まれた導電膜材料の酸化物6aを除去するだけなのでその研磨時でのあらたなスクラッチ等の発生を抑制するため、導電膜5をCMP研磨する研磨時間よりも短くすることが好ましい。またこの場合、研磨くず7などの異物を除去する工程は、導電膜5をCMP研磨する工程または酸化物6aを除去する研磨工程と同一装置で行うと装置間をウェハを移動させることがなく、スループットが向上する。
【0040】
【発明の効果】
以上のように本発明によれば、第1、第2の研磨工程の後に、酸化処理工程を行うことにより、研磨時に発生した絶縁膜表面の傷中に入った導電膜材料を酸化することができ、その後の第3の研磨工程において、傷中の酸化された導電膜材料を除去できるため、配線間ショートの発生頻度の低減を図ることができる。
【0041】
また、従来例のように金属配線用スラリー(銅除去用スラリー)を使用して研磨を行うと、配線の膜減りが拡大するが、酸化剤により配線用導電膜の最表面のみを酸化させ、酸化部分のみを除去することでそれ以上の配線の膜減りを抑えることができるので、配線抵抗の増大を抑制した、高性能な配線を形成することができる。
【図面の簡単な説明】
【図1】本発明の実施の形態における製造方法を示す工程順断面図
【図2】本発明の実施の形態で用いるCMP装置の概略図
【符号の説明】
1 基板
2 絶縁膜
3 配線溝
4 バリア膜
5 導電膜
6 傷中に埋め込まれた導電膜材料
6a 酸化物
7 研磨くず
8 酸化剤
9 酸化物
10 第1のプラテン
11 第2のプラテン
12 第3のプラテン
Claims (14)
- 基板上に形成された絶縁膜に、第1の配線用溝と前記第1の配線用溝に近接する第2の配線用溝を形成する工程と、
前記第1、第2の配線用溝にバリア膜、配線用導電膜をその順に堆積する工程と、
次に、前記第1、第2の配線用溝からはみ出した部分の前記配線用導電膜を除去する第1の研磨工程と、
次に、前記第1、第2の配線用溝からはみ出した部分の前記バリア膜を除去する第2の研磨工程と、
次に、前記第1、第2の配線用溝間の前記絶縁膜表面上に酸化剤を供給する酸化処理工程と、
次に、腐食抑制剤を含むスラリーを用いて、前記第1、第2の配線用溝間の前記絶縁膜表面を研磨する第3の研磨工程とを含む配線の形成方法。 - 前記第3の研磨工程の研磨時間は、前記第1、第2の各研磨工程の研磨時間よりも短いことを特徴とする、請求項1に記載の配線の形成方法。
- 前記第1の配線用溝と前記第2の配線用溝との間隔は、0.25μm以下であることを特徴とする、請求項1または2に記載の配線の形成方法。
- 前記配線用導電膜は銅膜であり、前記バリア膜はタンタル膜、窒化タンタル膜またはそれらの積層構造膜であることを特徴とする、請求項1〜3のいずれかに記載の配線構造の形成方法。
- 前記第2の研磨工程の後で前記酸化処理工程の前に、基板表面の異物を除去する工程を有する、請求項1〜4のいずれかに記載の配線の形成方法。
- 前記異物を除去する工程は、前記第1、前記第2、または前記第3の研磨工程と同一装置で行うことを特徴とする、請求項5に記載の配線の形成方法。
- 前記異物を除去する工程は、前記基板表面に有機酸、有機アルカリ、もしくは純水を供給することにより行うことを特徴とする、請求項5または6に記載の配線の形成方法。
- 基板上に形成された絶縁膜に、第1の配線用溝と前記第1の配線用溝に近接する第2の配線用溝を形成する工程と、
前記第1、第2の配線用溝に配線用導電膜を堆積する工程と、
次に、前記第1、第2の配線用溝からはみ出した部分の前記配線用導電膜を除去する第1の研磨工程と、
次に、前記第1、第2の配線用溝間の前記絶縁膜表面上に酸化剤を供給する酸化処理工程と、
次に、腐食抑制剤を含むスラリーを用いて、前記第1、第2の配線用溝間の前記絶縁膜表面を研磨する第2の研磨工程とを含む配線の形成方法。 - 前記第2の研磨工程の研磨時間は、前記第1の研磨工程の研磨時間よりも短いことを特徴とする、請求項8に記載の配線の形成方法。
- 前記第1の配線用溝と前記第2の配線用溝との間隔は、0.25μm以下であることを特徴とする、請求項8または9に記載の配線の形成方法。
- 前記配線用導電膜は銅膜であることを特徴とする、請求項8〜10のいずれかに記載の配線構造の形成方法。
- 前記第1の研磨工程の後で前記酸化処理工程の前に、基板表面の異物を除去する工程を有する、請求項8〜11のいずれかに記載の配線の形成方法。
- 前記異物を除去する工程は、前記第1または前記第2の研磨工程と同一装置で行うことを特徴とする、請求項12に記載の配線の形成方法。
- 前記異物を除去する工程は、前記基板表面に有機酸、有機アルカリ、もしくは純水を供給することにより行うことを特徴とする、請求項12または13に記載の配線の形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003162217A JP3913196B2 (ja) | 2003-06-06 | 2003-06-06 | 配線の形成方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003162217A JP3913196B2 (ja) | 2003-06-06 | 2003-06-06 | 配線の形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004363464A JP2004363464A (ja) | 2004-12-24 |
JP3913196B2 true JP3913196B2 (ja) | 2007-05-09 |
Family
ID=34054430
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003162217A Expired - Fee Related JP3913196B2 (ja) | 2003-06-06 | 2003-06-06 | 配線の形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3913196B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2221864B1 (en) | 2005-12-02 | 2018-04-11 | Ulvac, Inc. | Method for forming Cu film |
US7842614B2 (en) | 2007-01-04 | 2010-11-30 | Fujitsu Limited | Method for manufacturing semiconductor device and polisher used in the method for manufacturing semiconductor device |
-
2003
- 2003-06-06 JP JP2003162217A patent/JP3913196B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004363464A (ja) | 2004-12-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100746883B1 (ko) | 반도체 장치의 제조 방법 | |
US5954975A (en) | Slurries for chemical mechanical polishing tungsten films | |
US20040171264A1 (en) | Methods of polishing, interconnect-fabrication, and producing semiconductor devices | |
KR20000022908A (ko) | 기판 세정방법 및 기판 세정액 | |
US20020061635A1 (en) | Solution for chemical mechanical polishing and method of manufacturing copper metal interconnection layer using the same | |
JPH11238709A (ja) | 銅のための化学的機械的研磨(cmp)スラリおよびその使用方法 | |
US6635562B2 (en) | Methods and solutions for cleaning polished aluminum-containing layers | |
US6903015B2 (en) | Method of manufacturing a semiconductor device using a wet process | |
US6555477B1 (en) | Method for preventing Cu CMP corrosion | |
JP3970439B2 (ja) | 半導体装置の製造方法 | |
TW463266B (en) | Method for manufacturing semiconductor device capable of avoiding flaws and erosion caused by metal CMP process | |
US7238614B2 (en) | Methods for fabricating one or more metal damascene structures in a semiconductor wafer | |
JP3913196B2 (ja) | 配線の形成方法 | |
EP1218931A2 (en) | A method for cleaning and treating a semiconductor wafer after chemical mechanical polishing | |
US6992006B2 (en) | Method for fabricating semiconductor device | |
KR20000017425A (ko) | 매립 금속배선의 형성방법 | |
KR100605943B1 (ko) | 반도체 소자의 텅스텐 플러그 형성 방법 | |
JP5125743B2 (ja) | 半導体装置の製造方法 | |
JP2005019802A (ja) | 半導体装置の製造方法およびウェーハ構造体 | |
KR100700860B1 (ko) | 반도체 소자의 cmp 공정의 세정방법 | |
JP2007134424A (ja) | 半導体装置の製造方法および半導体装置 | |
KR100906306B1 (ko) | 반도체 소자의 구리 배선 형성 방법 | |
US7025661B2 (en) | Chemical mechanical polishing process | |
JP2006147655A (ja) | 半導体装置の製造方法 | |
US6995089B2 (en) | Method to remove copper without pattern density effect |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050428 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060411 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061107 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070123 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070130 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120209 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |