JPWO2007064012A1 - Ｃｕ膜の形成方法 - Google Patents

Ｃｕ膜の形成方法 Download PDF

Info

Publication number
JPWO2007064012A1
JPWO2007064012A1 JP2007548033A JP2007548033A JPWO2007064012A1 JP WO2007064012 A1 JPWO2007064012 A1 JP WO2007064012A1 JP 2007548033 A JP2007548033 A JP 2007548033A JP 2007548033 A JP2007548033 A JP 2007548033A JP WO2007064012 A1 JPWO2007064012 A1 JP WO2007064012A1
Authority
JP
Japan
Prior art keywords
film
barrier metal
forming
cvd
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007548033A
Other languages
English (en)
Inventor
知之 吉浜
知之 吉浜
雅通 原田
雅通 原田
豊田　聡
聡 豊田
治憲 牛川
治憲 牛川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of JPWO2007064012A1 publication Critical patent/JPWO2007064012A1/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

基板上に、スパッタ法によりバリアメタル膜としてＴｉ膜又はＴａ膜を形成し、このバリアメタル膜上にスパッタ法により窒化物膜を形成し、この窒化物膜の上にＣＶＤ法によりＣｕ膜を形成した後、１００〜４００℃でアニール処理を行う。このようにＣｕ膜を形成することにより、バリアメタル膜とＣｕ膜との密着性が向上する。

Description

本発明は、Ｃｕ膜の形成方法に関し、特にバリアメタル膜とＣｕ膜との界面を処理して、バリアメタル膜とＣｕ膜との密着性を向上せしめたＣｕ膜の形成方法に関する。
従来、Ｃｕ膜の形成は、基板上に設けられた絶縁膜(例えば、シリコン酸化物膜)中に配線用の溝やホールを形成し、次いで絶縁膜中へのＣｕの拡散を防止するためにバリアメタル膜(ＴｉＮ、ＴａＮ、ＷＮ等の膜)をスパッタ法やＣＶＤ法で形成した後、ＣＶＤ法でＣｕ膜を形成することより行われており、これによりＣｕ配線膜を形成している。
このようにＣＶＤ法によりＣｕ膜を形成する場合、バリアメタル膜上にＣＶＤ法で直接Ｃｕ膜を形成するか、又はバリアメタル膜上に、有機チタン材料や有機タンタル材料を用いてＣＶＤ法で窒化チタン膜や窒化タンタル膜を形成した後、その上にＣＶＤ法でＣｕ膜を形成するか(例えば、特許文献１参照)、又はバリアメタル膜上にスパッタ法で薄いＣｕ膜を形成した後、その上にＣＶＤ法でＣｕ膜を形成している(例えば、特許文献２参照)。
上記従来技術の場合、バリアメタル膜とＣｕ膜との密着性は必ずしも満足のできるものでなく、その後のＣＭＰ工程等に耐えられないという問題がある。
上記したようにバリアメタル膜上に直接Ｃｕ膜を形成する場合、バリアメタル膜とＣｕ膜との間の密着性は悪く、特にＴａ系バリアメタル膜においては、成膜後に熱処理(アニール処理)しても密着性は改善されない上、バリアメタル膜上でのＣｕの初期核生成密度が小さく、滑らかな平面形状を得ることは困難である。
また、特許文献１のように、バリアメタル膜上にＣＶＤ法で窒化チタンや窒化タンタルを形成した後、ＣＶＤ法でＣｕ膜を形成しただけでは必ずしも満足のいく密着性を得ることは困難である。
さらに、特許文献２のように、バリアメタル膜上にスパッタ法で薄いＣｕ膜を形成した後にＣＶＤ法でＣｕ膜を形成した場合も、必ずしも密着性の向上にはつながらないという問題がある。すなわち、スパッタ法で形成されるＣｕ膜は、その膜厚が成膜される基板表面の幾何学的形状に依存するので、配線溝幅等が狭いと、深い溝等の側面部や底面部での成膜が不完全になり、密着性の改善に有効な均一な膜厚を得ることができないだけではなく、溝等以外のフィールド部では膜厚が厚くなるという問題もある。Ｃｕ膜が厚いと、その後のＣＶＤ法でＣｕ膜を形成する際に、このフィールド部で選択的にＣｕ核形成が行われてしまい、側面部や底面部でのステップカバレッジが悪くなる原因にもなる。
特開２００４−４０１２８号公報(特許請求の範囲等) 特開平４−２４２９３７号公報(特許請求の範囲等)
本発明の課題は、上述の従来技術の問題点を解決することにあり、バリアメタル膜とＣｕ膜との間の密着性を向上させることのできるＣｕ膜の形成方法を提供することにある。
本発明者らは、スパッタ法で形成したＴｉやＴａ等のバリアメタル膜(以下、Ｔｉ膜の場合、ＰＶＤ−Ｔｉ膜とも称す)とＣＶＤ法で形成したＣｕ膜(以下、ＣＶＤ−Ｃｕ膜とも称す)との間の密着性が劣化する問題は、バリアメタル膜形成後の適切な後処理により、また、適切な温度でのポストアニール処理を施すことにより解決できることに気が付き本発明を完成するに至った。
この場合、バリアメタル膜形成後の後処理として、バリアメタル膜表面上に窒化金属膜を形成するか、或いは窒素ガス(Ｎ２ガス)等のような窒素原子を含むガスをバリアメタル膜表面上に化学吸着させると、低温(４００℃以下)でのアニール処理によって密着性を確保できる。すなわち、窒化金属膜や化学吸着された窒素分子層等が活性な金属吸着サイトを占有するため、バリアメタル膜表面における酸素、フッ素化合物、水、アンモニア等の不純物との反応生成物層(例えば、不純物が酸素である場合、チタンとの反応によるチタン酸化物等のような界面層)の形成が抑制されので、低温でのアニール処理であってもバリアメタル(ＴｉやＴａ等)とＣｕとの相互拡散が容易になり、密着性を向上せしめることができると考えられる。
本発明のＣｕ膜の形成方法は、基板上に、スパッタ法によりバリアメタル膜としてＴｉ膜又はＴａ膜を形成し、このバリアメタル膜上にＣＶＤ法によりＣｕ膜を形成するＣｕ膜の形成方法において、前記バリアメタル膜上にスパッタ法により窒化物膜を形成し、この窒化物膜の上にＣＶＤ法によりＣｕ膜を形成した後、１００〜４００℃、好ましくは２００〜３５０℃でアニール処理を行うことを特徴とする。
この温度範囲内でアニール処理を行うと、形成される膜においてＣｕのストレスマイグレーションがなく耐性が向上する。アニール処理温度が１００℃未満であると、窒化物膜を形成してもＣＶＤ−Ｃｕ膜との界面の密着性が劣り、また、４００℃を超えるとプロセス中に金属の膨張が生じ、Ｃｕ膜が断線するおそれがある。
前記アニール処理を行った後、ＣＶＤ−Ｃｕ膜上にさらにＰＶＤ法、メッキ法、ＣＶＤ法又はＡＬＤ法によりＣｕ膜を形成し、次いで所望により１００〜４００℃、好ましくは２００〜３５０℃で再度アニール処理を行うことを特徴とする。
本発明のＣｕ膜の形成方法はまた、基板上に、スパッタ法によりバリアメタル膜としてＴｉ膜又はＴａ膜を形成し、このバリアメタル膜上にＣＶＤ法によりＣｕ膜を形成するＣｕ膜の形成方法において、前記バリアメタル膜上にスパッタ法により窒化物膜を形成し、この窒化物膜の上にＣＶＤ法によりＣｕ膜を形成した後、このＣｕ膜上にさらにＰＶＤ法、メッキ法、ＣＶＤ法又はＡＬＤ法によりＣｕ膜を形成し、次いで１００〜４００℃、好ましくは２００〜３５０℃でアニール処理を行うことを特徴とする。このアニール処理温度範囲は、上記した根拠で選択される。
前記バリアメタル膜の形成をＡｒガスを供給して行い、また、前記窒化物膜の形成を、ＡｒガスとＮ２ガスを供給して行うことを特徴とする。
本発明のＣｕ膜の形成方法はさらに、基板上に、スパッタ法によりバリアメタル膜としてＴｉ膜又はＴａ膜を形成し、このバリアメタル膜上にＣＶＤ法によりＣｕ膜を形成するＣｕ膜の形成方法において、前記バリアメタル膜上に窒素原子を含むガスを吸着させて窒素原子を含む分子層を形成し、この窒素原子を含む分子層の上にＣＶＤ法によりＣｕ膜を形成した後、１００〜４００℃、好ましくは２００〜３５０℃でアニール処理を行うことを特徴とする。このアニール処理を行った後、Ｃｕ膜上にさらにＰＶＤ法、メッキ法、ＣＶＤ法又はＡＬＤ法によりＣｕ膜を形成し、次いで所望により１００〜４００℃、好ましくは２００〜３５０℃で再度アニール処理を行う。このアニール処理温度範囲も、上記した根拠で選択される。また、この形成方法の場合も、バリアメタル膜はＡｒガスを供給して形成される。
本発明のＣｕ膜の形成方法はさらにまた、基板上に、スパッタ法によりバリアメタル膜としてＴｉ膜又はＴａ膜を形成し、このバリアメタル膜上にＣＶＤ法によりＣｕ膜を形成するＣｕ膜の形成方法において、前記バリアメタル膜上に窒素原子を含むガスを吸着させて窒素原子を含む分子層を形成し、この窒素原子を含む分子層の上にＣＶＤ法によりＣｕ膜を形成した後、このＣｕ膜上にさらにＰＶＤ法、メッキ法、ＣＶＤ法又はＡＬＤ法によりＣｕ膜を形成し、次いで１００〜４００℃、好ましくは２００〜３５０℃でアニール処理を行うことを特徴とする。このアニール処理温度範囲は、上記した根拠で選択される。また、この形成方法の場合も、バリアメタル膜はＡｒガスを供給して形成される。
前記窒素原子を含むガスとしては、Ｎ２ガス、ＮＨ３ガスを挙げることができ、また、形成される窒素原子を含む分子層としては、窒素原子を含むガスの種類に対応して窒素分子層、ＮＨ３分子層を挙げることができる。
本発明によれば、バリアメタル膜とＣｕ膜との界面層として薄い窒化物膜又は窒素原子を含む分子層膜を設けることにより、低温アニール処理であっても、バリアメタル膜とＣｕ膜との間の密着性が改善されるという効果を奏する。
本発明の実施の形態によれば、マグネトロンスパッタ法等のようなスパッタ法により公知のプロセス条件でＡｒガス等を供給しながら形成されるＴｉやＴａ等からなる所定の膜厚のバリアメタル膜上に、マグネトロンスパッタ法等のようなスパッタ法により、公知のプロセス条件で、ＡｒガスとＮ２ガスとを供給しながら所定の膜厚の窒化物膜を形成し、この窒化物膜の上にＣＶＤ法により公知のプロセス条件で銅含有有機化合物原料を用いて所定の膜厚のＣｕ膜を形成した後、１００〜４００℃、好ましくは２００〜３５０℃でアニール処理を行ってＣｕ膜を形成する。この場合、アニール処理を行った後、ＣＶＤ−Ｃｕ膜上にさらにＰＶＤ法、メッキ法、ＣＶＤ法又はＡＬＤ法により所定の膜厚のＣｕ膜を形成し、次いで１００〜４００℃、好ましくは２００〜３５０℃で再度アニール処理を行っても良い。
バリアメタル膜(Ｔｉ膜やＴａ膜等)は、バリアメタル膜の構成金属(ＴｉやＴａ等)からなるターゲットを用いて、公知のプロセス条件、例えば、Ａｒガス等の不活性ガス流量５〜１０ｓｃｃｍ、放電電圧３００〜５００Ｖの条件で、所定の膜厚で形成することができる。
バリアメタル膜上への窒化物膜の形成は、公知のプロセス条件で行うことができ、例えば、ＡｒガスとＮ２ガスとを供給して所定の厚みのチタン窒化物膜(以下、ＴｉＮ膜と称す)を形成することができる。例えば、Ａｒガス(５〜１０ｓｃｃｍ、例えば８ｓｃｃｍ)及びＮ２ガス(所定量のＮ２ガス、例えば４０ｓｃｃｍ)、基板電圧(３００〜５００Ｖ、例えば、１００Ｖ)、所定のカソードパワー(例えば、５ｋＷ)の条件で行うことができる。この場合、この供給するＡｒガスとＮ２ガスとの比率によりＴｉとＮとの比率が異なる膜組成を有するＴｉＮ膜が得られる。密着性の点からは、Ｎ２ガス量が少ない程、すなわちＴｉＮ中のＮの比率が小さい程好ましい。
ＣＶＤ−Ｃｕ膜の形成は、公知のプロセス条件で行うことができる。ＣＶＤ−Ｃｕ膜の原料としては、特に制限はなく、銅含有有機化合物、例えばＣｕ(ｈｆａｃ)(ｔｍｖｓ)を挙げることができる。このプロセスは、例えば、原料としてＣｕ(ｈｆａｃ)(ｔｍｖｓ)を用い、成膜圧力１００〜２００Ｐａ、成膜温度１８０〜２２０℃の条件で行うことができる。
ＣＶＤ−Ｃｕ膜上へのＰＶＤ法等によるＣｕ膜の形成は、公知のプロセス条件で行うことができる。例えば、ＣＶＤ−Ｃｕ膜上に、ＰＶＤ法により、Ａｒ流量５〜１０ｓｃｃｍ、放電電圧４００〜６００Ｖの条件でＣｕを所定の厚みで成膜できる。また、メッキ法その他の方法によるＣｕ膜の形成も、公知のプロセス条件で行うことができる。
本発明の別の実施の形態によれば、上記アニール処理をＰＶＤ法、メッキ法、ＣＶＤ法又はＡＬＤ法によりＣｕ膜を形成した後にのみ行っても良い。
本発明のさらに別の実施の形態によれば、バリアメタル膜上に、例えばＮ２ガス又はＮＨ３ガスを吸着させて、それぞれ、窒素原子を含む窒素分子層又はＮＨ３分子層を形成し、この窒素原子を含む分子層の上に上記のようにしてＣＶＤ−Ｃｕ膜を形成した後、上記温度でアニール処理を行っても良いし、このアニール処理を行った後、ＣＶＤ−Ｃｕ膜上にさらに上記のようにしてＰＶＤ法、メッキ法、ＣＶＤ法又はＡＬＤ法によりＣｕ膜を形成し、次いで上記温度で再度アニール処理を行っても良い。
本発明のさらに別の実施の形態によれば、バリアメタル膜上に、上記のようにして例えばＮ２ガス又はＮＨ３ガスを吸着させて、それぞれ、窒素原子を含む窒素分子層又はＮＨ３分子層を形成し、この窒素原子を含む分子層の上に上記のようにしてＣＶＤ−Ｃｕ膜を形成した後、このＣｕ膜上にさらに上記のようにしてＰＶＤ法、メッキ法、ＣＶＤ法又はＡＬＤ法によりＣｕ膜を形成し、次いで上記温度でアニール処理を行っても良い。
上記したように、Ｎ２ガス又はＮＨ３ガス等のような窒素原子を含むガスを使用すると、低いエネルギーしかもっていないこれらのガス分子は、その特性をある程度保持したままＴｉ等の活性な金属の有する電子と弱く結合する。そのため、Ｔｉ金属等の表面には、窒素分子層やアンモニア分子層又はこれらのラジカル層のような窒素原子を含んだ分子層が吸着されるものと考えられる。
前記ラジカル層を形成する場合は、外部で予めラジカルを生成し、生成したラジカルを窒素原子を含む分子層の形成を行うためのチャンバー内に輸送すればよい。このラジカルを生成する装置及び方法は、特に制限されるわけではなく、窒素原子を含むガスからラジカルを生成することができるものであれば良い。例えば、特開２００５−２９８８５１号公報記載の触媒体収納容器に窒素原子を含むガスを供給して生成するラジカルを使用できる。この触媒体収納容器を用いれば、加熱した触媒体に窒素原子を含むガスを接触させ、活性化させて、所望のラジカルを生成することができる。この触媒体収納容器は、内部空間の形状が活性化されたガスの出口方向に向かって次第に狭くなるように、例えば截頭錐体形状や螺旋形状に形成されているものである。
通常バリアメタルとして採用される金属は、ＴｉやＴａやＷのような活性な金属であり、上記したように、酸素、フッ素化合物、水、アンモニア等の不純物と極めて反応性が強い。そのため、このようなバリアメタルからなる膜とＣＶＤ−Ｃｕ膜との界面には、これらの不純物に由来する界面層(例えば、チタン酸化物等、以下の参考例を参照。)が形成され、バリアメタル膜とＣｕ膜との密着性に影響を及ぼす。この界面層の形成を制御することによりバリアメタル膜とＣｕ膜との密着性を向上せしめることができる。すなわち、界面層として極薄い金属窒化物膜を形成させるか、又は窒素ガス等をバリアメタル表面に化学吸着させて窒素原子を含む分子層を形成させることにより、比較的低温(一般的に１００〜４００℃、好ましくは２００〜３５０℃)でのアニール処理によりバリアメタル膜とＣＶＤ−Ｃｕ膜との間の密着性が向上する。
ＴｉやＴａ等のバリアメタルを公知の条件でスパッタ法(ＰＶＤ法)によって成膜し、次いで公知の条件でＣＶＤ−Ｃｕ膜を形成する場合、何の処理もしなければ、バリアメタル膜とＣｕ膜との間の密着性は必ずしも良好ではない。これは、スパッタ室でウエハ上にバリアメタル膜を形成した後、このウエハをＣＶＤ室に搬送するまでの間、ＣＶＤ室においてＣｕの成膜が開始されるまでの間、及びＣＶＤ室における成膜開始初期の段階のいずれか又は全てにおいて、バリアメタル膜表面が変質し、その結果としてバリアメタル膜とＣＶＤ−Ｃｕ膜との間の密着性が劣化してしまうものと考えられる。
このような膜特性の劣化は、以下の実施例で述べるように、適切なバリアメタル／Ｃｕ界面のコントロールと適切な熱処理とを施すことにより、密着性不良な状態から密着性の良好な状態へと改善される。
本発明の方法を実施するたに使用できる成膜装置は、特に制限される訳ではなく、例えば図１に示すようなプロセス装置を挙げることができる。このプロセス装置は、基板を格納する室(図示せず)から搬送された基板上にバリアメタル膜をスパッタ形成するスパッタ室１、ＣＶＤ−Ｃｕ膜を形成するためのＣＶＤ成膜室２、抵抗加熱式又はランプ加熱式等の加熱手段を備えたアニール室３、処理された基板を搬送するための真空ロボットを搭載した搬送室４から構成されている。これらのスパッタ室１、ＣＶＤ成膜室２及びアニール室３は、搬送室４の周りに、ゲートバルブ５を介して接続されており、それぞれが真空排気手段(図示せず)を備えている。
スパッタ室１内には、基板を載置する基板ステージ１１が設けられ、このステージに対向してバリアメタルと同じ金属から構成されているターゲット１２が設置され、スパッタ室の壁面にはＮ２ガス導入経路１３及びＡｒガス導入経路１４が接続されており、スパッタ室内へＡｒガス及び／又はＮ２ガスを導入して、バリアメタル膜及び窒化物膜や窒素原子を含む分子層を形成することができるように構成されている。ＣＶＤ成膜室２内には基板を載置する基板ステージ２１が設けられ、この上に被処理基板を載置して窒化物膜又は窒素分子層上にＣＶＤ−Ｃｕ膜を形成できるように構成されている。アニール室３には、上記したような加熱手段を備えた基板ステージ３１が設けられている。搬送室４にはロボット４１及びＮ２ガス導入経路４２が設けられている。なお、ＣＶＤ−Ｃｕ膜の形成後、ＰＶＤ−Ｃｕ膜を形成する場合には、図示していない公知のＰＶＤ装置で行う。以下の実施例では、図１に示す成膜装置を用いてプロセスを実施する。
図１に示す装置を用いて本発明のＣｕ膜の形成方法を実施する際には、例えば、まず被処理基板をスパッタ室１内の基板ステージ１１上に載置し、室内を真空排気し、Ａｒガス導入経路１４を経てＡｒガスをスパッタ室内へ導入し、基板ステージ上に所定の膜厚を有するバリアメタル膜を形成した後、このＡｒガスとＮ２ガス導入経路１３を経てＮ２ガスとをスパッタ室内へ導入し、バリアメタル膜上に所定の膜厚を有する窒化金属膜を形成する。次いで、窒化金属膜の形成された基板を搬送室４のロボット４１によりＣＶＤ成膜室２内へ搬送して、基板ステージ２１上に載置し、ここで所定の膜厚を有するＣＶＤ−Ｃｕ膜を形成した後、この基板をロボット４１によりアニール室３内へ搬送し、基板ステージ３１に取り付け、ここで所定の温度に加熱してアニールする。その後、ＰＶＤ法、メッキ法、ＣＶＤ法又はＡＬＤ法により所定の膜厚を有するＣｕ膜を形成し、所望によりアニール処理を行って、プロセスを完了する。
(参考例１)
本参考例では、ＰＶＤ−Ｔｉ膜表面にいかなる組成の膜が形成されているかを検討した。Ｔｉターゲットを用い、スパッタ法によりウエハ上にＴｉ膜を１５ｎｍの厚みで形成した後に真空チャンバー内に１分間放置し、このＴｉ膜の表面についてＳＩＭＳ(セカンダリーイオンマススペクトロメトリィ)分析を行った。その結果を図２に示す。図２から明らかなように、Ｔｉ膜表面に、Ｏ、Ｎ、Ｆ及びＣを含んだ膜が形成されており、その濃度としては、１％程度がＦ、Ｃであり、主成分はＯ、Ｎであることが分かる。このため、真空チャンバー内でもＴｉ表面は酸化が進行していることが分かる。
ウエハとして熱酸化物膜付シリコンウエハを用い、このウエハ上に、Ｔｉターゲットを用いるマグネトロンスパッタ法により、Ａｒガス流量８ｓｃｃｍ、放電電圧４００Ｖ、室温の条件で、バリアメタルとしてＴｉを１５ｎｍ厚みで成膜した後、このＰＶＤ−Ｔｉ膜上に、Ａｒガスを８ｓｃｃｍ及びＮ２ガスを４０ｓｃｃｍ導入し、基板電圧１００Ｖ、カソードパワー５ｋＷの条件でＴｉＮ膜を形成した。次いで、ＴｉＮ膜上に、ＣＶＤ法により、原料として、Ｃｕ(ｈｆａｃ)(ｔｍｖｓ)を用い、成膜圧力１５０Ｐａ、成膜温度２００℃の条件でＣｕを１００ｎｍ厚みで成膜した後、このＣＶＤ−Ｃｕ膜上に、ＰＶＤ法により、Ａｒ流量８ｓｃｃｍ、放電電圧５００Ｖの条件でＣｕを１０００ｎｍ厚みで成膜した(ＰＶＤ−Ｃｕ膜)。その後、３５０℃でアニール処理した。
かくして得られたウエハに対して、いわゆるテープテストにより、バリアメタル膜とＣＶＤ−Ｃｕ膜との密着性試験を行った。このテープテストでは、ＰＶＤ−Ｃｕ膜表面の中央部及び周辺部の任意の箇所にダイヤモンドペンで升目を描き、その傷を付けた箇所に粘着テープを貼り付けた後にテープを引き剥がして、テープに付着するＣｕ膜の量で密着性の評価を行った。
この密着性試験結果を図３(ａ)に示すと共に、得られたウエハの断面に対するＴＥＭ写真を図３(ｂ)に示す。図３(ａ)は試験後のウエハの平面図であり、ウエハの中央部及び周辺部における引き剥がしたテープの粘着層の付いた側を拡大して示してある。
また、比較のために、ＴｉＮ膜を形成しなかったことを除いて上記プロセスを繰り返し、得られたウエハに対して同様に密着性試験を行った。この密着性試験結果を図４(ａ)に示すと共に、得られたウエハの断面に対するＴＥＭ写真を図４(ｂ)に示す。図４(ａ)は試験後のウエハの平面図であり、ウエハの中央部及び周辺部における引き剥がしたテープの粘着層の付いた側を拡大して示してある。
図３(ａ)及び(ｂ)から明らかなように、ＰＶＤ−Ｔｉ膜とＣＶＤ−Ｃｕ膜との間にＴｉＮ膜を設けると、図４に示すＴｉＮ膜を設けない場合と比べて、ウエハの中央部も周辺部もＴｉ膜とＣｕ膜との界面での膜の剥がれはなく、密着性が改善されていることが分かる。これは、密着性はこの界面層(ＴｉＮ)の厚みに依存し、図３(ｂ)の場合の界面層の厚みは１．５〜２ｎｍ程度であるが、図４(ｂ)の場合の界面層の厚みは６〜７ｎｍ程度であったことが原因であると考えられる。
ウエハとして熱酸化物膜付シリコンウエハを用い、このウエハ上に以下の表１に示すような条件で、バリアメタル膜としてのＰＶＤ−Ｔｉ膜、ＴｉＮ膜及び窒素分子層、並びにＣＶＤ−Ｃｕ膜（膜厚：１００ｎｍ）を形成した後、アニール処理を行わず又は３５０〜４５０℃で３分間アニール処理を行い、次いでＰＶＤ−Ｃｕ膜（膜厚：１０００ｎｍ）を形成した後、アニール処理を行わず又は３５０〜４５０℃で１０分間アニール処理を行って、バリアメタル膜の上にＣｕ膜を形成した１６種の試料を作製した。この１６種の試料に対して実施例１と同様のテープテストを行った。表１に、各プロセス条件とテスト結果を示す。
Figure 2007064012
表１において、テスト結果中の「ＮＧ」は膜剥がれがあり、「△」は膜剥がれが若干観察されるが実用にはほとんど問題はなく、「ＯＫ」は膜剥がれが観察されなかったことを示す。
表１の結果から明らかなように、配線膜としてのＣＶＤ−Ｃｕ膜を形成した後及びＰＶＤ−Ｃｕ膜を形成した後のいずれにおいてもアニール処理をしなかった試料（試料番号１）の場合、ＣＶＤ−Ｃｕ膜の形成後にアニール処理をしなかったがＰＶＤ−Ｃｕ膜の形成後に３５０℃でアニール処理をした試料（試料番号２）の場合、並びにＣＶＤ−Ｃｕ膜の形成後に３５０℃又は４００℃でアニール処理をしたがＰＶＤ−Ｃｕ膜の形成後にアニール処理をしなかった試料（試料番号５及び７）の場合には、密着性は悪く、界面層での剥がれが観察された。
また、ＣＶＤ−Ｃｕ膜の形成後にアニール処理をしなかったがＰＶＤ−Ｃｕ膜形成後に４００℃又は４５０℃でアニール処理をした試料（試料番号３、４）の場合、ＣＶＤ−Ｃｕ膜の形成後に４５０℃でアニール処理をしたがＰＶＤ−Ｃｕ膜の形成後にアニール処理をしなかった試料(試料番号９)の場合、及びＣＶＤ−Ｃｕ膜の形成後に３５０℃、４００℃又は４５０℃でアニール処理をすると共にＰＶＤ−Ｃｕ膜形成後にも３５０℃、４００℃又は４５０℃でアニール処理をした試料(試料番号６、８及び１０〜１６)の場合には、密着性は良好で、界面層での剥がれは観察されなかった。試料番号１３及び１５は、Ｔｉターゲットを用いてＡｒガスを導入せしめたマグネトロンスパッタ法により、ＰＶＤ−Ｔｉ膜を１５ｎｍの膜厚で形成した後に、Ｔｉターゲットを用いてＡｒガスとＮ２ガスとを導入せしめたマグネトロンスパッタ法によりＴｉＮ膜を１ｎｍの膜厚で形成し、次いで表１記載の通りのプロセスを実施したものである。また、試料番号１４及び１６は、Ｔｉターゲットを用いてＡｒガスを導入せしめて得られるＰＶＤ−Ｔｉ膜を１５ｎｍの膜厚で形成した後に、Ｎ２ガスを導入して放電せずにＰＶＤ−Ｔｉ膜の上に窒素分子層を形成し、次いで表１記載の通りのプロセスを実施したものである。
なお、試料番号１３及び１４について、得られたウエハに対して実施例１の場合と同様にして行ったテープテストの結果を、それぞれ、図５(ａ)及び６(ａ)に示す。また、得られたウエハの断面に対するＴＥＭ写真を図５(ｂ)及び図６(ｂ)に示す。なお、図５(ａ)及び６(ａ)は、試験後のウエハの平面図であり、ウエハの中央部(図５ａ(ａ１)及び図６ａ(ａ１))及び周辺部(図５ｂ(ｂ１)及び図６ｂ(ｂ１))における引き剥がしたテープの粘着層の付いた側を示してある。
この結果から明らかなように、ＰＶＤ−Ｔｉ膜を形成した後、このＴｉ膜上にＴｉＮ膜又は窒素分子層を形成することにより、低温でアニールしても、Ｔｉ膜とＣｕ膜との界面での膜剥離がなく、良好な密着性を有するＣｕ配線膜が形成されることが分かる。アニール温度については、Ｃｕのストレスマイグレーションを考え、できるだけ低温で初期の目的を達成できる温度であることが好ましい。そのため、試料番号１３及び１４のように、一般に４００℃、好ましくは３５０℃以下でアニール処理を行う方が良い。
なお、上記表１に示す試料の場合、バリアメタル膜とＣＶＤ−Ｃｕ膜との界面層の厚みは、実施例１の場合と同様に、ＴｉＮ膜や窒素分子層を設けた場合には１．５〜２ｎｍ程度であり、ＴｉＮ膜や窒素分子層を設けなかった場合には６〜７ｎｍ程度であった。
本実施例では、バリアメタル膜上にＣＶＤ−Ｃｕ膜を形成した場合に、これらの膜の界面の構造について検討した。
ウエハとして熱酸化物膜付シリコンウエハを用い、このウエハ上に、Ａｒガス流量８ｓｃｃｍ、放電電圧４００Ｖの条件で、バリアメタルとしてＴｉをマグネトロンスパッタ法により１５ｎｍ厚みで成膜し、このＴｉ膜上に、Ａｒガス流量８ｓｃｃｍ、放電電圧４００Ｖの条件で、ＴｉＮ膜を０．５ｎｍの厚みで形成し、このＴｉＮ膜上に、成膜温度２００℃の条件で、Ｃｕ膜を１００ｎｍ厚みで形成し、その後３５０℃でアニール処理した試料を作製した。比較のために、上記ＰＶＤ−Ｔｉ膜上に直接上記ＣＶＤ−Ｃｕ膜を形成した後、３５０℃でアニール処理してＴｉＮ膜を形成しない試料を作製した。
かくして得られた試料に対して、実施例１と同様なテープテストによりＰＶＤ−Ｔｉ膜とＣＶＤ−Ｃｕ膜との間の密着性を検討すると共に、試料の断面に対するＴＥＭ写真を検討した。その結果は、図３(ａ)及びに(ｂ)並びに図４(ａ)及び(ｂ)示した結果と同様であった。すなわち、ＰＶＤ−Ｔｉ膜とＣＶＤ−Ｃｕ膜との間にＴｉＮ膜を設けると、ＴｉＮ膜を設けない場合と比べて、ウエハの中央部も周辺部もＴｉ膜とＣｕ膜との界面での膜の剥がれはなく、密着性が改善されていることが分かった。また、界面層の厚みは、実施例１の場合と同様に、ＴｉＮ膜を設けた場合の界面層の厚みは１．５〜２ｎｍ程度であり、ＴｉＮ膜を設けなかった場合の界面層の厚みは６〜７ｎｍ程度であった。
ＰＶＤ−Ｔｉ膜とＣＶＤ−Ｃｕ膜との界面層は、通常、ウエハ上にＴｉ膜を形成した後、このウエハをＣＶＤ室に搬送するまでの間、ＣＶＤ室において成膜が開始されるまでの間、又はＣＶＤ室における成膜開始初期の段階のいずれかにおいて、Ｔｉ膜の表面が酸化されてしまうために形成されるものと考えられる。この場合、Ｔｉ膜上にＴｉＮ膜や窒素原子を含む分子層を設けることにより、酸化物層(界面層)の形成が抑制され、その厚みが極めて薄いために、アニール処理の際にＴｉ及びＣｕの両者が相互に拡散することが容易になり、密着性が改善されるものと考えられる。
本発明によれば、バリアメタル膜とＣｕ膜との界面層として薄い窒化物膜又は窒素原子を含む分子層を設けることにより、バリアメタル膜とＣｕ膜との間の密着性が改善されるので、本発明は、半導体技術分野において配線膜を形成する際に利用できる有用な技術である。
本発明のＣｕ膜形成方法を実施するための成膜装置の模式的構成図。 参考例１におけるＴｉ膜表面のＳＩＭＳ分析スペクトル図。 実施例１で得られた試料の密着性及び断面構造を示す写真であり、(ａ)は密着性を示すテープテストの結果を示すウエハの平面図であり、ウエハの中央部及び周辺部における引き剥がしたテープの粘着層の付いた側を拡大して示し、また、(ｂ)はウエハの断面を示すＴＥＭ写真。 実施例１で得られた対照試料の密着性及び断面構造を示す写真であり、(ａ)は密着性を示すテープテストの結果を示すウエハの平面図であり、ウエハの中央部及び周辺部における引き剥がしたテープの粘着層の付いた側を拡大して示し、また、(ｂ)はウエハの断面を示すＴＥＭ写真。 実施例２で得られた試料番号１３の密着性及び断面構造を示す写真であり、(ａ)は密着性を示すテープテストの結果を示すウエハの平面図であり、ウエハの中央部(ａ１)及び周辺部(ａ２)における引き剥がしたテープの粘着層の付いた側を示し、また、(ｂ)はウエハの断面を示すＴＥＭ写真。 実施例２で得られた試料番号１４の密着性及び断面構造を示す写真であり、(ａ)は密着性を示すテープテストの結果を示すウエハの平面図であり、ウエハの中央部(ａ１)及び周辺部(ａ２)における引き剥がしたテープの粘着層の付いた側を示し、また、(ｂ)はウエハの断面を示すＴＥＭ写真。
符号の説明
１ スパッタ室 ２ ＣＶＤ成膜室
３ アニール室 ４ 搬送室
５ ゲートバルブ １１、２１、３１ 基板ステージ
１２ ターゲット １３、４２ Ｎ２ガス導入経路
１４ Ａｒガス導入経路 ４１ ロボット

Claims (11)

  1. 基板上に、スパッタ法によりバリアメタル膜としてＴｉ膜又はＴａ膜を形成し、このバリアメタル膜上にＣＶＤ法によりＣｕ膜を形成するＣｕ膜の形成方法において、前記バリアメタル膜上にスパッタ法により窒化物膜を形成し、この窒化物膜の上にＣＶＤ法によりＣｕ膜を形成した後、１００〜４００℃でアニール処理を行うことを特徴とするＣｕ膜の形成方法。
  2. 前記アニール処理を行った後、前記Ｃｕ膜上にさらにＰＶＤ法又はメッキ法によりＣｕ膜を形成することを特徴とする請求項１記載のＣｕ膜の形成方法。
  3. 前記ＰＶＤ法又はメッキ法によりＣｕ膜を形成した後、１００〜４００℃で再度アニール処理を行うことを特徴とする請求項２記載のＣｕ膜の形成方法。
  4. 基板上に、スパッタ法によりバリアメタル膜としてＴｉ膜又はＴａ膜を形成し、このバリアメタル膜上にＣＶＤ法によりＣｕ膜を形成するＣｕ膜の形成方法において、前記バリアメタル膜上にスパッタ法により窒化物膜を形成し、この窒化物膜の上にＣＶＤ法によりＣｕ膜を形成した後、このＣｕ膜上にさらにＰＶＤ法又はメッキ法によりＣｕ膜を形成し、次いで１００〜４００℃でアニール処理を行うことを特徴とするＣｕ膜の形成方法。
  5. 前記バリアメタル膜の形成をＡｒガスを供給して行い、また、前記窒化物膜の形成を、ＡｒガスとＮ２ガスを供給して行うことを特徴とする請求項１〜４のいずれかに記載のＣｕ膜の形成方法。
  6. 基板上に、スパッタ法によりバリアメタル膜としてＴｉ膜又はＴａ膜を形成し、このバリアメタル膜上にＣＶＤ法によりＣｕ膜を形成するＣｕ膜の形成方法において、前記バリアメタル膜上に窒素原子を含むガスを吸着させて窒素原子を含む分子層を形成し、この窒素原子を含む分子層の上にＣＶＤ法によりＣｕ膜を形成した後、１００〜４００℃でアニール処理を行うことを特徴とするＣｕ膜の形成方法。
  7. 前記アニール処理を行った後、前記Ｃｕ膜上にさらにＰＶＤ法又はメッキ法によりＣｕ膜を形成することを特徴とする請求項６記載のＣｕ膜の形成方法。
  8. 前記ＰＶＤ法又はメッキ法によりＣｕ膜を形成した後、１００〜４００℃で再度アニール処理を行うことを特徴とする請求項７記載のＣｕ膜の形成方法。
  9. 基板上に、スパッタ法によりバリアメタル膜としてＴｉ膜又はＴａ膜を形成し、このバリアメタル膜上にＣＶＤ法によりＣｕ膜を形成するＣｕ膜の形成方法において、前記バリアメタル膜上に窒素原子を含むガスを吸着させて窒素原子を含む分子層を形成し、この窒素原子を含む分子層の上にＣＶＤ法によりＣｕ膜を形成した後、このＣｕ膜上にさらにＰＶＤ法又はメッキ法によりＣｕ膜を形成し、次いで１００〜４００℃でアニール処理を行うことを特徴とするＣｕ膜の形成方法。
  10. 前記バリアメタル膜の形成をＡｒガスを供給して行うことを特徴とする請求項６〜９のいずれかに記載のＣｕ膜の形成方法。
  11. 前記窒素原子を含むガスがＮ２ガス、ＮＨ３ガスであり、形成される窒素原子を含む分子層が窒素分子層、ＮＨ３分子層であることを特徴とする請求項６〜１０のいずれかに記載のＣｕ膜の形成方法。
JP2007548033A 2005-12-02 2006-12-04 Ｃｕ膜の形成方法 Withdrawn JPWO2007064012A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005348856 2005-12-02
JP2005348856 2005-12-02
PCT/JP2006/324189 WO2007064012A1 (ja) 2005-12-02 2006-12-04 Ｃｕ膜の形成方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012129139A Division JP5526189B2 (ja) 2005-12-02 2012-06-06 Ｃｕ膜の形成方法

Publications (1)

Publication Number Publication Date
JPWO2007064012A1 true JPWO2007064012A1 (ja) 2009-05-07

Family

ID=38092342

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2007548033A Withdrawn JPWO2007064012A1 (ja) 2005-12-02 2006-12-04 Ｃｕ膜の形成方法
JP2012129139A Expired - Fee Related JP5526189B2 (ja) 2005-12-02 2012-06-06 Ｃｕ膜の形成方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2012129139A Expired - Fee Related JP5526189B2 (ja) 2005-12-02 2012-06-06 Ｃｕ膜の形成方法

Country Status (6)

Country Link
US (1) US20090078580A1 (ja)
EP (2) EP1970947B1 (ja)
JP (2) JPWO2007064012A1 (ja)
KR (1) KR101100288B1 (ja)
CN (1) CN100578743C (ja)
WO (1) WO2007064012A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009044056A (ja) * 2007-08-10 2009-02-26 Ulvac Japan Ltd 銅膜作製方法
JP2013048268A (ja) * 2012-10-18 2013-03-07 Ulvac Japan Ltd 銅膜作製方法
SG11201501175TA (en) 2012-12-19 2015-05-28 Jx Nippon Mining & Metals Corp Tantalum sputtering target and method for producing same
KR101927574B1 (ko) * 2012-12-19 2018-12-10 제이엑스금속주식회사 탄탈 스퍼터링 타깃 및 그 제조 방법
JP5884122B1 (ja) 2014-06-05 2016-03-15 Ｊｘ金属株式会社 塩化銅の製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11191556A (ja) * 1997-12-26 1999-07-13 Sony Corp 半導体装置の製造方法および銅または銅合金パターンの形成方法
JP2001298028A (ja) * 2000-04-17 2001-10-26 Tokyo Electron Ltd 半導体デバイス製造方法
JP2002217202A (ja) * 2001-01-22 2002-08-02 Anelva Corp 銅配線膜形成方法
JP2005129677A (ja) * 2003-10-23 2005-05-19 Renesas Technology Corp 半導体装置およびその製造方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4702967A (en) * 1986-06-16 1987-10-27 Harris Corporation Multiple-layer, multiple-phase titanium/nitrogen adhesion/diffusion barrier layer structure for gold-base microcircuit interconnection
JPS6373660A (ja) * 1986-09-17 1988-04-04 Fujitsu Ltd 半導体装置
KR100228259B1 (ko) * 1990-10-24 1999-11-01 고지마 마따오 박막의 형성방법 및 반도체장치
JP2907236B2 (ja) 1991-01-07 1999-06-21 日本電信電話株式会社 半導体装置の製造方法
JPH08107087A (ja) * 1994-10-06 1996-04-23 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP3417751B2 (ja) * 1995-02-13 2003-06-16 株式会社東芝 半導体装置の製造方法
US5909637A (en) * 1996-09-20 1999-06-01 Sharp Microelectronics Technology, Inc. Copper adhesion to a diffusion barrier surface and method for same
US5918150A (en) * 1996-10-11 1999-06-29 Sharp Microelectronics Technology, Inc. Method for a chemical vapor deposition of copper on an ion prepared conductive surface
TW417249B (en) * 1997-05-14 2001-01-01 Applied Materials Inc Reliability barrier integration for cu application
US6461675B2 (en) * 1998-07-10 2002-10-08 Cvc Products, Inc. Method for forming a copper film on a substrate
US6218302B1 (en) * 1998-07-21 2001-04-17 Motorola Inc. Method for forming a semiconductor device
JP3244058B2 (ja) * 1998-07-28 2002-01-07 日本電気株式会社 半導体装置の製造方法
US6017826A (en) * 1998-10-05 2000-01-25 Chartered Semiconductor Manufacturing, Ltd. Chlorine containing plasma etch method with enhanced sidewall passivation and attenuated microloading effect
JP2000164711A (ja) * 1998-11-27 2000-06-16 Toyota Motor Corp 半導体装置
US6187670B1 (en) * 1998-12-02 2001-02-13 Advanced Micro Devices, Inc. Multi-stage method for forming optimized semiconductor seed layers
US6242349B1 (en) * 1998-12-09 2001-06-05 Advanced Micro Devices, Inc. Method of forming copper/copper alloy interconnection with reduced electromigration
JP3519632B2 (ja) * 1999-03-11 2004-04-19 株式会社東芝 半導体装置の製造方法
US6627542B1 (en) * 1999-07-12 2003-09-30 Applied Materials, Inc. Continuous, non-agglomerated adhesion of a seed layer to a barrier layer
US6328871B1 (en) * 1999-08-16 2001-12-11 Applied Materials, Inc. Barrier layer for electroplating processes
US8696875B2 (en) * 1999-10-08 2014-04-15 Applied Materials, Inc. Self-ionized and inductively-coupled plasma for sputtering and resputtering
EP1337693A2 (en) * 2000-05-23 2003-08-27 Applied Materials, Inc. Method and apparatus to overcome anomalies in copper seed layers and to tune for feature size and aspect ratio
US6296747B1 (en) * 2000-06-22 2001-10-02 Applied Materials, Inc. Baffled perforated shield in a plasma sputtering reactor
US7780785B2 (en) * 2001-10-26 2010-08-24 Applied Materials, Inc. Gas delivery apparatus for atomic layer deposition
JP3960774B2 (ja) * 2001-11-07 2007-08-15 株式会社荏原製作所 無電解めっき装置及び方法
US20030091870A1 (en) * 2001-11-15 2003-05-15 Siddhartha Bhowmik Method of forming a liner for tungsten plugs
JP4063619B2 (ja) * 2002-03-13 2008-03-19 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6743721B2 (en) * 2002-06-10 2004-06-01 United Microelectronics Corp. Method and system for making cobalt silicide
US7025866B2 (en) * 2002-08-21 2006-04-11 Micron Technology, Inc. Microelectronic workpiece for electrochemical deposition processing and methods of manufacturing and using such microelectronic workpieces
US7001641B2 (en) * 2002-09-23 2006-02-21 Intel Corporation Seed layer treatment
JP4173393B2 (ja) * 2003-03-24 2008-10-29 株式会社ルネサステクノロジ 半導体装置の製造方法
US7311946B2 (en) * 2003-05-02 2007-12-25 Air Products And Chemicals, Inc. Methods for depositing metal films on diffusion barrier layers by CVD or ALD processes
EP1473761A1 (en) * 2003-05-02 2004-11-03 Air Products And Chemicals, Inc. Method for depositing metal films
JP3913196B2 (ja) * 2003-06-06 2007-05-09 松下電器産業株式会社 配線の形成方法
US7064056B2 (en) * 2003-06-13 2006-06-20 Taiwan Semiconductor Manufacturing Co., Ltd. Barrier layer stack to prevent Ti diffusion
JP2004040128A (ja) 2003-08-29 2004-02-05 Ulvac Japan Ltd 化学蒸着法による銅薄膜の形成方法
US7030023B2 (en) * 2003-09-04 2006-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Method for simultaneous degas and baking in copper damascene process
JP4421927B2 (ja) 2004-04-07 2010-02-24 株式会社アルバック 薄膜製造装置用触媒体収納容器、この触媒体収納容器からの反応ガスの供給方法及び薄膜製造装置
US7199045B2 (en) * 2004-05-26 2007-04-03 Taiwan Semiconductor Manufacturing Company, Ltd. Metal-filled openings for submicron devices and methods of manufacture thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11191556A (ja) * 1997-12-26 1999-07-13 Sony Corp 半導体装置の製造方法および銅または銅合金パターンの形成方法
JP2001298028A (ja) * 2000-04-17 2001-10-26 Tokyo Electron Ltd 半導体デバイス製造方法
JP2002217202A (ja) * 2001-01-22 2002-08-02 Anelva Corp 銅配線膜形成方法
JP2005129677A (ja) * 2003-10-23 2005-05-19 Renesas Technology Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
EP1970947B1 (en) 2016-08-24
EP1970947A4 (en) 2009-07-22
KR20080071616A (ko) 2008-08-04
KR101100288B1 (ko) 2011-12-28
EP2221864A2 (en) 2010-08-25
CN101317251A (zh) 2008-12-03
EP2221864B1 (en) 2018-04-11
JP2012212899A (ja) 2012-11-01
JP5526189B2 (ja) 2014-06-18
US20090078580A1 (en) 2009-03-26
EP1970947A1 (en) 2008-09-17
CN100578743C (zh) 2010-01-06
WO2007064012A1 (ja) 2007-06-07
EP2221864A3 (en) 2010-11-03

Similar Documents

Publication Publication Date Title
JP5046506B2 (ja) 基板処理装置，基板処理方法，プログラム，プログラムを記録した記録媒体
US20160126104A1 (en) Systems and methods for electrochemical deposition on a workpiece including removing contamination from seed layer surface prior to ecd
US7592259B2 (en) Methods and systems for barrier layer surface passivation
WO2010087362A1 (ja) 成膜方法及びプラズマ成膜装置
JP5526189B2 (ja) Ｃｕ膜の形成方法
US6174823B1 (en) Methods of forming a barrier layer
US20180144973A1 (en) Electromigration Improvement Using Tungsten For Selective Cobalt Deposition On Copper Surfaces
TWI821661B (zh) 金屬阻障層之摻雜
US20200090991A1 (en) Method Of Forming Via With Embedded Barrier
KR20160052339A (ko) 시드 층 표면으로부터 오염을 제거하기 위한 시스템들 및 방법들
KR100922905B1 (ko) 성막 방법, 반도체 장치의 제조 방법, 반도체 장치, 프로그램 및 기록매체
JP2002329682A (ja) Ｃｕ薄膜作製方法
JP7465287B2 (ja) 自己形成バリア層を備えた低誘電率誘電体
US20230070489A1 (en) Doped tantalum-containing barrier films
US20240006235A1 (en) Composite barrier layers
US20210351136A1 (en) Binary Metal Liner Layers
CN108475638B (zh) Cu膜的形成方法
JP2000294517A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120213

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120306

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120606

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20120719