KR100922905B1 - 성막 방법, 반도체 장치의 제조 방법, 반도체 장치, 프로그램 및 기록매체 - Google Patents

성막 방법, 반도체 장치의 제조 방법, 반도체 장치, 프로그램 및 기록매체 Download PDF

Info

Publication number
KR100922905B1
KR100922905B1 KR1020087027067A KR20087027067A KR100922905B1 KR 100922905 B1 KR100922905 B1 KR 100922905B1 KR 1020087027067 A KR1020087027067 A KR 1020087027067A KR 20087027067 A KR20087027067 A KR 20087027067A KR 100922905 B1 KR100922905 B1 KR 100922905B1
Authority
KR
South Korea
Prior art keywords
film
gas
substrate
processed
film forming
Prior art date
Application number
KR1020087027067A
Other languages
English (en)
Other versions
KR20080106373A (ko
Inventor
야스히코 고지마
나오키 요시이
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20080106373A publication Critical patent/KR20080106373A/ko
Application granted granted Critical
Publication of KR100922905B1 publication Critical patent/KR100922905B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02—Pretreatment of the material to be coated
    • C23C16/0272—Deposition of sub-layers, e.g. to promote the adhesion of the main coating
    • C23C16/0281—Deposition of sub-layers, e.g. to promote the adhesion of the main coating of metallic sub-layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 반도체 장치의 Cu 확산방지막과 Cu 배선과의 밀착력을 양호하게 하고, 반도체 장치의 신뢰성을 양호하게 하는 것을 목적으로 하고 있다.
그 때문에, 본 발명에서는 피처리기판 상에 Cu 막을 성막하는 성막 방법으로서, 상기 피처리기판 상에 형성된 Cu 확산방지막 상에 밀착막을 형성하는 제 1 공정과, 상기 밀착막 상에 Cu 막을 성막하는 제 2 공정을 갖고, 상기 밀착막은 Pd를 포함하는 것을 특징으로 하는 성막 방법을 이용한다.

Description

성막 방법, 반도체 장치의 제조 방법, 반도체 장치, 프로그램 및 기록매체{FILM FORMING METHOD, SEMICONDUCTOR DEVICE MANUFACTURING METHOD, SEMICONDUCTOR DEVICE, PROGRAM AND RECORDING MEDIUM}
본 발명은 피처리기판 상의 Cu 확산방지막 상에 Cu 막을 형성하는 성막 방법과, 이것을 이용한 반도체 장치의 제조 방법 및 반도체 장치, 또한 해당 성막 방법을 동작시키는 프로그램 및 해당 프로그램을 기록한 기억매체에 관한 것이다.
최근, 반도체 장치의 고성능화에 수반하여, 반도체 디바이스의 고집적화가 진행하여 미세화의 요구가 현저하게 되어 있으며, 배선룰은 0.1μm 이하의 영역으로 개발이 진행하고 있다. 또한, 배선재료는 배선지연의 영향이 적고, 저항값이 낮은 Cu가 이용되고 있다.
그 때문에, Cu 성막기술과 미세 배선기술의 조합이 최근 미세화된 다층 배선기술의 중요한 키 테크놀로지로 되어 있다.
예를 들면, 반도체 장치 등의 배선에 Cu 배선을 이용하는 경우에는 Cu 배선의 주위에 형성된 절연층내로 Cu가 확산되어 버릴 염려가 있기 때문에, Cu 배선과 절연층의 사이에 Cu 확산방지막(또는 배리어막, 하지막 등으로 불리는 경우도 있음)을 형성하는 것이 일반적으로 되어 있다.
특허문헌 1: 일본국 특허공개공보 제 2004-193499호
그러나, 이 경우, Cu 배선은 종래 이용되어 온 Cu 확산방지막, 예를 들면 Ta 막이나 TaN 막 등과의 밀착성이 나쁘고, Cu 배선과 Cu 확산방지막의 사이에서 박리가 생기는 경우가 있으며, 예를 들면 반도체 장치의 신뢰성의 저하 등의 문제가 발생하고 있었다.
또한, 예를 들면, 반도체 장치의 제조 공정에 있어서, 막 박리 이외에도, 특히 열공정후에 Cu의 응집이 발생하는 경우가 있고, 또한, 이와 같이 밀착성이 나쁘고, 응집이 발생하는 상태에서 형성된 Cu 배선에서는 Cu 배선 내를 흐르는 전류밀도가 높아진 경우에, 전자의 계면 확산에 기인하는 일렉트로마이그레이션(전자 이동)에 의한 배선의 열화가 발생하고, 또한 스트레스 마이그레이션에 의해서 배선 열화, 또는 파손되어 버릴 염려가 발생하고 있었다.
이 때문에, 예를 들면 Cu 확산방지막과 Cu 배선의 사이에 Ru로 이루어지는 밀착막을 형성하는 방법이 시도되고 있지만, Cu 확산방지막과 Cu 배선의 사이에서 충분한 밀착력을 유지하는데는 이르고 있지 않으며, 또한 Cu의 응집성의 개선도 충분하지 않아, 실용 레벨에는 도달해 있지 않다.
그래서, 본 발명에서는 상기의 문제를 해결한 새롭고 유용한 성막 방법과, 이것을 이용한 반도체 장치의 제조 방법 및 반도체 장치, 또한 해당 성막 방법을 동작시키는 프로그램 및 해당 프로그램을 기록한 기억매체를 제공하는 것을 목적으로 하고 있다.
본 발명의 구체적인 과제는 Cu 확산방지막과 Cu 배선의 밀착력을 양호하게 하는 성막 방법과, 이것을 이용한 반도체 장치의 제조 방법 및 반도체 장치, 또한 해당 성막 방법을 동작시키는 프로그램 및 해당 프로그램을 기록한 기억매체를 제공하는 것이다.
본 발명의 제 1 관점에서는 상기의 과제를, 피처리기판 상에 Cu 막을 성막하는 성막 방법으로서, 상기 피처리기판 상에 형성된 Cu 확산방지막 상에 밀착막을 형성하는 제 1 공정과, 상기 밀착막 상에 상기 Cu 막을 성막하는 제 2 공정을 갖고, 상기 밀착막은 Pd를 포함하는 것을 특징으로 하는 성막 방법에 의해 해결한다.
또한, 본 발명의 제 2 관점에서는 상기의 과제를, Cu 배선부를 갖는 반도체 장치의 제조 방법으로서, 피처리기판 상의 절연층에 형성된 패턴 형상을 따라서 형성된 Cu 확산방지막 상에 밀착막을 형성하는 제 1 공정과, 상기 밀착막 상에 상기 Cu 배선부를 형성하는 제 2 공정을 갖고, 상기 밀착막은 Pd를 포함하는 것을 특징 으로 하는 반도체 장치의 제조 방법에 의해 해결한다.
또한, 본 발명의 제 3 관점에서는 상기의 과제를, 피처리기판 상에 형성된 절연층과, 상기 절연층중에 형성된 Cu 배선부와, 상기 절연층과 상기 Cu 배선부의 사이에 형성된 Cu 확산방지막을 갖는 반도체 장치로서, 상기 Cu 배선부와 상기 Cu 확산방지막의 사이에 Pd를 포함하는 밀착막을 갖는 것을 특징으로 하는 반도체 장치에 의해 해결한다.
또한, 본 발명의 제 4 관점에서는 상기의 과제를, 피처리기판 상에 형성된 Cu 확산방지막과 Cu 배선부의 사이에 Pd를 포함하는 밀착막을 형성하는 성막 장치에 의한 성막 방법을 컴퓨터에 동작시키는 프로그램으로서, 상기 피처리기판 상에 성막가스를 공급하는 성막가스 공정과, 상기 피처리기판 상으로부터 해당 성막가스를 제거하는 성막가스 제거 공정과, 상기 피처리기판 상에 환원가스를 공급하는 환원가스 공정과, 상기 피처리기판 상으로부터 해당 환원가스를 제거하는 환원가스 제거 공정을 갖는 것을 특징으로 하는 프로그램에 의해 해결한다.
또한, 본 발명의 제 5 관점에서는 상기의 과제를, 피처리기판 상에 형성된 Cu 확산방지막과 Cu 배선부의 사이에 Pd를 포함하는 밀착막을 형성하는 성막 장치로서, 상기 피처리기판 상에 성막가스를 공급하는 성막가스 공정과, 상기 피처리기판 상으로부터 해당 성막가스를 제거하는 성막가스 제거 공정과, 상기 피처리기판 상에 환원가스를 공급하는 환원가스 공정과, 상기 피처리기판 상으로부터 해당 환원가스를 제거하는 환원가스 제거 공정을 실행하는 제어 장치를 구비한 성막 장치에 의해 해결한다.
본 발명에 따르면, 반도체 장치의 Cu 확산방지막과 Cu 배선의 밀착력을 양호하게 하는 것이 가능해지며, 반도체 장치의 신뢰성을 양호하게 하는 것이 가능하게 된다.
다음에, 본 발명의 실시형태에 관해서 도면에 의거하여 이하에 설명한다.
(실시예 1)
도 1은 본 발명의 실시예 1에 의한 성막 방법을 나타내는 흐름도이다.
도 1을 참조함에 있어서, 우선, 처리가 시작되면, 스텝 1(도면중 S1로 표기, 이하 마찬가지)에 있어서 피처리기판 상에 형성된 Cu 확산방지막 상에 밀착막을 형성한다. 예를 들면, 해당 Cu 확산방지막은 피처리기판 상에 형성된 절연층의 패터닝형상을 따라서 형성되어 있다. 해당 밀착막은 Cu 확산방지막과 밀착성이 양호하고, 또한 후의 공정에서 형성되는 Cu 막과의 밀착성이 양호한 특징을 갖고 있다.
다음에, 스텝 2에서, 상기 스텝 1에서 형성된 밀착막 상에 Cu 막을 형성하고, 예를 들면 Cu 배선을 형성한다. 본 스텝에서 Cu 막을 형성하고 Cu 배선을 형성한 후, 필요에 따라서, 예를 들면 CMP(화학 기계 연마) 공정이나, 또한 CMP 공정후에 또한 상층의 배선 구조를 형성하는 등의 공정을 실시해서, 예를 들면 다층 배선 구조를 갖는 반도체 장치를 형성한다.
상기 밀착막을 구성하는 재료로서는 Ru를 이용하는 경우가 있었지만, Cu 확산방지막과 Cu 막과의 밀착성을 충분히 개선시키는 것에는 이르지 않고, 또한 Cu의 응집을 충분히 억제하는 것이 곤란하게 되어 있었다.
그래서, 본 실시예에 의한 성막 방법에서는 밀착막에 Pd를 포함하는 막을 이용하고 있다. 밀착막이 Pd를 포함하도록 하면, 주로 밀착막과 Cu의 계면 근방에 있어서, 활성 금속인 Pd와 Cu의 합금화가 촉진되고, 그 결과 해당 밀착막과 Cu의 밀착성이 양호하게 된다고 생각된다. 또한, 밀착막에, 특히 Pd를 이용한 경우에는 다른 재료를 이용한 경우에 비해 더욱 밀착성이 양호하게 되는 것이 본 발명의 발명자에 의해 발견되었다. 이 경우, Cu의 응집이 억제되어, 일렉트로마이그레이션, 스트레스 마이그레이션이 억제된다고 생각된다.
또한, 본 실시예에 의한 성막 방법을 이용한 경우, Cu 확산방지막의 표면이 Pd를 포함하는 밀착막으로 보호되기 때문에, 예를 들면 Cu 배선을 형성하기 전에 피처리 기판이 산소를 포함하는 분위기에 노출된 경우에, Cu 확산방지막의 산화를 방지하는 것이 가능해진다. 예를 들면, Cu 확산방지막에 Ta를 포함하는 막을 이용한 경우, Cu 확산방지막이 노출된 상태에서 산소를 포함하는 분위기에 방치되면 Ta는 용이하게 산화되고, Cu 확산방지막 상에는 Ta의 산화물이 형성되어 버린다. Ta의 산화물은 Cu 막과의 밀착성이 나쁘고, Cu 막을 형성한 경우에 박리의 원인으로 되어 버릴 염려가 있으며, 또한 Ta의 산화물이 형성됨으로써 Cu 확산방지막의 비저항이 증대하는 경우가 있다.
한편, Pd를 포함하는 밀착막은 예를 들면 Ta에 비하면 잘 산화되지 않고, 또한 가령 산화된 경우에도, Pd의 산화물은 Ta의 산화물에 비해 비저항이 작기 때문에, 밀착막을 포함하는 Cu 확산방지막의 비저항의 증대가 억제되어, 디바이스 특성의 열화가 억제되는 효과를 갖는다.
다음에, 본 실시예에 의한 성막 방법을 이용하여, 반도체 장치를 제조하는 일예를 이하에 나타낸다.
도 2a∼도 2e는 도 1에 나타낸 성막 방법을 이용하여 반도체 장치를 제조하는 일예를 순서대로 나타낸 것이다.
우선, 도 2a를 참조함에 있어서, 실리콘으로 이루어지는 반도체기판(피처리기판)상에 형성된 MOS 트랜지스터 등의 소자(도시하지 않음)를 덮도록 절연막, 예를 들면 실리콘산화막(101)이 형성되어 있다. 해당 소자에 전기적으로 접속되어 있는 예를 들면 텅스텐으로 이루어지는 배선층(도시하지 않음)과, 이것에 접속된 예를 들면 Cu로 이루어지는 배선층(102)이 형성되어 있다.
또한, 상기 실리콘산화막(101)상에는 배선층(102)을 덮도록 제 1 절연층(103)이 형성되어 있다. 상기 절연층(103)에는 패턴 형상인 예를 들면 홈부(104a) 및 홀부(104b)가 형성되어 있다. 상기 홈부(104a) 및 홀부(104b)에는 Cu에 의해 형성된, 트렌치배선과 비어배선으로 이루어지는 배선부(104)가 형성되고, 이것이 전술한 배선층(102)과 전기적으로 접속된 구성으로 되어 있다.
또한, 상기 제 1 절연층(103)과 상기 배선부(104)의 사이에는 해당 제 1 절연층(103)의 측에는 Cu 확산방지막(104A)이, 또 상기 배선부(104)의 측에는 Pd를 포함하는 밀착막(104B)이 형성되어 있다. 상기 Cu 확산방지막(104A)은 상기 배선부(104)로부터 상기 제 1 절연층(103)으로 Cu가 확산하는 것을 방지하는 기능을 갖는다. 또한, 상기 배선부(104) 및 상기 제 1 절연층(103)의 위를 덮도록 제 2 절연층(106)이 형성되어 있다. 본 실시예에서는 상기 제 2 절연층(106)에 본 발명에 의한 성막 방법을 적용하여, 밀착막 및 Cu 막을 형성하는 방법을 나타낸다. 또, 상기 배선부(104)와 상기 밀착막(104B)에 관해서도, 이하에 나타내는 실시예에 기재한 방법으로 마찬가지로 형성하는 것이 가능하다.
도 2b에 나타내는 공정에서는 상기 제 2 절연층(106)에, 패턴 형상, 예를 들면, 홈부(107a) 및 홀부(107b)를 예를 들면 드라이에칭법 등에 의해서 형성한다.
다음에 도 2c에 나타내는 공정에 있어서, 상기 홈부(107a) 및 상기 홀부(107b)의 내벽면을 따라 상기 제 2 절연층(106)상 및 상기 배선부(104)의 노출면에 Cu 확산방지막(107A)의 성막을 실행한다. 상기 Cu 확산방지막(107A)은 예를 들면 이 경우 TaN 막으로 이루어지고, 예를 들면 스퍼터법 등의 방법에 의해 형성하는 것이 가능하다.
다음에, 도 2d에 나타내는 공정에 있어서, 상기 홈부(107a) 및 상기 홀부(107b)의 내벽면을 따라서, 상기 Cu 확산방지막(107A)상에 예를 들면 스퍼터법 등의 PVD법에 의해, Pd를 포함하는 밀착막(107B)을 형성한다. 또한, 해당 밀착막(107B)은 Pd에 가하여, Cu를 포함하도록 해도 좋고, 해당 밀착막(107B)이 Pd와 Cu를 포함하면, 또한 해당 밀착막(107B)과 해당 밀착막(107B)상에 형성되는 후술하는 Cu 배선부와의 밀착성이 양호하게 된다.
또한, 해당 밀착막(107B)은 각종 성막 방법으로 형성하는 것이 가능하며, PVD법 이외에 CVD법, 피처리기판 상에 복수의 가스를 교대로 공급하는 방법(이러한 성막 방법을 ALD법, Atomic Layer Deposition법이라고 하는 경우도 있음) 등에 의해서 형성하는 것이 가능하다. 이러한 상기 밀착막(107B)을 형성하는 장치나 구체적인 성막 방법의 상세에 관해서는 도 3 이하에서 후술한다.
다음에 도 2e에 나타내는 공정에 있어서, Cu 막을 성막하고, 상기 홈부(107a) 및 상기 홀부(107b)를 포함하고, 상기 밀착막(107B)의 위에, 상기 홈부(107a) 및 상기 홀부(107b)를 매립하도록 해서, Cu로 이루어지는 배선부(107)를 형성한다. 또한, 해당 배선부(107)는 각종 성막 방법으로 형성하는 것이 가능하고, PVD법이나 CVD법, 피처리기판 상에 복수의 가스를 교대로 공급하는 방법(ALD 법), 혹은 도금법에 의해서, 또는 이들 중 어느 하나의 방법을 조합시키는 것에 의해 형성하는 것이 가능하다.
이 경우, 상기 밀착막(107B)상에, 우선 시드층으로 되는 Cu 막을 형성하고, 다음에 해당 시드층상에 Cu 막을 매설하도록 해서 형성하는 방법이 있다. 또한, 시드층을 형성하지 않고 Cu 막을 매설하도록 해서 형성하는 방법도 있다.
또한, 해당 시드층을 형성하는 방법으로서는 예를 들면 PVD법을 이용하는 것이 가능하고, 또한 CVD법을 이용한 경우에는 커버리지가 양호하여 바람직하며, 또한 피처리기판 상에 복수의 가스를 교대로 공급하는 방법(ALD법)을 이용한 경우에는 커버리지가 더욱 양호하게 되고, 더욱 바람직하다. 또한, 해당 시드층을 형성한 후에 Cu 막을 매설하도록 형성하는 방법으로서는 예를 들면, PVD법, CVD법, 피처리 기판 상에 복수의 가스를 교대로 공급하는 방법(ALD법) 이외에, 도금법을 이용하는 것도 가능하다. 또, 시드층을 형성하지 않고, Cu 막을 매설하도록 해서 형성하는 방법을 이용하는 경우, PVD법, CVD법, 피처리기판 상에 복수의 가스를 교대로 공급하는 방법(ALD 법) 중의 어느 하나의 방법을 이용하는 것이 가능하다.
종래는 Cu 확산방지막과 Cu 막의 밀착성이 나쁘다고 하는 문제가 있었지만, 본 실시예에서는 해당 문제를 해결하여, Cu로 이루어지는 배선부의 박리의 가능성이 낮고, 신뢰성이 높은 다층 배선 구조를 형성하는 것이 가능하게 되고, 신뢰성이 높은 반도체 장치를 형성하는 것이 가능해진다.
또, 본 공정의 후에, 또한 상기 제 2 절연층(106)의 상부에 제 2+n(n은 자연수)의 절연층을 형성하고, 각각의 절연층에 본 발명에 의한 성막 방법을 적용하여 Cu로 이루어지는 배선부 등을 형성하는 것이 가능하다.
또한, 본 실시예에서는 Cu 확산방지막에는 TaN으로 이루어지는 적층막을 이용하고 있지만, 이것에 한정되는 것은 아니며, 각종의 Cu 확산방지막을 이용하는 것이 가능하며, 예를 들면, Ta, TaN, TaCNx, W, WN, WCNx, TiN, TaSiN 및 TiSiN으로 이루어지는 군에서 선택되는 어느 하나의 재료를 포함하는 막이나, 또는 이들의 적층막 등을 조합해서 Cu 확산방지막으로서 이용하는 것이 가능하다. 이들 Cu 확산방지막을 이용한 경우에, 본 실시예에 의한 Pd를 포함하는 밀착막은 Cu 배선부와 해당 Cu 확산방지막의 밀착력을 양호하게 하는 효과를 얻는다.
또한, 상기 제 1 절연층(103) 또는 상기 제 2 절연층(106)에는 각종 재료를 이용하는 것이 가능하며, 예를 들면, 실리콘산화막(SiO2막), 불소첨가 실리콘산화막(SiOF막), SiCO막, 폴리머막 등의 유기 고분자막, 또는 이들 막을 다공질로 한 다공질막(porous막) 등을 이용하는 것이 가능하다.
다음에, 상기 밀착막(107B)을 성막하는 성막 장치의 예에 대해서, 도 3∼도 4에 의거하여 설명한다.
도 3은 본 실시예에 의한 밀착막을 성막하는 것이 가능한 성막 장치의 일예인 CVD 성막 장치(10)를 모식적으로 나타낸 도면이다.
도 3을 참조함에 있어서, CVD 성막 장치(10)는 예를 들면, 상부가 개구되고 대략 원통형상의 처리용기(11)와, 해당 처리용기(11)의 개구부를 막도록, 해당 처리용기(11)상에 설치된 예를 들면, 소위 샤워 헤드구조를 갖는 공급부(13)를 갖고 있다.
상기 처리용기(11)와 상기 공급부(13)에 의해서 구획되는 상기 처리용기(11) 내부의 공간인 처리공간(11A)의 바닥부에는 예를 들면 반도체웨이퍼 등의 피처리기판 W를 유지하는 유지대(12)가 설치되어 있다. 상기 유지대(12)는 예를 들면 히터 등의 가열수단(12A)을 갖고, 피처리기판을 가열하는 구조로 되어 있다.
상기 처리용기(11)의 바닥부에는 배기구(11B)에 접속된 예를 들면 진공펌프 등의 배기수단(14)이 설치되고, 상기 처리공간을 배기하는 것이 가능하게 구성되며, 상기 처리공간은 예를 들면 감압상태로 되도록 배기된다.
상기 공급부(13)에는 밸브(15A)가 부착된 공급라인(15)이 접속되고, 또한 해 당 공급라인(15)에는 밸브(16A)가 부착되며, 성막가스원(16B)에 접속된 성막가스 공급라인(16)과, 밸브(17A)가 부착되고, 환원가스원(17B)에 접속된 환원가스라인(17)이 각각 접속되어 있다.
예를 들면, 상기 처리공간(11A)에 성막가스를 공급하는 경우에는 상기 밸브(16A, 15A)를 개방하고, 상기 성막가스원(16B)에서 상기 공급부(13)를 거쳐서 성막가스를 공급한다. 마찬가지로, 상기 처리공간(11A)에 환원가스를 공급하는 경우에는 상기 밸브(17A, 15A)를 개방하고, 상기 환원가스원(17B)에서 상기 공급부(13)를 거쳐서 환원가스를 공급한다.
이렇게 해서 공급된 성막가스와 환원가스가, 가열된 피처리기판 상에서 반응하고, 해당 피처리기판 상에 밀착막을 형성하는 것이 가능해진다.
또한, 예를 들면, 상기 공급부(13)나 상기 유지대(12)에는 고주파전력이 인가되도록 해도 좋다.
예를 들면, 피처리기판 상의 Cu 확산방지막 상에 Pd를 포함하는 밀착막의 일예로서, 예를 들면, Pd막을 형성하는 경우, 상기 성막가스로서, Pd(Hfac)2, (C5H5)Pd(allyl) 및 Pd(allyl)2 중의 어느 하나, 또 예를 들면 환원가스로서는 H2를 이용하는 것이 가능하다. 또한, CVD성막 장치에서 이용하는 성막가스는 상온·상압에서는 액체의 것이나 고체의 것을 기화 또는 승화해서 이용하는 것이 가능하고, 이들 성막에 관한 원료를 프리커서(precursor)로 부르는 경우가 있다.
또한, 상기의 성막가스와 환원가스를 이용하여 형성된 Pd막은 약간의 불순물(예를 들면 약간의 유기물 등)을 포함하는 경우도 있지만, 이러한 경우도 포함시켜 본 실시예에서는 Pd막으로 정의하고 있다. 또한, 해당 Pd막에 필요에 따라서 각종 첨가물을 첨가하여 이용하는 것도 가능하다.
또한, 상기 CVD 성막 장치(10)의, 성막에 관한 동작은 도시를 생략하는 기억매체와 컴퓨터를 내장한 제어 장치(10S)에 의해, 제어된다. 예를 들면, 밸브(15A, 16A, l7A) 등의 개폐나, 상기 가열수단(12A)의 온도제어 등의 동작 등은 상기 제어 장치(10S)에 의해서 제어된다.
또한, 이러한 CVD 성막 장치는 예를 들면 Cu 확산방지막이나, Cu 막을 형성하는 경우에도 이용하는 것이 가능하다.
예를 들면, Cu 막을 형성하는 경우에는 성막가스로서, Cu(hfac)2, Cu(acac)2, Cu(dpm)2, Cu(dibm)2, Cu(ibpm)2, Cu(edmdd)2, Cu(hfac) TMVS 및 Cu(hfac) COD로 이루어지는 군에서 선택되는 어느 하나를 이용하는 것이 가능하다. 예를 들면 상기 CVD 장치(10)에서는 Cu 배선부를 형성하는 경우에, 시드층의 형성이나, 시드층 형성후의 매립에 이용하는 것이 가능하고 또는 시드층을 형성하지 않고 매립에 의해 Cu 배선부를 형성할 수도 있다.
다음에, 도 4에는 본 실시예에 의한 밀착막을 성막하는 것이 가능한 성막 장치의 일예인 ALD 성막 장치(20)를 모식적으로 나타낸다.
도 4를 참조함에 있어서, ALD 성막 장치(20)의 개략은 내부에 피처리기판 W 를 수납하는 처리용기(21)를 갖고, 해당 처리용기(21)내에 형성되는 처리공간(21A)의 피처리기판 상에 가스라인(24) 및 가스라인(29)을 거쳐서, 각각 성막가스 및 환원가스가 공급되는 구조로 되어 있다.
상기 처리공간(21A)에는 가스라인(24)과 가스라인(29)으로부터, 성막가스와 환원가스를 교대로 공급함으로써, 피처리기판의 반응표면에의 흡착을 경유해서 원자층·분자층에 가까운 레벨로 성막을 실행하고, 이들 공정을 반복하여, 소위 ALD법에 의해, 피처리기판 W상에 소정의 두께의 박막을 형성하는 것이 가능해지고 있다. 이러한 ALD법으로 형성된 막은 성막온도가 저온이면서, 불순물이 적어 고품질인 막질이 얻어짐과 동시에, 미세패턴에 성막함에 있어서는 양호한 커버리지 특성을 얻을 수 있다.
다음에, 해당 성막 장치(20)의 상세에 대해서 보면, 상기 처리용기(21)의 내부에는 대략 원판형상의 기판유지대(22)가 설치되고, 상기 기판유지대(22)의 중심에는 피처리기판인 반도체 피처리기판 W가 탑재된다. 상기 기판유지대(22)에는 예를 들면 히터로 이루어지는 가열수단(22A)이 내장되어 상기 피처리기판 W를 원하는 온도로 가열하는 것이 가능한 구조로 되어 있다.
상기 기판처리용기(21)내의 처리공간(21A)은 배기구(21B)에 접속되는 도시하지 않은 배기수단에 의해 진공배기되고, 상기 처리공간(21A)을 감압상태로 하는 것이 가능하다. 또한, 상기 피처리기판 W는 상기 처리용기(21)에 설치된 도시하지 않은 게이트밸브로부터 상기 처리용기(21)내로 반입 혹은 반출된다.
또한, 상기 처리용기(21)내에는 상기 기판유지대(22)에 대향하도록, 예를 들 면 니켈이나 알루미늄 등으로 이루어지는 대략 원통형상의 샤워 헤드부(23)가 설치되어 있고, 상기 샤워 헤드부(23)의 측벽면 및 해당 샤워 헤드부(23)와 상기 처리용기(21)의 사이에는 예를 들면 석영이나 SiN, AlN 등의 세라믹 등으로 이루어지는 인슐레이터(23A)가 마련되어 있다.
또한, 상기 샤워 헤드부(23)상의 상기 처리용기(21)의 벽면에는 개구부가 마련되고, 절연체로 이루어지는 인슐레이터(23B)가 설치되어 있다. 상기 인슐레이터(23B)에는 고주파 전원(32)에 접속된 도입선(32A)이 삽입 통과되고, 상기 도입선(32A)은 상기 샤워 헤드부(23)에 접속되어, 상기 도입선(32A)에 의해서 상기 샤워 헤드부(23)에는 고주파 전원이 인가되는 구조로 되어 있다.
또한, 상기 처리공간(21A)에, 성막가스를 공급하는 상기 가스라인(24)과, 상기 처리공간(21A)에 환원가스를 공급하는 가스라인(29)은 상기 샤워 헤드부(23)에 접속되고, 성막가스와 환원가스는 해당 샤워 헤드부(23)를 거쳐서 상기 처리공간(21A)에 공급되는 구조로 되어 있다. 또한, 상기 가스라인(24) 및 가스라인(29)에는 각각, 인슐레이터(24a 및 29a)가 삽입되어 있으며, 가스라인이 고주파전력으로부터 격절(隔絶)되는 구조로 되어 있다.
또한, 상기 가스라인(24)에는 해당 가스라인(24)에 성막가스를 공급하는 라인(26)과, 해당 가스라인(24)에, 예를 들면 퍼지가스 또는 캐리어가스 등을 공급하는 가스라인(25)이 접속되어 있다.
한편, 상기 가스라인(29)에는 해당 가스라인(29)에 환원가스를 공급하는 가스라인(30)과, 해당 가스라인(29)에 예를 들면 퍼지가스 등을 공급하는 가스라 인(31)이 접속되어 있다.
우선, 상기 가스라인(26)에 대해서 보면, 해당 가스라인(26)은 예를 들면, Pd(Hfac)2 등의, 원료(프리커서)(28A)가 유지된 원료용기(28)에 접속되어 있고, 또 상기 가스라인(26)에는 예를 들면 액체질량 유량 콘트롤러(26D)와, 기화기(26C), 밸브(26A), 밸브(26B)가 설치되어 있다. 해당 원료용기(28)에는 밸브(27A)가 부착된 가스라인(27)이 접속되고, 예를 들면 He 등의 불활성가스를 상기 원료용기(28)에 도입하고, 원료(28A)를 상기 가스라인(26)측으로 압출할 수 있도록 되어 있다. 상기 라인(26)에 공급된 예를 들면 액체로 이루어지는 원료는 상기 액체질량 유량 콘트롤러(26D)에 의해서 유량이 제어되며, 또한 상기 기화기(26C)에 의해서 기화되고, 성막가스로 된다.
또한, 상기 가스라인(25)에는 질량유량 콘트롤러(25C)와, 밸브(25A, 25B)가 부착되며, 도시를 생략하는 예를 들면 Ar 등의 가스공급원에 접속되어 있다. 상기 가스라인(24)으로부터는 상기 가스라인(25)으로부터 공급되는 Ar 등의 캐리어가스와 함께, 상기 가스라인(26)으로부터 공급되는 성막가스가 상기 샤워 헤드부(23)를 거쳐서 상기 처리공간(21A)에 공급되는 구조로 되어 있다.
한편, 상기 가스라인(29)에 접속된 상기 가스라인(30)에는 도시를 생략하는 환원가스인 예를 들면 H2가스의 공급원이 접속되고, 질량유량 콘트롤러(30C)와, 밸브(30A, 30B)가 부착되며, 상기 가스라인(29)에 공급되는 환원가스의 유량이 제어되는 구조로 되어 있다.
또한, 상기 가스라인(29)에 퍼지가스를 공급하기 위한 상기 가스라인(31)에는 퍼지가스인 예를 들면 Ar 가스의 공급원이 접속되고, 질량유량 콘트롤러(31C)와, 밸브(31A, 31B)가 부착되어, 공급되는 퍼지가스의 유량이 제어되는 구조로 되어 있다.
또한, 피처리기판 상의 Cu 확산방지막 상에 형성되는 밀착막의 일예로서, 예를 들면 Pd막을 형성하는 경우, 상기 성막가스로서, Pd(hfac)2, (C5H5) Pd(allyl) 및 Pd(allyl)2 중의 어느 하나, 또 예를 들면 환원가스로서는 H2를 이용하는 것이 가능하다. 또한 ALD 성막 장치에서 이용하는 성막가스는 상온·상압에서는 액체의 것이나 고체의 것을 기화 또는 승화해서 이용하는 것이 가능하고, 이들 성막에 대한 원료를 프리커서로 부르는 경우가 있다. 이 경우, 필요에 따라서 프리커서를 기화 또는 승화해서 이용하면 좋다.
또한, 이러한 ALD 성막 장치는 예를 들면 Cu 확산방지막이나, Cu 막을 형성하는 경우에도 이용하는 것이 가능하다.
예를 들면, Cu 막을 형성하는 경우에는 성막가스로서, Cu(hfac)2, Cu(acac)2, Cu(dpm)2, Cu(dibm)2, Cu(ibpm)2, Cu(edmdd)2, Cu(hfac) TMVS 및 Cu(hfac) COD로 이루어지는 군에서 선택되는 어느 하나를 이용하는 것이 가능하다. 예를 들면 상기 성막 장치(20)에서는 Cu 배선부를 형성하는 경우에, 시드층을 형성하는 것이나, 또는 시드층을 형성하지 않고 매립에 의해 Cu 배선부를 형성하는 것이 가능하다.
또한, 상기 성막 장치(20)의, 성막에 관한 동작은 기억매체와, 컴퓨터(CPU)를 내장한 제어 장치(20S)에 의해 제어된다. 예를 들면, 밸브(25A, 25B, 26A, 26B, 27A, 30A, 30B, 31A, 31B)의 개폐나, 상기 가열수단(22A)의 온도제어나 상기 고주파 전원(32)의 동작 등은 상기 제어 장치(20S)에 의해서 제어된다. 또한, 상기 제어 장치(20S)의 동작은 기억매체에 기억된 프로그램에 의해 실행되는 구조로 되어 있다.
도 5는 상기 제어 장치(20S)의 구조를 모식적으로 나타낸 도면이다. 도 5를 참조함에 있어서, 상기 제어 장치(20S)는 CPU(컴퓨터) C와, 메모리 M, 예를 들면 하드 디스크 등의 기억매체 H, 분리 가능한 기억매체인 기억매체 R 및 네트워크 접속수단 N을 갖고, 또한 이들이 접속되는 버스 Bu를 갖고 있으며, 해당 버스 Bu는 예를 들면 밸브나 가열수단과 접속되는 구조로 되어 있다. 상기 기억매체 H에는 성막 장치를 동작시키는 프로그램이 기록되어 있지만, 해당 프로그램은 예를 들면 기억매체 R, 또는 네트워크 접속수단 NT를 거쳐서 입력하는 것도 가능하다.
예를 들면, 상기 ALD 성막 장치(20)를 이용해서, 밀착막이나 Cu 막 등의 성막을 실행하는 경우에는 상기 기억매체 H에 기록된 프로그램(이것을 레시피라고 부르는 경우가 있음)에 의해서 상기 제어 장치(20S)가 ALD 성막 장치(20)를, 이하에 나타내는 바와 같이 동작시킨다.
예를 들면, 상기 ALD 성막 장치(20)에 의해서, 밀착막을 형성하는 경우의 구체적인 동작을 나타내는 흐름도를 도 6 및 도 7에 나타낸다.
우선, 도 6을 참조함에 있어서, 성막처리가 시작되면, 스텝 100에 있어서, 상기 밸브(25A, 25B, 26A, 26B, 27A)가 개방되고, 기화한 상기 원료(28A)가 상기 가스라인(25)으로부터 공급되는 Ar과 함께, 상기 가스라인(24)을 거쳐서, 상기 처리공간(21A)에 공급된다.
본 스텝에 있어서, 성막가스인 예를 들면 Pd(hfac)2가 피처리기상에 공급됨으로써, 피처리기판 상에 상기 성막가스가 흡착된다.
다음에, 스텝 200에서, 상기 밸브(25A, 25B, 26A, 26B, 27A)를 닫고 상기 처리공간(21A)에의 성막가스의 공급을 정지시켜, 상기 피처리기판 상에 흡착되어 있지 않은 미흡착으로 상기 처리공간(21A)에 잔류하고 있던 성막가스를 상기 배기구(21B)로부터 상기 처리용기(21)의 외부로 배출한다. 이 경우, 상기 밸브(25A, 25B) 및 상기 밸브(31A, 31B)를 개방하여, 각각 상기 가스라인(24) 및 가스라인(29)으로부터 퍼지가스로서 Ar을 도입하여, 상기 처리공간(21A)을 퍼지해도 좋다. 이 경우, 신속하게 잔류한 성막가스가 처리공간으로부터 배출된다. 소정 시간의 퍼지가 종료한 후, 상기 밸브(25A, 25B) 및 상기 밸브(31A, 31B)를 닫는다.
다음에, 스텝300에 있어서, 상기 밸브(30A, 30B)를 개방하고, 상기 질량유량 콘트롤러(30C)에서 유량을 제어함으로써, 환원가스인 H2가스가 상기 가스라인(29)으로부터 상기 처리공간(21A)에 공급되고, 피처리기판 W상에 흡착되어 있는 상기 성막가스(Pd(hfac)2)와 반응하고, 예를 들면 피처리기판 상에 형성된 Cu 확산방지막 상에 Pd막이 형성된다.
다음에, 스텝400에서, 상기 밸브(30A, 30B)를 닫고 상기 처리공간(21A)에의 환원가스의 공급을 정지시켜, 상기 피처리기판 상의 상기 성막가스와 반응하고 있지 않은 상기 처리공간(21A)에 잔류하고 있던 환원가스를 상기 배기구(21B)로부터 상기 처리용기(21A)의 외부로 배출한다. 이 경우, 상기 밸브(25A, 25B) 및 상기 밸브(31A, 31B)를 개방해서, 각각 상기 가스라인(24) 및 가스라인(29)으로부터 퍼지가스로서 Ar을 도입하고, 상기 처리공간(21A)을 퍼지해도 좋다. 이 경우, 신속하게 잔류한 환원가스나, 또는 부생성물 등이 처리공간으로부터 배출된다. 소정 시간의 퍼지가 종료한 후, 상기 밸브(25A, 25B) 및 상기 밸브(31A, 31B)를 닫는다.
다음에, 스텝 500에 있어서는 피처리기판 상에 필요한 막두께의 박막을 형성하기 위해, 필요에 따라서 성막공정을 재차 스텝 100으로 되돌리고, 원하는 막두께로 될 때까지 스텝 100∼400으로 이루어지는 소위 ALD법에 의한 성막공정인 공정을 반복한 후에, 성막을 종료한다.
이러한 ALD법에 의해서 형성된 막은 막중 불순물이 적어 막질이 양호하며, 또한 패턴 형상으로 성막하는 경우의 커버리지가 양호한 특징을 갖고 있다.
또한, 상기의 도 6에 나타낸 성막 방법은 도 7에 나타내는 바와 같이 변경하는 것도 가능하다. 도 7은 도 6에 나타낸 성막 방법의 변경예를 나타낸 흐름도이다. 단, 도면 중, 먼저 설명한 부분에는 동일한 참조부호를 붙이고, 설명을 생략한다.
도 7을 참조함에 있어서, 본 도면에 나타내는 성막 방법에서는 도 6의 스텝 300에 상당하는 스텝 300A에 있어서, 스텝 300에서 실행되는 동작에 가해서 또한, 상기 고주파 전원(32)으로부터 상기 샤워 헤드부(23)에 고주파전력을 인가하고, 상 기 처리공간(21A)에서 플라즈마 여기를 실행하고 있다. 이 경우, 상기 처리공간의 H2가 해리되어, H+/H*(수소이온과 수소래디컬)로 되기 때문에, 피처리기판 W상에 흡착되어 있는 상기 성막가스(Pd(hfac)2)와의 반응이 촉진되어, 효율좋게 Pd막을 형성하는 것이 가능해진다. 이와 같이, 필요에 따라서 상기 고주파전력(32)으로부터 고주파전력을 인가하고, 처리공간에 플라즈마를 여기함으로써 가스가 해리되도록 해도 좋다.
다음에, 본 실시예에 의한 성막 방법을 이용하여, Cu 확산방지막 상에 Cu 막을 형성한 경우의 SEM(주사형 전자 현미경) 사진을 나타낸다.
도 8a는 실리콘산화막(SiO2막)상에 Cu 확산방지막인 TaN 막을 형성하고, 해당 TaN 막상에 본 실시예에 의한 성막 방법을 이용하여, 프리커서에 Pd(hfac)2를 이용하여 밀착막인 Pd막을 형성하고, 해당 밀착막 상에 Cu 막을 형성한 경우의 단면 SEM 사진이고, 도 8b는 도 8a에 나타내는 구조를 경사 방향(Cu 막측)에서 본 SEM 사진이다.
도 8a, 도 8b를 참조함에 있어서, Cu 확산방지막 상에 박리나 응집이 억제되어, 양호하게 Cu 막이 형성되어 있는 상태를 알 수 있다.
또한, 도 9a는 실리콘 산화막상에 Cu 확산방지막인 Ta/TaN 막을 형성하고, 해당 Ta/TaN 막상에 Cu 막을 형성한 경우의 즉 밀착막을 형성하지 않은 경우의 단면 SEM 사진이고, 도 9b는 도 9a에 나타내는 구조를 경사 방향(Cu 막측)에서 본 SEM 사진이다.
도 9a, 도 9b를 참조함에 있어서, Cu 확산방지막 상에 밀착막이 형성되어 있지 않은 경우에는 예를 들면 해당 SEM 사진에서 보여지는 바와 같이 Cu의 응집이 생기는 경우가 있으며, 또한 Cu 확산방지막과 Cu 막의 밀착성을 확보하는 것이 곤란한 것을 알 수 있다. 또한, 이 경우에는 일렉트로마이그레이션 내성에 문제가 생기는 경우가 있다.
또한, 도 10a는 실리콘 산화막상에 Cu 확산방지막인 TaN 막을 형성하고, 해당 TaN 막상에 Ru막을 형성하고, 해당 Ru막상에 Cu 막을 형성한 경우의 단면 SEM 사진이며, 도 10b는 도 10a에 나타내는 구조를 경사 방향(Cu 막측)에서 본 SEM 사진이다.
도 10a, 도 10b를 참조함에 있어서, Cu 확산방지막 상에 Ru막이 형성되고, 해당 Ru막상에 Cu 막이 형성되어 있는 경우, 밀착막이 형성되어 있지 않은 경우에 비해 Cu의 응집이 개선되어 있지만 그 효과는 충분하지 않으며, 응집에 의해 섬형상으로 형성된 Cu가 관찰되고, 이러한 상태에서는 Cu 확산방지막과 Cu 막의 밀착성을 확보하는 것이 곤란한 것을 용이하게 추측할 수 있다. 또한, 이와 같이 형성된 Cu 막의 경우, 일렉트로마이그레이션 내성에 문제가 발생할 가능성이 있다.
상기의 도 8a, 도 8b, 도 9a, 도 9b, 도 10a 및 도 10b로부터 알 수 있는 바와 같이, 본 실시예에 의한 성막 방법에 의해서 Pd를 포함하는 밀착막을 형성하는 것에 의해, Cu 확산방지막에 Cu 막을 형성하는 경우의 Cu의 응집이 억제되고, 그 때문에 Cu 막과 Cu 확산방지막의 밀착성이 양호하게 되는 효과를 얻는 것을 알 수 있다. 또한, 이 경우, 일렉트로마이그레이션이나 스트레스 마이그레이션에 대한 내 성도 개선된다고 추찰된다.
이상, 본 발명을 바람직한 실시예에 대해서 설명했지만, 본 발명은 상기의 특정한 실시예에 한정되는 것은 아니며, 특허청구의 범위에 기재한 요지내에서 여러가지 변형·변경이 가능하다.
본 발명에 따르면, 반도체 장치의 Cu 확산방지막과 Cu 배선과의 밀착력을 양호하게 하는 것이 가능하게 되고, 반도체 장치의 신뢰성을 양호하게 하는 것이 가능해진다.
도 1은 실시예 1에 의한 성막 방법을 나타내는 흐름도.
도 2는 실시예 1에 의한 반도체 장치의 제조 방법을 순서대로 나타낸 도면.
도 2b는 실시예 1에 의한 반도체 장치의 제조 방법을 순서대로 나타낸 도면.
도 2c는 실시예 1에 의한 반도체 장치의 제조 방법을 순서대로 나타낸 도면.
도 2d는 실시예 1에 의한 반도체 장치의 제조 방법을 순서대로 나타낸 도면.
도 2e는 실시예 1에 의한 반도체 장치의 제조 방법을 순서대로 나타낸 도면.
도 3은 실시예 1에 의한 성막 방법을 실시 가능한 CVD 성막 장치의 일예를 나타내는 도면.
도 4는 실시예 1에 의한 성막 방법을 실시가능한 ALD 성막 장치의 일예를 나타내는 도면.
도 5는 도 4의 장치에 이용하는 제어 장치의 구성을 모식적으로 나타낸 도면.
도 6은 도 4의 장치를 이용하여 성막을 실행하는 방법을 나타내는 흐름도.
도 7은 도 4의 장치를 이용하여 성막을 실행하는 방법을 나타내는 흐름도.
도 8a는 Cu 확산방지막 상에 Cu 막을 형성한 상태를 나타내는 SEM 사진.
도 8b는 Cu 확산방지막 상에 Cu 막을 형성한 상태를 나타내는 SEM 사진.
도 9a는 Cu 확산방지막 상에 Cu 막을 형성한 상태를 나타내는 SEM 사진.
도 9b는 Cu 확산방지막 상에 Cu 막을 형성한 상태를 나타내는 SEM 사진.
도 10a는 Cu 확산방지막 상에 Cu 막을 형성한 상태를 나타내는 SEM 사진.
도 10b는 Cu 확산방지막 상에 Cu 막을 형성한 상태를 나타내는 SEM 사진.
(부호의 설명)
10 CVD 성막 장치
20 ALD 성막 장치
11, 21 처리용기
12, 22 유지대
12A, 22A 가열수단
13 공급부
13A 가스 구멍
23 샤워 헤드부
23A, 23B, 24a, 29a 인슐레이터
28 원료용기
28A 원료
32 고주파 전원
10S, 20S 제어 장치
HDl, HD2 기록매체
15, 16, 17, 24, 25, 26, 27, 29, 30, 31 라인
15A, 16A, 17A, 25A, 25B, 26A, 26B, 27A, 30A, 30B, 31A, 31B 밸브
25C, 26D, 30C, 31C 질량 유량 콘트롤러
26C 기화기
101 실리콘 산화막
102 배선층
103, 106 절연층
104, 107 배선부
104a, 107a 홈부
104b, 107b 홀부
104A, 107A Cu 확산방지막
104B, 107B 밀착막

Claims (23)

  1. 피처리기판 상에 Cu 막을 성막하는 성막 방법으로서,
    상기 피처리기판 상에 형성된 Cu 확산방지막 상에 밀착막을 형성하는 제 1 공정과,
    상기 밀착막 상에 상기 Cu 막을 성막하는 제 2 공정을 갖고,
    상기 밀착막은 Pd를 포함하고, 성막가스와 환원가스를 이용한 CVD법에 의해 성막되고,
    상기 제 1 공정은
    상기 피처리기판 상에 성막가스를 공급하는 성막가스 공정과,
    상기 피처리기판 상으로부터 해당 성막가스를 제거하는 성막가스 제거 공정과,
    상기 피처리기판 상에 환원가스를 공급하는 환원가스 공정과,
    상기 피처리기판 상으로부터 해당 환원가스를 제거하는 환원가스 제거 공정을 갖는 것을 특징으로 하는
    성막 방법.
  2. Cu 배선부를 갖는 반도체 장치의 제조 방법으로서,
    피처리기판 상의 절연층에 형성된 패턴 형상을 따라서 형성된 Cu 확산방지막 상에 밀착막을 형성하는 제 1 공정과,
    상기 밀착막 상에 상기 Cu 배선부를 형성하는 제 2 공정을 갖고,
    상기 밀착막은 Pd를 포함하고, 성막가스와 환원가스를 이용한 CVD법에 의해 성막되고,
    상기 제 1 공정은
    상기 피처리기판 상에 성막가스를 공급하는 성막가스 공정과,
    상기 피처리기판 상으로부터 해당 성막가스를 제거하는 성막가스 제거 공정과,
    상기 피처리기판 상에 환원가스를 공급하는 환원가스 공정과,
    상기 피처리기판 상으로부터 해당 환원가스를 제거하는 환원가스 제거 공정을 갖는 것을 특징으로 하는
    반도체 장치의 제조 방법.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 밀착막은 Cu를 포함하는 것을 특징으로 하는
    성막 방법.
  5. 제 1 항에 있어서,
    상기 Cu 확산방지막은 상기 피처리기판 상에 형성된 절연막을 덮도록 형성되어 있는 것을 특징으로 하는
    성막 방법.
  6. 제 5 항에 있어서,
    상기 절연막에는 패턴 형상이 형성되어 있고, 상기 Cu 확산방지막은 해당 패턴 형상을 따라서 형성되어 있는 것을 특징으로 하는
    성막 방법.
  7. 제 1 항에 있어서,
    상기 성막가스는 Pd(hfac)2, (C5H5)Pd(allyl) 및 Pd(allyl)2 중의 어느 하나인 것을 특징으로 하는
    성막 방법.
  8. 제 1 항에 있어서,
    상기 환원가스는 플라즈마 여기하여 이용되는 것을 특징으로 하는
    성막 방법.
  9. 제 1 항에 있어서,
    상기 제 2 공정은
    상기 피처리기판 상에 Cu 성막가스를 공급하는 Cu 성막가스 공정과,
    상기 피처리기판 상으로부터 해당 Cu 성막가스를 제거하는 Cu 성막가스 제거 공정과,
    상기 피처리기판 상에 Cu 환원가스를 공급하는 Cu 환원가스 공정과,
    상기 피처리기판 상으로부터 해당 Cu 환원가스를 제거하는 Cu 환원가스 제거 공정을 갖는 것을 특징으로 하는
    성막 방법.
  10. 제 9 항에 있어서,
    상기 Cu 성막가스는 Cu(hfac)2, Cu(acac)2, Cu(dpm)2, Cu(dibm)2, Cu(ibpm)2, Cu(edmdd)2, Cu(hfac)TMVS 및 Cu(hfac)COD로 이루어지는 군에서 선택되는 것을 특징으로 하는
    성막 방법.
  11. 제 9 항에 있어서,
    상기 Cu 환원가스는 플라즈마 여기하여 이용되는 것을 특징으로 하는
    성막 방법.
  12. 제 2 항에 있어서,
    상기 밀착막은 Cu를 포함하는 것을 특징으로 하는
    반도체 장치의 제조 방법.
  13. 제 2 항에 있어서,
    상기 성막가스는 Pd(hfac)2, (C5H5)Pd(allyl) 및 Pd(allyl)2 중의 어느 하나인 것을 특징으로 하는
    반도체 장치의 제조 방법.
  14. 제 2 항에 있어서,
    상기 환원가스는 플라즈마 여기하여 이용되는 것을 특징으로 하는
    반도체 장치의 제조 방법.
  15. 제 2 항에 있어서,
    상기 제 2 공정은
    상기 피처리기판 상에 Cu 성막가스를 공급하는 Cu 성막가스 공정과,
    상기 피처리기판 상으로부터 해당 Cu 성막가스를 제거하는 Cu 성막가스 제거 공정과,
    상기 피처리기판 상에 Cu 환원가스를 공급하는 Cu 환원가스 공정과,
    상기 피처리기판 상으로부터 해당 Cu 환원가스를 제거하는 Cu 환원가스 제거 공정을 갖는 것을 특징으로 하는
    반도체 장치의 제조 방법.
  16. 제 15 항에 있어서,
    상기 Cu 성막가스는 Cu(hfac)2, Cu(acac)2, Cu(dpm)2, Cu(dibm)2, Cu(ibpm)2, Cu(edmdd)2, Cu(hfac)TMVS 및 Cu(hfac)COD로 이루어지는 군에서 선택되는 것을 특징으로 하는
    반도체 장치의 제조 방법.
  17. 제 15 항에 있어서,
    상기 Cu 환원가스는 플라즈마 여기하여 이용되는 것을 특징으로 하는
    반도체 장치의 제조 방법.
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
KR1020087027067A 2004-10-27 2005-10-03 성막 방법, 반도체 장치의 제조 방법, 반도체 장치, 프로그램 및 기록매체 KR100922905B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-312497 2004-10-27
JP2004312497A JP2006128288A (ja) 2004-10-27 2004-10-27 成膜方法、半導体装置の製造方法、半導体装置、プログラムおよび記録媒体

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020077009588A Division KR100889401B1 (ko) 2004-10-27 2005-10-03 성막 방법, 반도체 장치의 제조 방법, 반도체 장치,프로그램 및 기록매체

Publications (2)

Publication Number Publication Date
KR20080106373A KR20080106373A (ko) 2008-12-04
KR100922905B1 true KR100922905B1 (ko) 2009-10-22

Family

ID=36227632

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020087027067A KR100922905B1 (ko) 2004-10-27 2005-10-03 성막 방법, 반도체 장치의 제조 방법, 반도체 장치, 프로그램 및 기록매체
KR1020077009588A KR100889401B1 (ko) 2004-10-27 2005-10-03 성막 방법, 반도체 장치의 제조 방법, 반도체 장치,프로그램 및 기록매체

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020077009588A KR100889401B1 (ko) 2004-10-27 2005-10-03 성막 방법, 반도체 장치의 제조 방법, 반도체 장치,프로그램 및 기록매체

Country Status (5)

Country Link
US (1) US7846839B2 (ko)
JP (1) JP2006128288A (ko)
KR (2) KR100922905B1 (ko)
CN (1) CN100477119C (ko)
WO (1) WO2006046386A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008013848A (ja) * 2006-06-08 2008-01-24 Tokyo Electron Ltd 成膜装置及び成膜方法
US7435484B2 (en) * 2006-09-01 2008-10-14 Asm Japan K.K. Ruthenium thin film-formed structure
US7776740B2 (en) 2008-01-22 2010-08-17 Tokyo Electron Limited Method for integrating selective low-temperature ruthenium deposition into copper metallization of a semiconductor device
US8247030B2 (en) * 2008-03-07 2012-08-21 Tokyo Electron Limited Void-free copper filling of recessed features using a smooth non-agglomerated copper seed layer
KR102628795B1 (ko) * 2018-07-30 2024-01-25 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000260865A (ja) 1999-03-08 2000-09-22 Tori Chemical Kenkyusho:Kk 配線膜形成方法及び配線膜構造
JP2001023989A (ja) 1999-03-09 2001-01-26 Applied Materials Inc 化学気相堆積により堆積した銅の密着性を高める方法
JP2002203859A (ja) * 2000-11-02 2002-07-19 Ebara Corp 配線形成方法及び半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5306666A (en) * 1992-07-24 1994-04-26 Nippon Steel Corporation Process for forming a thin metal film by chemical vapor deposition
US6249055B1 (en) * 1998-02-03 2001-06-19 Advanced Micro Devices, Inc. Self-encapsulated copper metallization
KR100845541B1 (ko) * 1999-11-02 2008-07-10 유니버시티 오브 매사츄세츠 패턴 기판 및 무패턴 기판 상에 금속 및 금속 합금 필름형성용 화학적 유체 석출
KR100358952B1 (ko) * 2000-04-06 2002-10-31 주식회사 에버테크 화학기상증착 장치 및 그 방법
JP4083968B2 (ja) * 2000-11-02 2008-04-30 株式会社東芝 半導体装置の製造方法
TW523870B (en) 2000-11-02 2003-03-11 Ebara Corp Method for forming interconnects and semiconductor device
KR100805843B1 (ko) * 2001-12-28 2008-02-21 에이에스엠지니텍코리아 주식회사 구리 배선 형성방법, 그에 따라 제조된 반도체 소자 및구리 배선 형성 시스템
JP4007822B2 (ja) * 2002-02-14 2007-11-14 富士通株式会社 配線構造の形成方法
US6911229B2 (en) * 2002-08-09 2005-06-28 International Business Machines Corporation Structure comprising an interlayer of palladium and/or platinum and method for fabrication thereof
JP2004193499A (ja) 2002-12-13 2004-07-08 Applied Materials Inc 半導体装置、その製造方法、及びその製造装置
GB2417132B (en) * 2003-01-23 2007-04-04 Advanced Micro Devices Inc Method of forming a metal layer over a patterned dielectric by electroless deposition using a catalyst

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000260865A (ja) 1999-03-08 2000-09-22 Tori Chemical Kenkyusho:Kk 配線膜形成方法及び配線膜構造
JP2001023989A (ja) 1999-03-09 2001-01-26 Applied Materials Inc 化学気相堆積により堆積した銅の密着性を高める方法
JP2002203859A (ja) * 2000-11-02 2002-07-19 Ebara Corp 配線形成方法及び半導体装置

Also Published As

Publication number Publication date
KR20080106373A (ko) 2008-12-04
CN101065836A (zh) 2007-10-31
CN100477119C (zh) 2009-04-08
KR100889401B1 (ko) 2009-03-20
US7846839B2 (en) 2010-12-07
US20090032950A1 (en) 2009-02-05
WO2006046386A1 (ja) 2006-05-04
JP2006128288A (ja) 2006-05-18
KR20070058667A (ko) 2007-06-08

Similar Documents

Publication Publication Date Title
JP4503356B2 (ja) 基板処理方法および半導体装置の製造方法
JP5683038B2 (ja) 成膜方法
US6554914B1 (en) Passivation of copper in dual damascene metalization
TWI333234B (en) Integration of ald/cvd barriers with porous low k materials
JP2008244298A (ja) 金属膜の成膜方法、多層配線構造の形成方法、半導体装置の製造方法、成膜装置
TWI827553B (zh) 用於內連線的釕金屬特徵部填補
JP2014099627A (ja) 金属堆積のために基板表面を調整する方法および統合システム
KR101882991B1 (ko) 루테늄막의 성막 방법, 성막 장치 및 반도체 장치의 제조 방법
US20180144973A1 (en) Electromigration Improvement Using Tungsten For Selective Cobalt Deposition On Copper Surfaces
JP2019062142A (ja) 選択成膜方法および半導体装置の製造方法
KR100922905B1 (ko) 성막 방법, 반도체 장치의 제조 방법, 반도체 장치, 프로그램 및 기록매체
TWI609095B (zh) 用於氮化錳整合之方法
JP2002329682A (ja) Ｃｕ薄膜作製方法
JP2010232538A (ja) 半導体装置とその製造方法
KR100639458B1 (ko) ＴａＳＩＮ막을 사용한 확산 방지막 형성 방법 및 이를이용한 금속 배선 형성 방법
US20240006235A1 (en) Composite barrier layers
US20230070489A1 (en) Doped tantalum-containing barrier films
KR100503965B1 (ko) 반도체 소자의 확산 방지막 형성 방법
WO2023033901A1 (en) Method of forming a metal liner for interconnect structures
JP2006024667A (ja) 半導体装置の製造方法
JP2006147895A (ja) 半導体装置の製造方法
JP2006024666A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120924

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee