KR102628795B1 - 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치 - Google Patents

표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR102628795B1
KR102628795B1 KR1020180088429A KR20180088429A KR102628795B1 KR 102628795 B1 KR102628795 B1 KR 102628795B1 KR 1020180088429 A KR1020180088429 A KR 1020180088429A KR 20180088429 A KR20180088429 A KR 20180088429A KR 102628795 B1 KR102628795 B1 KR 102628795B1
Authority
KR
South Korea
Prior art keywords
layer
metal
metal oxide
metal layer
display substrate
Prior art date
Application number
KR1020180088429A
Other languages
English (en)
Other versions
KR20200013817A (ko
Inventor
신현억
박홍식
손상우
김상갑
백경민
신상원
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020180088429A priority Critical patent/KR102628795B1/ko
Priority to PCT/KR2019/003692 priority patent/WO2020027402A1/ko
Priority to US17/264,255 priority patent/US20210296364A1/en
Priority to CN201980049768.9A priority patent/CN112514103A/zh
Publication of KR20200013817A publication Critical patent/KR20200013817A/ko
Application granted granted Critical
Publication of KR102628795B1 publication Critical patent/KR102628795B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • H10K50/805Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/80Constructional details
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 기판은 기판 및 기판 상에 배치되는 배선을 포함할 수 있다. 배선은 탄탈럼(Ta), 나이오븀(Nb) 및 타이타늄(Ti) 중에서 적어도 하나의 산화물을 포함하는 금속 산화물층 및 금속 산화물층 상에 배치되고 구리(Cu)를 포함하는 금속층을 포함할 수 있다. 금속 산화물층의 두께는 약 30Å 내지 약 50Å일 수 있다.

Description

표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치{DISPLAY SUBSTRATE, METHOD OF MANUFACTURING THE SAME, AND DISPLAY DEVICE INCLUDING THE SAME}
본 발명은 표시 장치에 관한 것이다. 보다 상세하게는, 본 발명은 배선을 포함하는 표시 기판, 상기 표시 기판의 제조 방법 및 상기 표시 기판을 포함하는 유기 발광 표시 장치에 관한 것이다.
일반적으로, 박막 트랜지스터(thin film transistor, TFT)는 액정 표시 장치(liquid crystal display, LCD), 유기 발광 표시 장치(organic light emitting display, OLED) 등의 평판 표시 장치에서 각 화소를 독립적으로 구동하기 위한 스위칭 소자로 사용될 수 있다. 박막 트랜지스터를 포함하는 표시 기판은 박막 트랜지스터와 이에 연결되는 화소 전극 외에도, 박막 트랜지스터에 게이트 신호를 전달하는 게이트선, 데이터 전압을 전달하는 데이터선 등의 여러 배선들을 포함할 수 있다.
이러한 표시 기판을 포함하는 표시 장치의 면적이 점점 대형화되는 추세에 따라 배선의 길이가 점점 길어질 수 있고, 이에 따라, 낮은 저항을 가지는 재료로 배선을 형성할 필요가 있다. 배선의 전송 속도를 증가시키기 위하여 상대적으로 낮은 저항을 가지는 구리(Cu) 등이 배선의 재료로서 이용될 수 있다.
그러나, 배선의 재료로서 구리를 이용하는 경우, 구리막과 기판 사이의 접착성이 좋지 않아 구리막이 벗겨지기 쉽고, 이에 따라, 게이트선의 불량이 발생할 수 있다. 한편, 구리막과 기판 사이의 접착성을 높이기 위하여 구리막과 기판 사이에 타이타늄(Ti)막을 형성하는 경우에, 표시 기판의 제조 공정 중의 고온 공정에서 구리가 타이타늄막으로 확산(diffusion)되어 배선의 저항이 증가할 수 있다.
본 발명의 일 목적은 상대적으로 낮은 저항의 배선을 포함하는 표시 기판을 제공하는 것이다.
본 발명의 다른 목적은 표시 기판의 제조 공정에서 배선의 저항 증가를 방지하는 것이다.
다만, 본 발명의 목적이 이와 같은 목적들에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
전술한 본 발명의 일 목적을 달성하기 위하여, 실시예들에 따른 표시 기판은 기판 및 상기 기판 상에 배치되는 배선을 포함할 수 있다. 상기 배선은 탄탈럼(Ta), 나이오븀(Nb) 및 타이타늄(Ti) 중에서 적어도 하나의 산화물을 포함하는 금속 산화물층 및 상기 금속 산화물층 상에 배치되고 구리(Cu)를 포함하는 금속층을 포함할 수 있다. 상기 금속 산화물층의 두께는 약 30 옹스트롬(Å) 내지 약 50Å일 수 있다.
일 실시예에 있어서, 상기 금속 산화물층의 측면은 상기 금속층의 측면으로부터 연속적으로 이어질 수 있다.
일 실시예에 있어서, 상기 금속층은 상기 금속 산화물층 상에 직접 배치될 수 있다.
일 실시예에 있어서, 상기 배선은 상기 금속 산화물층과 상기 금속층 사이에 배치되는 금속간 화합물층을 더 포함할 수 있다.
일 실시예에 있어서, 상기 금속간 화합물층의 두께는 약 30Å 이하일 수 있다.
일 실시예에 있어서, 상기 금속간 화합물층은 탄탈럼, 나이오븀 및 타이타늄 중에서 적어도 하나와 구리의 금속간 화합물을 포함할 수 있다.
일 실시예에 있어서, 상기 금속 산화물층의 측면, 상기 금속간 화합물층의 측면 및 상기 금속층의 측면은 연속적으로 이어질 수 있다.
일 실시예에 있어서, 상기 금속층의 두께는 약 500Å 내지 약 5000Å일 수 있다.
일 실시예에 있어서, 상기 기판은 실리콘 산화물(SiOx)을 포함할 수 있다.
전술한 본 발명의 다른 목적을 달성하기 위하여, 실시예들에 따른 표시 기판의 제조 방법은 기판 상에 탄탈럼(Ta), 나이오븀(Nb) 및 타이타늄(Ti) 중에서 적어도 하나를 포함하는 제1 금속층 및 구리(Cu)를 포함하는 제2 금속층을 순차적으로 적층하는 단계, 상기 제1 금속층 및 상기 제2 금속층을 부분 식각하여 배선을 형성하는 단계, 그리고 상기 제1 금속층이 산화되어 금속 산화물층으로 변환되는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 제1 금속층은 자연 산화되어 상기 금속 산화물층으로 변환될 수 있다.
일 실시예에 있어서, 상기 금속 산화물층의 두께는 약 30 옹스트롬(Å) 내지 약 50Å일 수 있다.
일 실시예에 있어서, 상기 제1 금속층의 전부가 산화되어 상기 금속 산화물층으로 변환될 수 있다.
일 실시예에 있어서, 상기 제1 금속층의 일부가 산화되어 상기 금속 산화물층으로 변환될 수 있다.
일 실시예에 있어서, 상기 표시 기판의 제조 방법은 상기 제1 금속층의 산화되지 않은 다른 일부가 상기 제2 금속층과 반응하여 금속간 화합물층으로 변환되는 단계를 더 포함할 수 있다.
일 실시예에 있어서, 상기 금속간 화합물층의 두께는 약 30Å 이하일 수 있다.
일 실시예에 있어서, 상기 제1 금속층의 상기 다른 일부가 상기 금속간 화합물층으로 변환되는 단계는 상기 제1 금속층의 상기 일부가 상기 금속 산화물층으로 변환되는 단계 이후에 수행될 수 있다.
전술한 본 발명의 일 목적을 달성하기 위하여, 실시예들에 따른 표시 장치는 기판, 상기 기판 상에 배치되는 게이트선, 액티브 패턴 및 상기 액티브 패턴과 중첩하고, 상기 게이트선으로부터 돌출된 게이트 전극을 포함하는 박막 트랜지스터, 그리고 상기 박막 트랜지스터와 연결되는 발광 소자를 포함할 수 있다. 상기 게이트선은 탄탈럼(Ta), 나이오븀(Nb) 및 타이타늄(Ti) 중에서 적어도 하나의 산화물을 포함하는 금속 산화물층 및 상기 금속 산화물층 상에 배치되고 구리(Cu)를 포함하는 금속층을 포함할 수 있다. 상기 금속 산화물층의 두께는 약 30 옹스트롬(Å) 내지 약 50Å일 수 있다.
일 실시예에 있어서, 상기 금속 산화물층의 측면은 상기 금속층의 측면으로부터 연속적으로 이어질 수 있다.
일 실시예에 있어서, 상기 금속층은 상기 금속 산화물층 상에 직접 배치될 수 있다.
본 발명의 실시예들에 따른 표시 기판의 배선은 탄탈럼, 나이오븀 및 타이타늄 중에서 적어도 하나의 산화물을 포함하는 금속 산화물층 및 금속 산화물층 상에 배치되고 구리를 포함하는 금속층을 포함하고, 금속 산화물층의 두께가 약 30Å 내지 약 50Å으로 형성됨으로써, 표시 기판의 배선이 상대적으로 낮은 저항을 가질 수 있다.
본 발명의 실시예들에 따른 표시 기판의 제조 방법에 있어서, 기판 상에 탄탈럼, 나이오븀 및 타이타늄 중에서 적어도 하나를 포함하는 제1 금속층 및 구리를 포함하는 제2 금속층을 순차적으로 적층하고, 제1 금속층이 자연 산화되어 금속 산화물층으로 변환됨으로써, 배선을 형성하는 과정에서 제1 금속층을 금속 산화물층으로 변환하기 위한 추가적인 공정이 필요하지 않을 수 있다.
다만, 본 발명의 효과가 전술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 표시 기판을 나타내는 배치도이다.
도 2는 본 발명의 일 실시예에 따른 표시 기판을 나타내는 단면도이다.
도 3은 본 발명의 일 실시예에 따른 표시 기판의 배선을 나타내는 단면도이다.
도 4, 도 5, 도 6, 도 7 및 도 8은 본 발명의 일 실시예에 따른 표시 기판의 제조 방법을 나타내는 단면도들이다.
도 9는 본 발명의 다른 실시예에 따른 표시 기판을 나타내는 단면도이다.
도 10은 본 발명의 다른 실시예에 따른 표시 기판의 배선을 나타내는 단면도이다.
도 11, 도 12, 도 13 및 도 14는 본 발명의 다른 실시예에 따른 표시 기판의 제조 방법을 나타내는 단면도들이다.
도 15는 본 발명의 일 실시예에 따른 표시 장치를 나타내는 단면도이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 실시예들에 따른 표시 기판들, 표시 기판의 제조 방법들 및 표시 장치들을 보다 상세하게 설명한다. 첨부된 도면들 상의 동일한 구성 요소들에 대해서는 동일하거나 유사한 참조 부호들을 사용한다.
이하, 도 1 및 도 2를 참조하여 본 발명의 일 실시예에 따른 표시 기판의 구성을 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 기판을 나타내는 배치도이다. 도 2는 본 발명의 일 실시예에 따른 표시 기판을 나타내는 단면도이다. 예를 들면, 도 2는 도 1의 표시 기판을 II-II' 선을 따라 자른 단면도일 수 있다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시예에 따른 표시 기판은 기판(110), 기판(110) 상에 배치되는 게이트선(GW), 데이터선(DW) 등과 같은 배선들 및 박막 트랜지스터(TFT), 그리고 박막 트랜지스터(TFT)에 연결되는 화소 전극(180)을 포함할 수 있다. 도 1 및 도 2에는 하나의 박막 트랜지스터만을 도시하였으나, 적어도 두 개의 박막 트랜지스터들이 각 화소마다 배치될 수 있다. 예를 들면, 각 화소마다 스위칭 박막 트랜지스터 및 구동 박막 트랜지스터가 배치될 수 있다. 상기 스위칭 박막 트랜지스터 및 상기 구동 박막 트랜지스터 사이에는 커패시터가 전기적으로 연결될 수 있다.
기판(110)으로서 투명 절연 기판을 사용할 수 있다. 예를 들면, 기판(110)은 실리콘 산화물(SiOx) 등을 포함하는 유리를 포함할 수 있다.
기판(110) 상에는 액티브 패턴(120)이 배치될 수 있다. 도 2에는 도시되지 않았으나, 일 실시예에 있어서, 기판(110)과 액티브 패턴(120) 사이에는 기판(110)을 통한 불순물의 확산을 차단하는 버퍼막 등이 배치될 수 있다.
일 실시예에 있어서, 액티브 패턴(120)은 다결정질 실리콘과 같은 실리콘 화합물을 포함할 수 있다. 액티브 패턴(120)의 양 단부들에는 각각 p형 또는 n형 불순물을 포함하는 소스 영역 및 드레인 영역이 형성될 수 있다. 다른 실시예에 있어서, 액티브 패턴(120)은 인듐 갈륨 아연 산화물(Indium Gallium Zinc Oxide, IGZO), 아연 주석 산화물(Zinc Tin Oxide, ZTO), 인듐 주석 아연 산화물(Indium Tin Zinc Oxide, ITZO) 등과 같은 산화물 반도체를 포함할 수도 있다.
기판(110) 상에는 액티브 패턴(120)을 덮는 게이트 절연막(130)이 배치될 수 있다. 게이트 절연막(130)은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산질화물(SiOxNy) 등을 포함할 수 있다.
게이트 절연막(130) 상에는 게이트선(GW)이 배치될 수 있다. 게이트선(GW)은 게이트 신호를 전달하고, 행 방향으로 연장될 수 있다. 게이트선(GW)은 게이트선(GW)으로부터 돌출된 형태를 가지는 게이트 전극(140)을 포함할 수 있다.
게이트선(GW)은 금속 산화물층(141a, 141b) 및 금속 산화물층(141a, 141b) 상에 배치되는 금속층(142a, 142b)을 포함할 수 있다.
금속 산화물층(141a, 141b)은 탄탈럼(Ta), 나이오븀(Nb) 및 타이타늄(Ti) 중에서 적어도 하나의 산화물을 포함할 수 있다. 예를 들면, 금속 산화물층(141a, 141b)은 오산화 탄탈럼(Ta2O5), 오산화 나이오븀(Nb2O5) 또는 이산화 타이타늄(TiO2)을 포함할 수 있다. 금속층(142a, 142b)은 구리(Cu) 등의 낮은 저항을 가지는 금속을 포함할 수 있다.
게이트 절연막(130) 상에는 게이트선(GW)을 덮는 층간 절연막(150)이 배치될 수 있다. 층간 절연막(150)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등을 포함할 수 있다.
층간 절연막(150) 상에는 데이터선(DW)과 드레인 전극(162)이 배치될 수 있다. 데이터선(DW)은 데이터 전압을 전달하고, 열 방향으로 연장되어 게이트선(GW)과 교차할 수 있다. 데이터선(DW)은 데이터선(DW)으로부터 돌출된 형태를 가지는 소스 전극(161)을 포함할 수 있다. 드레인 전극(162)은 데이터선(DW)과 분리되며, 게이트 전극(140)을 중심으로 소스 전극(161)과 대향할 수 있다. 소스 전극(161) 및 드레인 전극(162)은 층간 절연막(150) 및 게이트 절연막(130)을 관통하여 액티브 패턴(120)과 접촉할 수 있다.
데이터선(DW)과 드레인 전극(162)은 알루미늄(Al), 은(Ag), 텅스텐(W), 구리(Cu), 니켈(Ni), 크로뮴(Cr), 몰리브데넘(Mo), 타이타늄(Ti), 백금(Pt), 탄탈럼(Ta), 나이오븀(Nd), 스칸듐(Sc) 등과 같은 금속, 상기 금속의 합금 또는 상기 금속의 질화물을 포함할 수 있다. 예를 들면, 데이터선(DW)과 드레인 전극(162)은 Al 층과 Ti 층과 같은 서로 다른 2 개 이상의 금속층들이 적층된 구조를 가질 수 있다.
상술한 액티브 패턴(120), 게이트 절연막(130), 게이트 전극(140), 소스 전극(161) 및 드레인 전극(162)에 의해 박막 트랜지스터(TFT)가 정의될 수 있다. 도 2에는 게이트 전극(140)이 액티브 패턴(120)의 상부에 배치되는 탑 게이트(Top Gate) 구조의 박막 트랜지스터가 도시되어 있으나, 박막 트랜지스터(TFT)는 게이트 전극(140)이 액티브 패턴(120)의 하부에 배치되는 바텀 게이트(Bottom Gate) 구조를 가질 수도 있다.
층간 절연막(150) 상에는 데이터선(DW) 및 드레인 전극(162)을 덮는 보호막(170)이 배치될 수 있다. 보호막(170)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 등과 같은 무기 절연 물질 또는 폴리이미드, 에폭시계 수지, 아크릴계 수지, 폴리에스테르와 같은 유기 절연 물질을 포함할 수 있다.
보호막(170) 상에는 화소 전극(180)이 배치될 수 있다. 화소 전극(180)은 보호막(170)을 관통하여 드레인 전극(162)과 접촉할 수 있다. 일 실시예에 있어서, 화소 전극(180)은 각 화소마다 독립적으로 배치될 수 있다.
일 실시예에 있어서, 화소 전극(180)은 반사 전극으로 제공될 수 있다. 이 경우, 화소 전극(180)은 Al, Ag, W, Cu, Ni, Cr, Mo, Ti, Pt, Ta, Nd, Sc 등과 같은 금속 또는 상기 금속의 합금을 포함할 수 있다. 또한, 화소 전극(180)은 일함수가 높은 투명 도전성 물질을 포함할 수도 있다. 예를 들면, 화소 전극(180)은 인듐 주석 산화물(Indium Tin Oxide, ITO), 인듐 아연 산화물(Indium Zinc Oxide, IZO), 아연 산화물 또는 인듐 산화물을 포함할 수도 있다. 일 실시예에 있어서, 화소 전극(180)은 상기 금속 및 상기 투명 도전성 물질을 포함하는 복층 구조를 가질 수도 있다.
보호막(170) 상에는 화소 전극(180)의 주변부를 덮는 화소 정의막(190)이 배치될 수 있다. 화소 정의막(190)은 폴리이미드 수지 또는 아크릴 수지와 같은 투명 유기 물질을 포함할 수 있다.
이하, 도 3을 참조하여 본 발명의 일 실시예에 따른 표시 기판의 배선의 구조를 설명한다.
도 3은 본 발명의 일 실시예에 따른 표시 기판의 배선을 나타내는 단면도이다. 예를 들면, 도 3의 배선은 도 1 및 도 2에 도시된 본 발명의 일 실시예에 따른 표시 기판의 게이트선(GW)을 나타낸다.
도 3을 참조하면, 전술한 바와 같이, 본 발명의 일 실시예에 따른 표시 기판의 게이트선(GW)은 베이스층(310) 상에 순차적으로 적층된 금속 산화물층(321) 및 금속층(322)을 포함할 수 있다. 베이스층(310)은 도 2의 기판(110) 또는 게이트 절연막(130)이 될 수 있다.
금속층(322)은 금속 산화물층(321) 상에 직접 배치될 수 있다. 다시 말해, 금속층(322)의 저면은 금속 산화물층(321)의 상면과 접촉할 수 있다.
금속 산화물층(321)의 측면(S1)은 금속층(322)의 측면(S2)으로부터 연속적으로 이어질 수 있다. 다시 말해, 금속 산화물층(321)의 측면(S1)과 금속층(322)의 측면(S2)은 이들 사이에 단차 없이 베이스층(310) 방향으로 연장될 수 있다.
금속층(322)은 게이트선(GW)이 낮은 저항을 가지도록 하고, 금속 산화물층(321)은 금속층(322)과 베이스층(310) 사이의 접착성을 향상시킬 수 있다. 또한, 금속 산화물층(321)은 금속층(322)의 물질이 아래로 확산(diffusion)되어 베이스층(310)과 반응하는 것을 방지하여 게이트선(GW)의 부식 및 불량을 방지할 수 있다.
금속 산화물층(321)의 두께(T1)는 약 30 옹스트롬(Å) 내지 약 50Å일 수 있다. 금속 산화물층(321)의 두께(T1)가 약 30Å 보다 작은 경우, 금속 산화물층(321)이 금속층(322)의 물질이 아래로 확산되는 것을 충분히 차단하지 못할 수 있다. 한편, 금속층(322)의 두께(T2)는 약 500Å 내지 약 5000Å일 수 있다. 금속층(322)의 두께(T2)가 약 500Å 보다 작은 경우, 금속층(322)의 저항이 증가하고, 이에 따라, 게이트선(GW)이 상대적으로 높은 저항을 가질 수 있다. 또한, 금속층(322)의 두께(T2)가 약 5000Å 보다 큰 경우, 게이트선(GW)을 덮는 절연막의 스텝 커버리지(step coverage)가 좋지 않을 수 있다.
이하, 본 발명의 일 실시예에 따른 표시 기판의 제조 방법을 도 4 내지 도 8, 그리고 앞에서 설명한 도 1 및 도 2를 참조하여 설명한다.
도 4, 도 5, 도 6, 도 7 및 도 8은 본 발명의 일 실시예에 따른 표시 기판의 제조 방법을 나타내는 단면도들이다.
도 4를 참조하면, 기판(110) 상에 액티브 패턴(120)을 형성할 수 있다. 예를 들면, 기판(110) 상에 스퍼터링(sputtering) 등으로 반도체층을 증착하고, 상기 반도체층을 포토 공정(photolithography) 등으로 부분 식각하여 액티브 패턴(120)을 형성할 수 있다.
도 5를 참조하면, 기판(110) 상에 제1 금속층(143) 및 제2 금속층(142)을 순차적으로 적층할 수 있다.
먼저, 기판(110) 상에 액티브 패턴(120)을 덮는 게이트 절연막(130)을 형성할 수 있다. 예를 들면, 기판(110) 상에 화학 기상 증착(chemical vapor deposition, CVD) 등으로 게이트 절연막(130)을 증착할 수 있다.
그 다음, 게이트 절연막(130) 상에 제1 금속층(143)을 형성하고, 제1 금속층(143) 상에 제2 금속층(142)을 형성할 수 있다. 예를 들면, 게이트 절연막(130) 상에 스퍼터링 등으로 탄탈럼, 나이오븀 및 타이타늄 중에서 적어도 하나를 포함하는 제1 금속층(143)을 증착하고, 제1 금속층(143) 상에 스퍼터링 등으로 구리를 포함하는 제2 금속층(142)을 증착할 수 있다.
제1 금속층(143)의 두께는 약 30Å 내지 약 50Å으로 형성할 수 있다. 전술한 바와 같이, 제1 금속층(143)의 두께를 약 30Å 이상으로 형성함으로써, 제2 금속층(142)의 물질이 아래로 확산되는 것을 충분히 차단할 수 있다. 또한, 제2 금속층(142)의 두께는 약 500Å 내지 약 5000Å으로 형성할 수 있다. 전술한 바와 같이, 제2 금속층(142)의 두께를 약 500Å 이상으로 형성함으로써, 제2 금속층(142)의 저항이 상대적으로 낮아질 수 있다. 한편, 제2 금속층(142)의 두께를 약 5000Å 이하로 형성함으로써, 이후 공정에서 제2 금속층(142) 상에 형성되는 절연막의 스텝 커버리지가 나빠지는 것을 방지할 수 있다.
도 1 및 도 6을 참조하면, 제1 금속층(143)과 제2 금속층(142)을 함께 부분 식각하여 게이트선(GW)을 형성할 수 있다. 예를 들면, 제1 금속층(143)과 제2 금속층(142)은 습식 식각을 이용하는 포토 공정 등으로 부분 식각될 수 있다. 게이트선(GW)은 제1 금속층(143)이 부분 식각된 하부 금속층(143a, 143b) 및 제2 금속층(142)이 부분 식각된 상부 금속층(142a, 142b)을 포함할 수 있다. 제1 금속층(143)과 제2 금속층(142)을 함께 부분 식각함으로써, 하부 금속층(143a, 143b)의 측면과 상부 금속층(142a, 142b)의 측면이 연속적으로 이어질 수 있다.
도 7을 참조하면, 하부 금속층(143a, 143b)이 산화되어 금속 산화물층(141a, 141b)으로 변환될 수 있다.
일 실시예에 있어서, 하부 금속층(143a, 143b)은 자연 산화되어 금속 산화물층(141a, 141b)으로 변환될 수 있다. 예를 들면, 기판(110) 및/또는 게이트 절연막(130)에 포함된 산소 및 수분이 하부 금속층(143a, 143b)에 유입되는 경우, 이러한 산소 및 수분에 의해 하부 금속층(143a, 143b)이 금속 산화물층(141a, 141b)으로 변환될 수 있다. 이에 따라, 하부 금속층(143a, 143b)을 산화시키기 위한 추가적인 공정이 필요하지 않을 수 있다.
일 실시예에 있어서, 하부 금속층(143a, 143b)의 전부가 산화되어 금속 산화물층(141a, 141b)으로 변환될 수 있다. 하부 금속층(143a, 143b)은 아래에 위치하는 기판(110) 및/또는 게이트 절연막(130)에 포함된 산소 및 수분에 의해 산화될 수 있고, 산화되는 하부 금속층(143a, 143b)의 두께는 하부 금속층(143a, 143b)의 저면으로부터 약 50Å 이하일 수 있다. 전술한 바와 같이, 제1 금속층(143)의 두께를 약 50Å 이하로 형성함으로써, 하부 금속층(143a, 143b)의 전부가 산화되어 금속 산화물층(141a, 141b)으로 변환될 수 있다.
도 8을 참조하면, 하부 금속층(143a, 143b)이 산화되어 금속 산화물층(141a, 141b)으로 변환된 이후에 액티브 패턴(120)을 열처리할 수 있다.
먼저, 게이트 절연막(130) 상에 게이트선(GW)을 덮는 층간 절연막(150)을 형성할 수 있다. 예를 들면, 게이트 절연막(130) 상에 화학 기상 증착 등으로 층간 절연막(150)을 증착할 수 있다. 그리고, 포토 공정 등으로 층간 절연막(150) 및 게이트 절연막(130)을 관통하여 액티브 패턴(120)의 일부를 노출시키는 접촉 구멍을 형성할 수 있다.
그 다음, 액티브 패턴(120)을 열처리할 수 있다. 예를 들면, 표시 기판의 외부에 배치되는 열원을 통해 액티브 패턴(120)에 약 450 °C 정도의 열(HEAT)을 제공할 수 있다. 이 경우, 열처리된 액티브 패턴(120)으로부터 상기 접촉 구멍을 통해 불순물이 배출되고, 박막 트랜지스터의 구동 범위(driving range)를 조절하여 박막 트랜지스터의 특성이 개선될 수 있다.
비교예에 있어서, 게이트선(GW)이 금속 산화물층(141a, 141b) 대신에 하부 금속층을 포함하는 경우에 액티브 패턴(120)의 열처리 공정에서 상부 금속층(142a, 142b)을 이루는 물질이 아래로 확산되어 상기 하부 금속층과 반응하여 금속간 화합물층(intermetallic compound layer)이 형성될 수 있다. 예를 들면, 상기 하부 금속층이 타이타늄을 포함하는 경우, 구리가 상기 하부 금속층으로 확산되어 구리-타이타늄 합금(Cu3Ti)이 형성될 수 있다. 이러한 금속간 화합물층은 열처리 공정과 같은 고온의 환경에서 형성되기 쉽다. 이와 같이 상기 하부 금속층이 상기 금속간 화합물층으로 변환되면 게이트선(GW)의 저항이 증가할 수 있다. 이 경우, 게이트선(GW)을 통해 전달되는 게이트 신호의 전송이 지연될 수 있다.
그러나, 본 발명의 일 실시예에 있어서, 게이트선(GW)이 금속 산화물층(141a, 141b)을 포함함으로써, 액티브 패턴(120)의 열처리 공정에서 금속간 화합물층이 형성되지 않을 수 있고, 게이트선(GW)의 저항 증가를 방지할 수 있다.
도 1 및 도 2를 참조하면, 데이터선(DW) 및 드레인 전극(162)을 형성한 후에, 드레인 전극(162)과 연결되는 화소 전극(180)을 형성할 수 있다.
먼저, 층간 절연막(150) 상에 데이터선(DW) 및 드레인 전극(162)을 형성할 수 있다. 예를 들면, 층간 절연막(150) 상에 스퍼터링 등으로 도전층을 증착하고, 상기 도전층을 포토 공정 등으로 부분 식각하여 데이터선(DW) 및 드레인 전극(162)을 형성할 수 있다. 그리고, 층간 절연막(150) 상에 데이터선(DW) 및 드레인 전극(162)을 덮는 보호막(170)을 형성할 수 있다.
그 다음, 보호막(170) 상에 화소 전극(180)을 형성할 수 있다. 예를 들면, 보호막(170) 상에 스퍼터링 등으로 도전층을 증착하고, 상기 도전층을 포토 공정 등으로 부분 식각하여 화소 전극(180)을 형성할 수 있다. 그리고, 보호막(170) 상에 화소 전극(180)의 주변부를 덮는 화소 정의막(190)을 형성할 수 있다.
이하, 도 1 및 도 9를 참조하여 본 발명의 다른 실시예에 따른 표시 기판의 구성을 설명한다.
도 9는 본 발명의 다른 실시예에 따른 표시 기판을 나타내는 단면도이다. 예를 들면, 도 9는 도 1의 표시 기판을 II-II' 선을 따라 자른 단면도일 수 있다.
도 1 및 도 9를 참조하면, 본 발명의 다른 실시예에 따른 표시 기판은 기판(110), 기판(110) 상에 배치되는 게이트선(GW), 데이터선(DW) 등과 같은 배선들 및 박막 트랜지스터(TFT), 그리고 박막 트랜지스터(TFT)에 연결되는 화소 전극(180)을 포함할 수 있다. 도 9를 참조하여 설명하는 본 발명의 다른 실시예에 따른 표시 기판에 있어서, 도 2를 참조하여 설명한 본 발명의 일 실시예에 따른 표시 기판과 실질적으로 동일하거나 유사한 구성들에 대한 상세한 설명은 생략한다.
게이트선(GW)은 금속 산화물층(146a, 146b), 금속 산화물층(146a, 146b) 상에 배치되는 금속층(147a, 147b), 그리고 금속 산화물층(146a, 146b)과 금속층(147a, 147b) 사이에 배치되는 금속간 화합물층(148a, 148b)을 포함할 수 있다.
금속 산화물층(146a, 146b)은 탄탈럼, 나이오븀 및 타이타늄 중에서 적어도 하나의 산화물을 포함할 수 있다. 예를 들면, 금속 산화물층(146a, 146b)은 오산화 탄탈럼, 오산화 나이오븀 또는 이산화 타이타늄을 포함할 수 있다. 금속층(147a, 147b)은 구리 등의 낮은 저항을 가지는 금속을 포함할 수 있다. 금속간 화합물층(148a, 148b)은 탄탈럼, 나이오븀 및 타이타늄 중에서 적어도 하나와 구리의 금속간 화합물을 포함할 수 있다.
이하, 도 10을 참조하여 본 발명의 다른 실시예에 따른 표시 기판의 배선의 구조를 설명한다.
도 10은 본 발명의 다른 실시예에 따른 표시 기판의 배선을 나타내는 단면도이다. 예를 들면, 도 10의 배선은 도 1 및 도 9에 도시된 본 발명의 다른 실시예에 따른 표시 기판의 게이트선(GW)을 나타낸다.
도 10을 참조하면, 전술한 바와 같이, 본 발명의 다른 실시예에 따른 표시 기판의 게이트선(GW)은 베이스층(310) 상에 순차적으로 적층된 금속 산화물층(326), 금속간 화합물층(328) 및 금속층(327)을 포함할 수 있다. 베이스층(310)은 도 9의 기판(110) 또는 게이트 절연막(130)이 될 수 있다.
금속간 화합물층(328)은 금속 산화물층(326)과 금속층(327) 사이에 개재될 수 있다. 다시 말해, 금속간 화합물층(328)의 저면은 금속 산화물층(326)의 상면과 접촉하고, 금속간 화합물층(328)의 상면은 금속층(327)의 저면과 접촉할 수 있다.
금속 산화물층(326)의 측면(S1), 금속간 산화물층(328)의 측면(S3) 및 금속층(327)의 측면(S2)은 연속적으로 이어질 수 있다. 다시 말해, 금속 산화물층(326)의 측면(S1), 금속간 산화물층(328)의 측면(S3) 및 금속층(327)의 측면(S2)은 이들 사이에 단차 없이 베이스층(310) 방향으로 연장될 수 있다.
금속간 화합물층(328)의 두께(T3)는 약 30Å 이하일 수 있다. 금속간 화합물층(328)의 두께(T3)가 약 30Å 보다 큰 경우, 상대적으로 높은 저항을 가지는 금속간 화합물층(328)에 의해 게이트선(GW)의 저항이 증가할 수 있다.
이하, 본 발명의 다른 실시예에 따른 표시 기판의 제조 방법을 도 11 내지 도 14, 그리고 앞에서 설명한 도 1 및 도 9를 참조하여 설명한다.
도 11, 도 12, 도 13 및 도 14는 본 발명의 다른 실시예에 따른 표시 기판의 제조 방법을 나타내는 단면도들이다.
도 11 내지 도 14를 참조하여 설명하는 본 발명의 다른 실시예에 따른 표시 기판의 제조 방법에 있어서, 도 4 내지 도 8을 참조하여 설명한 본 발명의 일 실시예에 따른 표시 기판의 제조 방법과 실질적으로 동일하거나 유사한 구성들에 대한 상세한 설명은 생략한다.
도 11을 참조하면, 기판(110) 상에 제1 금속층(145) 및 제2 금속층(147)을 순차적으로 적층할 수 있다.
게이트 절연막(130) 상에 제1 금속층(145)을 형성하고, 제1 금속층(145) 상에 제2 금속층(147)을 형성할 수 있다. 예를 들면, 게이트 절연막(130) 상에 스퍼터링 등으로 탄탈럼, 나이오븀 및 타이타늄 중에서 적어도 하나를 포함하는 제1 금속층(145)을 증착하고, 제1 금속층(145) 상에 스퍼터링 등으로 구리를 포함하는 제2 금속층(147)을 증착할 수 있다.
제1 금속층(145)의 두께는 약 50Å 내지 약 80Å으로 형성할 수 있다. 제1 금속층(145)의 두께를 약 50Å 이상으로 형성함으로써, 제2 금속층(147)의 물질이 아래로 확산되는 것을 충분히 차단할 수 있다. 또한, 제2 금속층(147)의 두께는 약 500Å 내지 약 5000Å으로 형성할 수 있다. 전술한 바와 같이, 제2 금속층(147)의 두께를 약 500Å 이상으로 형성함으로써, 제2 금속층(147)의 저항이 상대적으로 낮아질 수 있다. 한편, 제2 금속층(147)의 두께를 약 5000Å 이하로 형성함으로써, 이후 공정에서 제2 금속층(147) 상에 형성되는 절연막의 스텝 커버리지가 나빠지는 것을 방지할 수 있다.
도 1 및 도 12를 참조하면, 제1 금속층(145)과 제2 금속층(147)을 함께 부분 식각하여 게이트선(GW)을 형성할 수 있다. 예를 들면, 제1 금속층(145)과 제2 금속층(147)은 습식 식각을 이용하는 포토 공정 등으로 부분 식각될 수 있다. 게이트선(GW)은 제1 금속층(145)이 부분 식각된 하부 금속층(145a, 145b) 및 제2 금속층(147)이 부분 식각된 상부 금속층(147a, 147b)을 포함할 수 있다. 제1 금속층(145)과 제2 금속층(147)을 함께 부분 식각함으로써, 하부 금속층(145a, 145b)의 측면과 상부 금속층(147a, 147b)의 측면이 연속적으로 이어질 수 있다.
도 13을 참조하면, 하부 금속층(145a, 145b)의 적어도 일부가 산화되어 금속 산화물층(146a, 146b)으로 변환될 수 있다.
일 실시예에 있어서, 하부 금속층(145a, 145b)의 적어도 일부는 자연 산화되어 금속 산화물층(146a, 146b)으로 변환될 수 있다. 예를 들면, 기판(110) 및/또는 게이트 절연막(130)에 포함된 산소 및 수분이 하부 금속층(145a, 145b)에 유입되는 경우, 이러한 산소 및 수분에 의해 하부 금속층(145a, 145b)의 적어도 일부가 금속 산화물층(146a, 146b)으로 변환될 수 있다. 이에 따라, 하부 금속층(145a, 145b)의 적어도 일부를 산화시키기 위한 추가적인 공정이 필요하지 않을 수 있다.
일 실시예에 있어서, 하부 금속층(145a, 145b)의 일부가 산화되어 금속 산화물층(146a, 146b)으로 변환될 수 있다. 하부 금속층(145a, 145b)은 아래에 위치하는 기판(110) 및/또는 게이트 절연막(130)에 포함된 산소 및 수분에 의해 산화될 수 있고, 산화되는 하부 금속층(145a, 145b)의 두께는 하부 금속층(145a, 145b)의 저면으로부터 약 50Å 이하일 수 있다. 전술한 바와 같이, 제1 금속층(145)의 두께를 약 50Å 내지 약 80Å으로 형성함으로써, 하부 금속층(145a, 145b)의 저면으로부터 약 50Å 이하의 두께를 가지는 하부 금속층(145a, 145b)의 하부가 산화되어 금속 산화물층(146a, 146b)으로 변환될 수 있다.
하부 금속층(145a, 145b)의 다른 일부는 산화되지 않고, 중간 금속층(149a, 149b)으로 남아있을 수 있다. 이 경우, 하부 금속층(145a, 145b)의 상면으로부터 약 30Å 이하의 두께를 가지는 하부 금속층(145a, 145b)의 상부는 산화되지 않고 중간 금속층(149a, 149b)으로 남아있을 수 있다.
도 14를 참조하면, 하부 금속층(145a, 145b)의 일부가 산화되어 금속 산화물층(146a, 146b)으로 변환된 이후에 액티브 패턴(120)을 열처리할 수 있다.
액티브 패턴(120)의 열처리 공정에서 상부 금속층(147a, 147b)을 이루는 물질이 아래로 확산되어 중간 금속층(149a, 149b)과 반응하여 중간 금속층(149a, 149b)이 금속간 화합물층(148a, 148b)으로 변환될 수 있다. 예를 들면, 중간 금속층(149a, 149b)이 타이타늄을 포함하는 경우, 구리가 중간 금속층(149a, 149b)으로 확산되어 구리-타이타늄 합금이 형성될 수 있다.
일 실시예에 있어서, 금속간 화합물층(148a, 148b)의 두께는 약 30Å 이하일 수 있다. 중간 금속층(149a, 149b)과 비교하여 금속간 화합물층(148a, 148b)의 저항이 상대적으로 클 수 있으나, 금속간 화합물층(148a, 148b)의 두께가 상대적으로 작은 약 30Å 이하로 형성됨으로써, 게이트선(GW)의 저항에 미치는 영향이 크지 않을 수 있다.
이하, 도 15를 참조하여 본 발명의 일 실시예에 따른 표시 장치의 구성을 설명한다.
도 15는 본 발명의 일 실시예에 따른 표시 장치를 나타내는 단면도이다. 예를 들면, 도 15는 도 2를 참조하여 설명한 본 발명의 일 실시예에 따른 표시 기판을 포함하는 유기 발광 표시 장치를 나타낸다. 그러나, 본 발명은 이에 한정되지 아니하고, 표시 장치는 도 9를 참조하여 설명한 본 발명의 다른 실시예에 따른 표시 기판을 포함할 수도 있다.
도 15를 참조하면, 본 발명의 일 실시예에 따른 표시 장치는 본 발명의 일 실시예에 따른 표시 기판 상에 순차적으로 배치되는 유기 발광층(210) 및 대향 전극(220)을 포함할 수 있다. 한편, 도 2를 참조하여 설명한 표시 기판의 구성에 대한 설명은 생략한다.
유기 발광층(210)은 화소 전극(180) 및 화소 정의막(190) 상에 배치될 수 있다. 유기 발광층(210)은 각 화소 마다 독립적으로 패터닝되어 각 화소 별로 다른 색광들을 발생시킬 수 있다. 유기 발광층(210)은 정공 및 전자에 의해 여기되는 호스트(host) 물질, 그리고 에너지의 흡수 및 방출을 통해 발광효율을 증가시키는 도펀트(dopant) 물질을 포함할 수 있다.
일 실시예에 있어서, 유기 발광층(210)은, 도 15에 도시된 바와 같이, 화소 정의막(190)의 측벽 및 화소 정의막(190)에 의해 노출된 화소 전극(180)의 상면 상에 형성되며, 화소 정의막(190)의 상면 상에도 일부 연장될 수 있다. 다른 실시예에 있어서, 유기 발광층(210)은 화소 정의막(190)의 측벽에 의해 한정되어 각 화소 마다 독립적으로 배치될 수도 있다.
일 실시예에 있어서, 화소 전극(180)과 유기 발광층(210) 사이에는 정공 수송층(hole transport layer, HTL)이 배치될 수 있다. 또한, 유기 발광층(210)과 대향 전극(220) 사이에는 전자 수송층(electron transport layer, ETL)이 배치될 수 있다. 상기 정공 수송층 및/또는 상기 전자 수송층은 복수의 화소들에 공통적으로 연속적으로 제공될 수 있다.
상기 정공 수송층은 4,4'-비스[N-(1-나프틸)-N-페닐아미노]비페닐(NPB), 4,4'-비스[N-(3-메틸페닐)-N-페닐아미노]비페닐(TPD), N,N-디-1-나프틸-N,N-디페닐-1,1-비페닐-4,4-디아민(NPD), N-페닐카바졸, 폴리비닐카바졸 등의 정공 수송 물질을 포함할 수 있다. 또한, 상기 전자 수송층은 트리스(8-퀴놀리놀라토)알루미늄(Alq3), 2-(4-비페닐릴)-5-(4-터트-부틸페닐-1,3,4-옥시디아졸(PBD), 비스(2-메틸-8-퀴놀리놀라토)-4-페닐페놀라토-알루미늄(BAlq), 바쏘쿠프로인(BCP), 트리아졸(TAZ), 페닐퀴노잘린(phenylquinozaline) 등의 전자 수송 물질을 포함할 수 있다.
유기 발광층(210) 및 화소 정의막(190) 상에는 대향 전극(220)이 배치될 수 있다. 대향 전극(220)은 유기 발광층(210)을 사이에 두고 화소 전극(180)과 서로 마주보도록 배치될 수 있다. 대향 전극(220)은 Al, Ag, W, Cu, Ni, Cr, Mo, Ti, Pt, Ta, Nd, Sc 등과 같은 일 함수가 낮은 금속 또는 상기 금속의 합금을 포함할 수 있다. 일 실시예에 있어서, 대향 전극(220)은 복수의 화소들에 공통적으로 배치될 수 있다.
상술한 화소 전극(180), 유기 발광층(210) 및 대향 전극(220)에 의해 발광 소자(OLED)가 정의될 수 있다. 화소 전극(180) 및 대향 전극(220)은 각각 발광 소자(OLED)의 양극(anode) 및 음극(cathode)으로 제공될 수 있다.
본 발명의 예시적인 실시예들에 따른 표시 기판은 컴퓨터, 노트북, 휴대폰, 스마트폰, 스마트패드, 피엠피(PMP), 피디에이(PDA), MP3 플레이어 등에 포함되는 표시 장치에 적용될 수 있다.
이상, 본 발명의 예시적인 실시예들에 따른 표시 기판들, 표시 기판의 제조 방법들 및 표시 기판을 포함하는 표시 장치들에 대하여 도면들을 참조하여 설명하였지만, 설시한 실시예들은 예시적인 것으로서 하기의 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위에서 해당 기술 분야에서 통상의 지식을 가진 자에 의하여 수정 및 변경될 수 있을 것이다.
110: 기판
120: 액티브 패턴
140: 게이트 전극
141a, 141b, 146a, 146b: 금속 산화물층
142a, 142b, 147a, 147b: 금속층
148a, 148b: 금속간 화합물층
GW: 게이트선
TFT: 박막 트랜지스터
OLED: 발광 소자

Claims (20)

  1. 기판;
    상기 기판 상에 배치되는 액티브 패턴;
    상기 액티브 패턴 상에 배치되는 게이트 전극; 및
    상기 기판 상의 상기 게이트 전극과 같은 층에 배치되는 배선을 포함하고,
    상기 배선은 나이오븀(Nb)의 산화물을 포함하는 금속 산화물층 및 상기 금속 산화물층 상에 배치되고 구리(Cu)를 포함하는 금속층을 포함하며,
    상기 금속 산화물층의 두께는 상기 금속층의 두께보다 작고,
    상기 금속 산화물층의 두께는 30 옹스트롬(Å) 내지 50Å인, 표시 기판.
  2. 제1 항에 있어서,
    상기 금속 산화물층의 측면은 상기 금속층의 측면으로부터 연속적으로 이어지는, 표시 기판.
  3. 제1 항에 있어서,
    상기 금속층은 상기 금속 산화물층 상에 직접 배치되는, 표시 기판.
  4. 제1 항에 있어서,
    상기 배선은 상기 금속 산화물층과 상기 금속층 사이에 배치되는 금속간 화합물층을 더 포함하는, 표시 기판.
  5. 제4 항에 있어서,
    상기 금속간 화합물층의 두께는 30Å 이하인, 표시 기판.
  6. 제4 항에 있어서,
    상기 금속간 화합물층은 탄탈럼, 나이오븀 및 타이타늄 중에서 적어도 하나와 구리의 금속간 화합물을 포함하는, 표시 기판.
  7. 제4 항에 있어서,
    상기 금속 산화물층의 측면, 상기 금속간 화합물층의 측면 및 상기 금속층의 측면은 연속적으로 이어지는, 표시 기판.
  8. 제1 항에 있어서,
    상기 금속층의 두께는 500Å 내지 5000Å인, 표시 기판.
  9. 제1 항에 있어서,
    상기 기판은 실리콘 산화물(SiOx)을 포함하는, 표시 기판.
  10. 기판 상에 액티브 패턴을 형성하는 단계;
    상기 액티브 패턴 상에 나이오븀(Nb)을 포함하는 제1 금속층 및 구리(Cu)를 포함하는 제2 금속층을 순차적으로 적층하는 단계;
    상기 제1 금속층 및 상기 제2 금속층을 부분 식각하여 배선 및 상기 액티브 패턴에 중첩하는 게이트 전극을 형성하는 단계; 및
    상기 제1 금속층이 산화되어 금속 산화물층으로 변환되는 단계를 포함하고,
    상기 금속 산화물층의 두께는 상기 제2 금속층의 두께보다 작고,
    상기 제1 금속층은 자연 산화되어 상기 금속 산화물층으로 변환되는, 표시 기판의 제조 방법.
  11. 삭제
  12. 제10 항에 있어서,
    상기 금속 산화물층의 두께는 30 옹스트롬(Å) 내지 50Å인, 표시 기판의 제조 방법.
  13. 제10 항에 있어서,
    상기 제1 금속층의 전부가 산화되어 상기 금속 산화물층으로 변환되는, 표시 기판의 제조 방법.
  14. 제10 항에 있어서,
    상기 제1 금속층의 일부가 산화되어 상기 금속 산화물층으로 변환되는, 표시 기판의 제조 방법.
  15. 제14 항에 있어서,
    상기 제1 금속층의 산화되지 않은 다른 일부가 상기 제2 금속층과 반응하여 금속간 화합물층으로 변환되는 단계를 더 포함하는, 표시 기판의 제조 방법.
  16. 제15 항에 있어서,
    상기 금속간 화합물층의 두께는 30Å 이하인, 표시 기판의 제조 방법.
  17. 제15 항에 있어서,
    상기 제1 금속층의 상기 다른 일부가 상기 금속간 화합물층으로 변환되는 단계는 상기 제1 금속층의 상기 일부가 상기 금속 산화물층으로 변환되는 단계 이후에 수행되는, 표시 기판의 제조 방법.
  18. 기판;
    상기 기판 상에 배치되는 게이트선;
    액티브 패턴 및 상기 액티브 패턴과 중첩하고, 상기 액티브 패턴 상에 배치되며, 상기 게이트선과 같은 층에 배치되어 상기 게이트선으로부터 돌출된 게이트 전극을 포함하는 박막 트랜지스터; 및
    상기 박막 트랜지스터와 연결되는 발광 소자를 포함하고,
    상기 게이트선은 나이오븀(Nb)의 산화물을 포함하는 금속 산화물층 및 상기 금속 산화물층 상에 배치되고 구리(Cu)를 포함하는 금속층을 포함하며,
    상기 금속 산화물층의 두께는 상기 금속층의 두께보다 작고,
    상기 금속 산화물층의 두께는 30 옹스트롬(Å) 내지 50Å인, 표시 장치.
  19. 제18 항에 있어서,
    상기 금속 산화물층의 측면은 상기 금속층의 측면으로부터 연속적으로 이어지는, 표시 장치.
  20. 제18 항에 있어서,
    상기 금속층은 상기 금속 산화물층 상에 직접 배치되는, 표시 장치.
KR1020180088429A 2018-07-30 2018-07-30 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치 KR102628795B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020180088429A KR102628795B1 (ko) 2018-07-30 2018-07-30 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
PCT/KR2019/003692 WO2020027402A1 (ko) 2018-07-30 2019-03-29 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
US17/264,255 US20210296364A1 (en) 2018-07-30 2019-03-29 Display substrate, manufacturing method therefor, and display device including same
CN201980049768.9A CN112514103A (zh) 2018-07-30 2019-03-29 显示基板、其制造方法和包括显示基板的显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180088429A KR102628795B1 (ko) 2018-07-30 2018-07-30 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20200013817A KR20200013817A (ko) 2020-02-10
KR102628795B1 true KR102628795B1 (ko) 2024-01-25

Family

ID=69231986

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180088429A KR102628795B1 (ko) 2018-07-30 2018-07-30 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치

Country Status (4)

Country Link
US (1) US20210296364A1 (ko)
KR (1) KR102628795B1 (ko)
CN (1) CN112514103A (ko)
WO (1) WO2020027402A1 (ko)

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006128288A (ja) * 2004-10-27 2006-05-18 Tokyo Electron Ltd 成膜方法、半導体装置の製造方法、半導体装置、プログラムおよび記録媒体
US7306988B1 (en) * 2005-02-22 2007-12-11 Advanced Micro Devices, Inc. Memory cell and method of making the memory cell
WO2010020092A1 (en) * 2008-08-20 2010-02-25 Acm Research (Shanghai) Inc. Barrier layer removal method and apparatus
WO2010093237A1 (en) * 2009-02-11 2010-08-19 Nederlandse Organisatie Voor Toegepast- Natuurwetenschappelijk Onderzoek Tno Optoelectronic device and method for fabricating such device
KR102145488B1 (ko) * 2009-10-09 2020-08-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US8318565B2 (en) * 2010-03-11 2012-11-27 International Business Machines Corporation High-k dielectric gate structures resistant to oxide growth at the dielectric/silicon substrate interface and methods of manufacture thereof
KR20130089419A (ko) * 2012-02-02 2013-08-12 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법
KR20130105392A (ko) * 2012-03-14 2013-09-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR20150006685A (ko) * 2013-07-09 2015-01-19 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US9640669B2 (en) * 2014-03-13 2017-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
US9917110B2 (en) * 2014-03-14 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2015186619A1 (ja) * 2014-06-06 2015-12-10 シャープ株式会社 半導体装置、表示装置及び半導体装置の製造方法

Also Published As

Publication number Publication date
KR20200013817A (ko) 2020-02-10
US20210296364A1 (en) 2021-09-23
WO2020027402A1 (ko) 2020-02-06
CN112514103A (zh) 2021-03-16

Similar Documents

Publication Publication Date Title
KR102180037B1 (ko) 가요성 표시 장치 및 그 제조 방법
US11011552B2 (en) Method for manufacturing a display substrate comprising interconnected first and second wirings
US9570534B2 (en) Organic light emitting diode display
US8890406B2 (en) Flat panel display and method of fabricating the same
EP1575090B1 (en) Electroluminescence display device
US7749827B2 (en) Thin film transistor (TFT) and flat panel display including the TFT and their methods of manufacture
US8093585B2 (en) Organic electro-luminescent display apparatus
US8502211B2 (en) Organic light emitting diode display and manufacturing method thereof
US7803029B2 (en) Method of fabricating organic electroluminescent display device
KR100647599B1 (ko) 유기 전계 발광 표시장치 및 그 제조 방법
US8536778B2 (en) Dual panel type organic electroluminescent display device and method of fabricating the same
KR20160093749A (ko) 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
US10665813B2 (en) Display device and manufacturing method thereof
US7170225B2 (en) Flat panel display for displaying screens at both sides
US9911802B2 (en) Display device and method for manufacturing the same
KR102254311B1 (ko) 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치
KR100573154B1 (ko) 전계 발광 디스플레이 장치 및 이의 제조 방법
KR101073562B1 (ko) 패드부, 이를 포함하는 유기전계발광표시장치 및 유기전계발광표시장치의 제조방법
KR102628795B1 (ko) 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
KR100766949B1 (ko) 유기 전계 발광 표시장치 및 이의 제조 방법
KR102294480B1 (ko) 박막 트랜지스터 기판, 박막 트랜지스터 기판의 제조 방법 및 박막트랜지스터 기판을 포함하는 표시 장치
KR100603336B1 (ko) 전계 발광 디스플레이 장치 및 이의 제조 방법
KR100858818B1 (ko) 박막 트랜지스터 및 이를 구비한 평판 디스플레이 장치
KR100625996B1 (ko) 전계 발광 디스플레이 장치
KR100603341B1 (ko) 커패시터 및 이를 구비한 평판 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
X091 Application refused [patent]
AMND Amendment
X701 Decision to grant (after re-examination)