CN112514103A - 显示基板、其制造方法和包括显示基板的显示装置 - Google Patents

显示基板、其制造方法和包括显示基板的显示装置 Download PDF

Info

Publication number
CN112514103A
CN112514103A CN201980049768.9A CN201980049768A CN112514103A CN 112514103 A CN112514103 A CN 112514103A CN 201980049768 A CN201980049768 A CN 201980049768A CN 112514103 A CN112514103 A CN 112514103A
Authority
CN
China
Prior art keywords
layer
metal
metal oxide
metal layer
display substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980049768.9A
Other languages
English (en)
Inventor
申铉亿
朴弘植
孙尚佑
金湘甲
白炅旼
申相原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN112514103A publication Critical patent/CN112514103A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/131Interconnections, e.g. wiring lines or terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Optics & Photonics (AREA)

Abstract

显示基板可包括基板和设置在基板上的布线。布线可包括:包含钽(Ta)、铌(Nb)和钛(Ti)中的至少一种氧化物的金属氧化物层;和设置在金属氧化物层上并包含铜(Cu)的金属层。金属氧化物层的厚度可为约
Figure DDA0002916463640000011
至约
Figure DDA0002916463640000012

Description

显示基板、其制造方法和包括显示基板的显示装置
技术领域
实施方式涉及显示装置。更特别地,实施方式涉及包括布线的显示基板、制造显示基板的方法和包括显示基板的有机发光显示装置。
背景技术
一般而言,薄膜晶体管(TFT)可用作开关元件,用于独立地驱动诸如液晶显示器(LCD)和有机发光显示器(OLED)的平板显示装置中的每个像素。除了薄膜晶体管和与其连接的像素电极之外,包括薄膜晶体管的显示基板可包括各种布线,比如配置为向薄膜晶体管传输栅信号的栅线和配置为传输数据电压的数据线。
随着包括这种显示基板的显示装置的面积变大,布线的长度会变长,使得有必要通过使用具有低电阻的材料来形成布线。为了增加布线的传输速度,具有相对低电阻的铜(Cu)等可用作布线的材料。
然而,当铜用作布线的材料时,由于铜层和基板之间的粘合强度差,所以铜层可能容易剥落,从而可能在栅线中出现缺陷。同时,当在铜层和基板之间形成钛(Ti)层以增加铜层和基板之间的粘合强度时,在制造显示基板的工艺期间,铜可以在高温工艺中扩散到钛层中,从而会增加布线的电阻。
发明内容
【技术问题】
本发明的目的是提供包括具有相对较低的电阻的布线的显示基板。
本发明的目的是防止在显示基板的制造工艺中布线的电阻增加。
【技术方案】
为了实现上述本发明的目的,显示基板可包括基板和设置在基板上的布线。布线可包括:包含钽(Ta)、铌(Nb)和钛(Ti)中的至少一种氧化物的金属氧化物层,以及设置在金属氧化物层上并包含铜(Cu)的金属层,并且金属氧化物层的厚度可为约
Figure BDA0002916463620000011
至约
Figure BDA0002916463620000012
在实施方式中,金属氧化物层的侧表面可从金属层的侧表面连续形成。
在实施方式中,金属层可直接设置在金属氧化物层上。
在实施方式中,布线可进一步包括设置在金属氧化物层和金属层之间的金属间化合物层。
在实施方式中,金属间化合物层的厚度可小于或等于约
Figure BDA0002916463620000021
在实施方式中,金属间化合物层可包括:包含钽、铌和钛中的至少一种以及铜的金属间化合物。
在实施方式中,金属氧化物层的侧表面、金属间化合物层的侧表面和金属层的侧表面可连续形成。
在实施方式中,金属层的厚度可为约
Figure BDA0002916463620000022
至约
Figure BDA0002916463620000023
在实施方式中,基板包含硅氧化物(SiOx)。
为了实现上述本发明的目的,用于制造显示基板的方法可包括:在基板上依次堆叠包含钽(Ta)、铌(Nb)和钛(Ti)中的至少一种的第一金属层以及包含铜(Cu)的第二金属层,通过部分蚀刻第一金属层和第二金属层来形成布线,以及通过氧化将第一金属层转化成金属氧化物层。
在实施方式中,第一金属层可通过自然氧化转化成金属氧化物层。
在实施方式中,金属氧化物层的厚度可为约
Figure BDA0002916463620000024
至约
Figure BDA0002916463620000025
在实施方式中,第一金属层可通过氧化全部转化成金属氧化物层。
在实施方式中,第一金属层可通过氧化部分转化成金属氧化物层。
在实施方式中,方法可进一步包括:通过使第一金属层的未被氧化的剩余部分与第二金属层反应,将第一金属层的剩余部分转化成金属间化合物层。
在实施方式中,金属间化合物层的厚度可小于或等于约
Figure BDA0002916463620000026
在实施方式中,在将第一金属层部分转化成金属氧化物层之后,可进行第一金属层的剩余部分转化成金属间化合物层。
为了实现上述本发明的目的,显示装置可包括基板,设置在基板上的栅线,包括有源图案的薄膜晶体管,和与有源图案重叠并从栅线突出的栅电极,以及连接到薄膜晶体管的发光元件。栅线可包括:包含钽(Ta)、铌(Nb)和钛(Ti)中的至少一种氧化物的金属氧化物层,以及设置在金属氧化物层上并包含铜(Cu)的金属层,并且金属氧化物层的厚度可为约
Figure BDA0002916463620000027
至约
Figure BDA0002916463620000028
在实施方式中,金属氧化物层的侧表面可从金属层的侧表面连续形成。
在实施方式中,金属层可直接设置在金属氧化物层上。
【有益效果】
根据实施方式的显示基板的布线可包括:包含钽(Ta)、铌(Nb)和钛(Ti)中的至少一种氧化物的金属氧化物层,以及设置在金属氧化物层上并包含铜(Cu)的金属层,并且金属氧化物层的厚度可为约
Figure BDA0002916463620000031
至约
Figure BDA0002916463620000032
相应地,显示基板的布线可具有相对低的电阻。
在根据实施方式的制造显示基板的方法中,包含钽(Ta)、铌(Nb)和钛(Ti)中的至少一种的第一金属层和包含铜(Cu)的第二金属层可依次堆叠在基板上,并且第一金属层可通过自然氧化转化成金属氧化物层。所以,可不需要在布线的形成中用于将第一金属层转化成金属氧化物层的附加工艺。
附图说明
图1为显示根据本发明的一个实施方式的显示基板的布局图。
图2为显示根据本发明的一个实施方式的显示基板的截面图。
图3为显示根据本发明的一个实施方式的显示基板的布线的截面图。
图4、图5、图6、图7和图8为显示根据本发明的一个实施方式的用于制造显示基板的方法的截面图。
图9为显示根据本发明的另一实施方式的显示基板的截面图。
图10为显示根据本发明的另一实施方式的显示基板的布线的截面图。
图11、图12、图13和图14为显示根据本发明的另一实施方式的用于制造显示基板的方法的截面图。
图15为显示根据本发明的一个实施方式的显示装置的截面图。
具体实施方式
在下文,将参考所附附图详细解释根据本发明的实施方式的显示基板、制造显示基板的方法和显示装置。
在下文,将参考图1和图2描述根据本发明的一个实施方式的显示基板的配置。
图1为显示根据本发明的一个实施方式的显示基板的布局图。图2为显示根据本发明的一个实施方式的显示基板的截面图。例如,图2可为沿着图1的显示基板的线II-II’截取的截面图。
参见图1和图2,根据本发明的一个实施方式,显示基板可包括基板110、薄膜晶体管TFT和设置在基板110上的布线(比如栅线GW和数据线),以及连接到薄膜晶体管TFT的像素电极180。尽管图1和图2中已经显示了仅有一个薄膜晶体管,但是可以为每个像素设置至少两个薄膜晶体管。例如,可以为每个像素设置开关薄膜晶体管和驱动薄膜晶体管。电容器可在开关薄膜晶体管和驱动薄膜晶体管之间电连接。
透明的绝缘基板可用作基板110。例如,基板110可包括包含硅氧化物(SiOx)等的玻璃。
有源图案120可设置在基板110上。尽管未在图2中显示,但是在一个实施方式中,缓冲层等可设置在基板110和有源图案120之间,以阻挡杂质通过基板110的扩散。
在一个实施方式中,有源图案120可包含硅化合物,比如多晶硅。包括p-型或n-型杂质的源区和漏区可分别形成在有源图案120的两端。在另一实施方式中,有源图案120可包括氧化物半导体,比如氧化铟镓锌(IGZO)、氧化锌锡(ZTO)和氧化铟锡锌(ITZO)。
栅绝缘层130可设置在基板110上,以覆盖有源图案120。栅绝缘层130可包含硅氧化物(SiOx)、硅氮化物(SiNx)或硅氮氧化物(SiOxNy)等。
栅线GW可设置在栅绝缘层130上。栅线GW可传输栅信号,并且可在行向上延伸。栅线GW可包括具有从栅线GW突出的形状的栅电极140。
栅线GW可包括金属氧化物层141a和141b,以及设置在金属氧化物层141a和141b上的金属层142a和142b。
金属氧化物层141a和141b可包含钽(Ta)、铌(Nb)和钛(Ti)中的至少一种氧化物。例如,金属氧化物层141a和141b可包含五氧化二钽(Ta2O5)、五氧化二铌(Nb2O5)或二氧化钛(TiO2)。金属层142a和142b可包含具有低电阻的金属,比如铜(Cu)。
夹层绝缘层150可设置在栅绝缘层130上,以覆盖栅线GW。夹层绝缘层150可包含硅氧化物、硅氮化物或硅氮氧化物等。
数据线DW和漏电极162可设置在夹层绝缘层150上。数据线DW可传输数据电压,并且可在列向上延伸,以与栅线GW相交。数据线DW可包括具有从数据线DW突出的形状的源电极161。漏电极162可与数据线DW分离,并且可面对源电极161,同时栅电极140插入漏电极162和源电极161之间。源电极161和漏电极162可穿过夹层绝缘层150和栅绝缘层130,以与有源图案120接触。
数据线DW和漏电极162可包含金属(比如铝(Al)、银(Ag)、钨(W)、铜(Cu)、镍(Ni)、铬(Cr)、钼(Mo)、钛(Ti)、铂(Pt)、钽(Ta)、铌(Nb)和钪(Sc))、金属的合金或金属的氮化物。例如,数据线DW和漏电极162可具有其中两个或更多个相互不同的金属层(比如Al层和Ti层)堆叠的结构。
薄膜晶体管TFT可由上述有源图案120、栅绝缘层130、栅电极140、源电极161和漏电极162限定。尽管图2中已经显示了具有顶栅结构(其中栅电极140设置在有源图案120上)的薄膜晶体管,但是薄膜晶体管TFT可具有底栅结构(其中栅电极140设置在有源图案120下方)。
保护层170可设置在夹层绝缘层150上,以覆盖数据线DW和漏电极162。保护膜170可包括无机绝缘材料(比如硅氧化物、硅氮化物和硅氮氧化物)或有机绝缘材料(比如聚酰亚胺、环氧类树脂、丙烯酸类树脂和聚酯)。
像素电极180可设置在保护层170上。像素电极180可穿过保护层170,以与漏电极162接触。在一个实施方式中,可为每个像素独立地设置像素电极180。
在一个实施方式中,像素电极180可被提供为反射电极。在该情况下,像素电极180可包含金属(比如Al、Ag、W、Cu、Ni、Cr、Mo、Ti、Pt、Ta、Nb和Sc)或金属的合金。另外,像素电极180可包括具有高功函的透明导电材料。例如,像素电极180可包含氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌或氧化铟。在一个实施方式中,像素电极180可具有包含金属和透明导电材料的多层结构。
像素限定层190可设置在保护层170上,以覆盖像素电极180的外周。像素限定层190可包含透明有机材料,比如聚酰亚胺树脂或丙烯酸树脂。
在下文,将参考图3描述根据本发明的一个实施方式的显示基板的布线结构。
图3为显示根据本发明的一个实施方式的显示基板的布线的截面图。例如,图3的布线可表示图1和图2中显示的根据本发明的一个实施方式的显示基板的栅线GW。
参见图3,如上所述,根据本发明的一个实施方式,显示基板的栅线GW可包括依次堆叠在基础层310上的金属氧化物层321和金属层322。基础层310可为图2中的基板110或栅绝缘层130。
金属层322可直接设置在金属氧化物层321上。换句话说,金属层322的底表面可与金属氧化物层321的顶表面接触。
金属氧化物层321的侧表面S1可从金属层322的侧表面S2连续形成。换句话说,金属氧化物层321的侧表面S1和金属层322的侧表面S2可朝向基础层310延伸,它们之间没有台阶。
金属层322可使栅线GW具有低电阻,并且金属氧化物层321可提高金属层322和基础层310之间的粘合强度。另外,金属氧化物层321可防止金属层322的材料向下扩散以与基础层310反应,从而可防止栅线GW的腐蚀和缺陷。
金属氧化物层321的厚度T1可为约
Figure BDA0002916463620000051
至约
Figure BDA0002916463620000052
当金属氧化物层321的厚度T1小于约
Figure BDA0002916463620000053
时,金属氧化物层321会不足以防止金属层322的材料向下扩散。同时,金属层322的厚度T2可为约
Figure BDA0002916463620000054
至约
Figure BDA0002916463620000055
当金属层322的厚度T2小于约
Figure BDA0002916463620000056
时,金属层322的电阻会增加,使得栅线GW会具有相对高的电阻。另外,当金属层322的厚度T2大于约
Figure BDA0002916463620000061
时,覆盖栅线GW的绝缘层的台阶覆盖会变差。
在下文,将参考图4至图8以及上述图1和图2描述根据本发明的一个实施方式的用于制造显示基板的方法。
图4、图5、图6、图7和图8为显示根据本发明的一个实施方式的用于制造显示基板的方法的截面图。
参见图4,有源图案120可形成在基板110上。例如,可通过溅射等在基板110上沉积半导体层,并通过光刻工艺等部分蚀刻半导体层来形成有源图案120。
参见图5,第一金属层143和第二金属层142可依次堆叠在基板110上。
首先,栅绝缘层130可形成在基板110上,以覆盖有源图案120。例如,栅绝缘层130可通过化学气相沉积(CVD)等沉积在基板110上。
其后,第一金属层143可形成在栅绝缘层130上,并且第二金属层142可形成在第一金属层143上。例如,包含钽、铌和钛中的至少一种的第一金属层143可通过溅射等沉积在栅绝缘层130上,并且包含铜的第二金属层142可通过溅射等沉积在第一金属层143上。
第一金属层143的厚度可为约
Figure BDA0002916463620000062
至约
Figure BDA0002916463620000063
如上所述,因为第一金属层143的厚度大于或等于约
Figure BDA0002916463620000064
所以可足以防止第二金属层142的材料向下扩散。另外,第二金属层142的厚度可为约
Figure BDA0002916463620000065
至约
Figure BDA0002916463620000066
如上所述,因为第二金属层142的厚度大于或等于约
Figure BDA0002916463620000067
所以第二金属层142可具有相对低的电阻。同时,因为第二金属层142的厚度小于或等于约
Figure BDA0002916463620000068
所以可防止在第二金属层142上形成的绝缘层的台阶覆盖在后续工艺中劣化。
参见图1和图6,可通过部分蚀刻第一金属层143连同第二金属层142一起来形成栅线GW。例如,可通过光刻工艺等使用湿法蚀刻来部分蚀刻第一金属层143和第二金属层142。栅线GW可包括通过部分蚀刻第一金属层143获得的下金属层143a和143b,和通过部分蚀刻第二金属层142获得的上金属层142a和142b。因为第一金属层143连同第二金属层142一起被部分蚀刻,所以上金属层142a和142b的侧表面可分别与下金属层143a和143b的侧表面连续。
参见图7,下金属层143a和143b可通过氧化转化成金属氧化物层141a和141b。
在一个实施方式中,下金属层143a和143b可通过自然氧化转化成金属氧化物层141a和141b。例如,当包含于基板110和/或栅绝缘层130中的氧气和湿气被引入到下金属层143a和143b中时,下金属层143a和143b由于氧气和湿气可转化成金属氧化物层141a和141b。相应地,可不需要用于氧化下金属层143a和143b的附加工艺。
在一个实施方式中,下金属层143a和143b可通过氧化全部转化成金属氧化物层141a和141b。下金属层143a和143b可以被设置在下金属层143a和143b下方的基板110和/或栅绝缘层130中包含的氧气和湿气氧化,并且从下金属层143a和143b中的每一个的底表面起,氧化的下金属层143a和143b中的每一个的厚度可小于或等于约
Figure BDA0002916463620000071
如上所述,因为第一金属层143的厚度小于或等于约
Figure BDA0002916463620000072
所以下金属层143a和143b可通过氧化全部转化成金属氧化物层141a和141b。
参见图8,在下金属层143a和143b通过氧化转化成金属氧化物层141a和141b之后,有源图案120可经受热处理。
首先,夹层绝缘层150可形成在栅绝缘层130上,以覆盖栅线GW。例如,夹层绝缘层150可通过化学气相沉积等沉积在栅绝缘层130上。另外,可通过光刻工艺等穿过夹层绝缘层150和栅绝缘层130形成部分暴露有源图案120的接触孔。
然后,有源图案120可经受热处理。例如,在约450℃下的热量HEAT可通过设置在显示基板外侧的热源提供给有源图案120。在该情况下,杂质可穿过接触孔从热处理过的有源图案120中排出,并且可以调节薄膜晶体管的驱动范围,从而可提高薄膜晶体管的特性。
在比较例中,当栅线GW包括下金属层而不是金属氧化物层141a和141b时,在有源图案120的热处理工艺中,构成上金属层142a和142b的材料会向下扩散,以与下金属层反应,从而会形成金属间化合物层。例如,当下金属层包含钛时,铜可扩散到下金属层中,从而会形成铜-钛合金(Cu3Ti)。金属间化合物层会容易在高温环境(比如热处理工艺)中形成。如上所述,当下金属层转化成金属间化合物层时,栅线GW的电阻会增加。在该情况下,通过栅线GW传输的栅信号的传输会被延迟。
然而,在本发明的一个实施方式中,因为栅线GW包括金属氧化物层141a和141b,所以在有源图案120的热处理工艺中不会形成金属间化合物层,并且可防止栅线GW的电阻增加。
参见图1和图2,在形成数据线DW和漏电极162之后,可形成连接到漏电极162的像素电极180。
首先,数据线DW和漏电极162可形成在夹层绝缘层150上。例如,可通过溅射等在夹层绝缘膜150上沉积导电层,并通过光刻工艺等部分蚀刻导电层,来形成数据线DW和漏电极162。另外,保护层170可形成在夹层绝缘层150上,以覆盖数据线DW和漏电极162。
其后,像素电极180可形成在保护层170上。例如,可通过溅射等在保护层170上沉积导电层,并且通过光刻工艺等部分蚀刻导电层,来形成像素电极180。另外,像素限定层190可形成在保护层170上,以覆盖像素电极180的外周。
在下文,将参考图1和图9描述根据本发明的另一实施方式的显示基板的配置。
图9为显示根据本发明的另一实施方式的显示基板的截面图。例如,图9可为沿着图1的显示基板的线II-II’截取的截面图。
参见图1和图9,根据本发明的另一实施方式,显示基板可包括基板110、薄膜晶体管TFT和设置在基板110上的布线(比如栅线GW和数据线),以及连接到薄膜晶体管TFT的像素电极180。在将参考图9描述的根据本发明的另一实施方式的显示基板中,将省略与参考图2描述的根据本发明的一个实施方式的显示基板的组件基本相同或类似的组件的详细描述。
栅线GW可包括金属氧化物层146a和146b,设置在金属氧化物层146a和146b上方的金属层147a和147b,以及设置在金属氧化物层146a和146b与金属层147a和147b之间的金属间化合物层148a和148b。
金属氧化物层146a和146b可包含钽、铌和钛中的至少一种氧化物。例如,金属氧化物层146a和146b可包含五氧化二钽、五氧化二铌或二氧化钛。金属层147a和147b可包含具有低电阻的金属,比如铜。金属间化合物层148a和148b可包括包含钽、铌和钛中的至少一种以及铜的金属间化合物。
在下文,将参考图10描述根据本发明的另一实施方式的显示基板的布线结构。
图10为显示根据本发明的另一实施方式的显示基板的布线的截面图。例如,图10的布线可表示图1和图9中显示的根据本发明的另一实施方式的显示基板的栅线GW。
参见图10,如上所述,根据本发明的另一实施方式,显示基板的栅线GW可包括依次堆叠在基础层310上的金属氧化物层326、金属间化合物层328和金属层327。基础层310可为图9中的基板110或栅绝缘层130。
金属间化合物层328可插入金属氧化物层326和金属层327之间。换句话说,金属间化合物层328的底表面可与金属氧化物层326的顶表面接触,并且金属间化合物层328的顶表面可与金属层327的底表面接触。
金属氧化物层326的侧表面S1、金属间氧化物层328的侧表面S3和金属层327的侧表面S2可连续形成。换句话说,金属氧化物层326的侧表面S1、金属间氧化物层328的侧表面S3和金属层327的侧表面S2可朝向基础层310延伸,它们之间没有台阶。
金属间化合物层328的厚度T3可小于或等于约
Figure BDA0002916463620000081
当金属间化合物层328的厚度T3大于约
Figure BDA0002916463620000091
时,由于具有相对高的电阻的金属间化合物层328,栅线GW的电阻会增加。
在下文,将参考图11至图14以及上述图1和图9描述根据本发明的另一实施方式的用于制造显示基板的方法。
图11、图12、图13和图14为显示根据本发明的另一实施方式的用于制造显示基板的方法的截面图。
在将参考图11至图14描述的根据本发明的另一实施方式的用于制造显示基板的方法中,将省略与参考图4至图8描述的根据本发明的一个实施方式的用于制造显示基板的方法的组件基本相同或类似的组件的详细描述。
参见图11,第一金属层145和第二金属层147可依次堆叠在基板110上。
第一金属层145可形成在栅绝缘层130上,并且第二金属层147可形成在第一金属层145上。例如,包含钽、铌和钛中的至少一种的第一金属层145可通过溅射等沉积在栅绝缘层130上,并且包含铜的第二金属层147可通过溅射等沉积在第一金属层145上。
第一金属层145的厚度可为约
Figure BDA0002916463620000092
至约
Figure BDA0002916463620000093
因为第一金属层145的厚度大于或等于约
Figure BDA0002916463620000094
所以可足以防止第二金属层147的材料向下扩散。另外,第二金属层147的厚度可为约
Figure BDA0002916463620000095
至约
Figure BDA0002916463620000096
如上所述,因为第二金属层147的厚度大于或等于约
Figure BDA0002916463620000097
所以第二金属层147可具有相对低的电阻。同时,因为第二金属层147的厚度小于或等于约
Figure BDA0002916463620000098
所以可防止形成在第二金属层147上的绝缘层的台阶覆盖在后续工艺中劣化。
参见图1和图12,栅线GW可通过部分蚀刻第一金属层145连同第二金属层147一起来形成。例如,可通过光刻工艺等使用湿法蚀刻来部分蚀刻第一金属层145和第二金属层147。栅线GW可包括通过部分蚀刻第一金属层145获得的下金属层145a和145b,以及通过部分蚀刻第二金属层147获得的上金属层147a和147b。因为第一金属层145连同第二金属层147一起被部分蚀刻,所以上金属层147a和147b的侧表面可分别与下金属层145a和145b的侧表面连续。
参见图13,下金属层145a和145b可通过氧化至少部分转化成金属氧化物层146a和146b。
在一个实施方式中,下金属层145a和145b可通过自然氧化至少部分转化成金属氧化物层146a和146b。例如,当包括在基板110和/或栅绝缘层130中的氧气和湿气引入到下金属层145a和145b中时,下金属层145a和145b可由于氧气和湿气至少部分转化成金属氧化物层146a和146b。相应地,可不需要用于至少部分氧化下金属层145a和145b的附加工艺。
在一个实施方式中,下金属层145a和145b可通过氧化部分转化成金属氧化物层146a和146b。下金属层145a和145b可被设置在下金属层145a和145b下方的基板110和/或栅绝缘层130中包括的氧气和湿气氧化,并且从下金属层145a和145b中的每一个的底表面起,氧化的下金属层145a和145b中的每一个的厚度可小于或等于约
Figure BDA0002916463620000101
如上所述,因为第一金属层145的厚度为约
Figure BDA0002916463620000102
至约
Figure BDA0002916463620000103
从下金属层145a和145b的底表面起具有约
Figure BDA0002916463620000104
或更小的厚度的下金属层145a和145b的下部可通过氧化分别转化成金属氧化物层146a和146b。
下金属层145a和145b的剩余部分可不被氧化,并且可以分别保留为中间金属层149a和149b。在该情况下,从下金属层145a和145b的顶表面起具有约
Figure BDA0002916463620000105
或更小的厚度的下金属层145a和145b的上部可不被氧化,并且可分别保留为中间金属层149a和149b。
参见图14,在下金属层145a和145b通过氧化部分转化成金属氧化物层146a和146b之后,有源图案120可经受热处理。
在有源图案120的热处理工艺中,构成上金属层147a和147b的材料可向下扩散,以与中间金属层149a和149b反应,使得中间金属层149a和149b可转化成金属间化合物层148a和148b。例如,当中间金属层149a和149b包含钛时,铜可扩散到中间金属层149a和149b中,从而可形成铜-钛合金。
在一个实施方式中,金属间化合物层148a和148b中的每一个的厚度可小于或等于约
Figure BDA0002916463620000106
尽管与中间金属层149a和149b相比,金属间化合物层148a和148b的电阻可相对较大,但是因为金属间化合物层148a和148b中的每一个具有约
Figure BDA0002916463620000107
或更小的相对小的厚度,所以对栅线GW的电阻的影响不会显著。
在下文,将参考图15描述根据本发明的一个实施方式的显示装置的配置。
图15为显示根据本发明的一个实施方式的显示装置的截面图。例如,图15显示了包括参考图2描述的根据本发明的一个实施方式的显示基板的有机发光显示装置。然而,本发明不限于此,并且显示装置可包括参考图9描述的根据本发明的另一实施方式的显示基板。
参见图15,根据本发明的一个实施方式,显示装置可包括有机发光层210和对电极220,它们依次设置在根据本发明的一个实施方式的显示基板上。同时,将省略参考图2描述的显示基板的配置的描述。
有机发光层210可设置在像素电极180和像素限定层190上。有机发光层210可对每个像素独立地图案化,以对每个像素产生不同颜色光。有机发光层210可包括由空穴和电子激发的主体材料,以及通过能量的吸收和发射来增加发光效率的掺杂剂材料。
在一个实施方式中,如图15所示,有机发光层210可形成在像素限定层190的侧壁和由像素限定层190暴露的像素电极180的顶表面上,并且可部分延伸到像素限定层190的顶表面上。在另一实施方式中,有机发光层210可由像素限定层190的侧壁限定,并且可为每个像素独立地设置。
在一个实施方式中,空穴传输层(HTL)可设置在像素电极180和有机发光层210之间。另外,电子传输层(ETL)可设置在有机发光层210和对电极220之间。空穴传输层和/或电子传输层可连续地且共同地在多个像素中提供。
空穴传输层可包括空穴传输材料,比如4,4’-双[N-(1-萘基)-N-苯基氨基]联苯(NPB)、4,4’-双[N-(3-甲基苯基)-N-苯基氨基]联苯(TPD)、N,N-二-1-萘基-N,N-二苯基-1,1-联苯基-4,4-二胺(NPD)、N-苯基咔唑和聚乙烯基咔唑。另外,电子传输层可包括电子传输材料,比如三(8-羟基喹啉)铝(Alq3)、2-(4-联苯基)-5-(4-叔丁基苯基-1,3,4-氧基二唑(PBD)、双(2-甲基-8-羟基喹啉)-4-苯基苯酚合-铝(BAlq)、浴铜灵(BCP)、三唑(TAZ)和苯基喹喔啉。
对电极220可设置在有机发光层210和像素限定层190上。对电极220可面对像素电极180,其中有机发光层210插入它们之间。对电极220可包括具有低功函的金属(比如Al、Ag、W、Cu、Ni、Cr、Mo、Ti、Pt、Ta、Nb和Sc)或金属的合金。在一个实施方式中,对电极220可共同设置在多个像素中。
发光元件OLED可由上述像素电极180、有机发光层210和对电极220限定。像素电极180和对电极220可分别作为发光元件OLED的阳极和阴极提供。
【工业实用性的能力】
根据本发明的实施方式的显示基板可应用于包括在计算机、笔记本、移动电话、智能手机、智能平板、PMP、PDA或MP3播放器等中的显示装置。
尽管已经参考附图描述了根据本发明的实施方式的显示基板、制造显示基板的方法和包括显示基板的显示装置,但是图示的实施方式为实例,并且可由相关技术领域的普通技术人员在不背离所附权利要求中描述的本发明的技术精神的情况下进行修改和改变。
【附图标记的描述】
110:基板
120:有源图案
140:栅电极
141a,141b,146a,146b:金属氧化物层
142a,142b,147a,147b:金属层
148a,148b:金属间化合物层
GW:栅线
TFT:薄膜晶体管
OLED:发光元件

Claims (20)

1.一种显示基板,包括:
基板;和
设置在所述基板上的布线,
其中所述布线包括:包含钽(Ta)、铌(Nb)和钛(Ti)中的至少一种氧化物的金属氧化物层,以及设置在所述金属氧化物层上并包含铜(Cu)的金属层,并且
所述金属氧化物层的厚度为
Figure FDA0002916463610000011
Figure FDA0002916463610000012
2.如权利要求1所述的显示基板,其中所述金属氧化物层的侧表面从所述金属层的侧表面连续形成。
3.如权利要求1所述的显示基板,其中所述金属层直接设置在所述金属氧化物层上。
4.如权利要求1所述的显示基板,其中所述布线进一步包括设置在所述金属氧化物层和所述金属层之间的金属间化合物层。
5.如权利要求4所述的显示基板,其中所述金属间化合物层的厚度小于或等于
Figure FDA0002916463610000018
6.如权利要求4所述的显示基板,其中所述金属间化合物层包括:包含钽、铌和钛中的至少一种以及铜的金属间化合物。
7.如权利要求4所述的显示基板,其中所述金属氧化物层的侧表面、所述金属间化合物层的侧表面和所述金属层的侧表面连续形成。
8.如权利要求1所述的显示基板,其中所述金属层的厚度为
Figure FDA0002916463610000013
Figure FDA0002916463610000014
9.如权利要求1所述的显示基板,其中所述基板包含硅氧化物(SiOx)。
10.一种用于制造显示基板的方法,所述方法包括:
在基板上依次堆叠包含钽(Ta)、铌(Nb)和钛(Ti)中的至少一种的第一金属层以及包含铜(Cu)的第二金属层;
通过部分蚀刻所述第一金属层和所述第二金属层形成布线;以及
通过氧化将所述第一金属层转化成金属氧化物层。
11.如权利要求10所述的方法,其中所述第一金属层通过自然氧化转化成所述金属氧化物层。
12.如权利要求10所述的方法,其中所述金属氧化物层的厚度为
Figure FDA0002916463610000015
Figure FDA0002916463610000016
Figure FDA0002916463610000017
13.如权利要求10所述的方法,其中所述第一金属层通过氧化全部转化成所述金属氧化物层。
14.如权利要求10所述的方法,其中所述第一金属层通过氧化部分转化成所述金属氧化物层。
15.如权利要求14所述的方法,进一步包括:通过使所述第一金属层的未被氧化的剩余部分与所述第二金属层反应,将所述第一金属层的所述剩余部分转化成金属间化合物层。
16.如权利要求15所述的方法,其中所述金属间化合物层的厚度小于或等于
Figure FDA0002916463610000021
Figure FDA0002916463610000022
17.如权利要求15所述的方法,其中在所述第一金属层部分转化成所述金属氧化物层之后,进行所述第一金属层的所述剩余部分转化成所述金属间化合物层。
18.一种显示装置,包括:
基板;
设置在所述基板上的栅线;
包括有源图案的薄膜晶体管,和与所述有源图案重叠并从所述栅线突出的栅电极;以及
连接到所述薄膜晶体管的发光元件,
其中所述栅线包括:包含钽(Ta)、铌(Nb)和钛(Ti)中的至少一种氧化物的金属氧化物层,以及设置在所述金属氧化物层上并包含铜(Cu)的金属层,并且
所述金属氧化物层的厚度为
Figure FDA0002916463610000023
Figure FDA0002916463610000024
19.如权利要求18所述的显示装置,其中所述金属氧化物层的侧表面从所述金属层的侧表面连续形成。
20.如权利要求18所述的显示装置,其中所述金属层直接设置在所述金属氧化物层上。
CN201980049768.9A 2018-07-30 2019-03-29 显示基板、其制造方法和包括显示基板的显示装置 Pending CN112514103A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2018-0088429 2018-07-30
KR1020180088429A KR102628795B1 (ko) 2018-07-30 2018-07-30 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
PCT/KR2019/003692 WO2020027402A1 (ko) 2018-07-30 2019-03-29 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치

Publications (1)

Publication Number Publication Date
CN112514103A true CN112514103A (zh) 2021-03-16

Family

ID=69231986

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980049768.9A Pending CN112514103A (zh) 2018-07-30 2019-03-29 显示基板、其制造方法和包括显示基板的显示装置

Country Status (4)

Country Link
US (1) US20210296364A1 (zh)
KR (1) KR102628795B1 (zh)
CN (1) CN112514103A (zh)
WO (1) WO2020027402A1 (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7306988B1 (en) * 2005-02-22 2007-12-11 Advanced Micro Devices, Inc. Memory cell and method of making the memory cell
KR20080106373A (ko) * 2004-10-27 2008-12-04 도쿄엘렉트론가부시키가이샤 성막 방법, 반도체 장치의 제조 방법, 반도체 장치, 프로그램 및 기록매체
WO2010093237A1 (en) * 2009-02-11 2010-08-19 Nederlandse Organisatie Voor Toegepast- Natuurwetenschappelijk Onderzoek Tno Optoelectronic device and method for fabricating such device
US20110177692A1 (en) * 2008-08-20 2011-07-21 Jian Wang Barrier Layer Removal Method and Apparatus
US20130240873A1 (en) * 2012-03-14 2013-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US20150263174A1 (en) * 2014-03-13 2015-09-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
US20170018577A1 (en) * 2014-03-14 2017-01-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2486595B1 (en) * 2009-10-09 2019-10-23 Semiconductor Energy Laboratory Co. Ltd. Semiconductor device
US8318565B2 (en) * 2010-03-11 2012-11-27 International Business Machines Corporation High-k dielectric gate structures resistant to oxide growth at the dielectric/silicon substrate interface and methods of manufacture thereof
KR20130089419A (ko) * 2012-02-02 2013-08-12 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 박막 트랜지스터 기판의 제조 방법
KR20150006685A (ko) * 2013-07-09 2015-01-19 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
US20170090229A1 (en) * 2014-06-06 2017-03-30 Sharp Kabushiki Kaisha Semiconductor device, display device and method for manufacturing semiconductor device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080106373A (ko) * 2004-10-27 2008-12-04 도쿄엘렉트론가부시키가이샤 성막 방법, 반도체 장치의 제조 방법, 반도체 장치, 프로그램 및 기록매체
US7306988B1 (en) * 2005-02-22 2007-12-11 Advanced Micro Devices, Inc. Memory cell and method of making the memory cell
US20110177692A1 (en) * 2008-08-20 2011-07-21 Jian Wang Barrier Layer Removal Method and Apparatus
WO2010093237A1 (en) * 2009-02-11 2010-08-19 Nederlandse Organisatie Voor Toegepast- Natuurwetenschappelijk Onderzoek Tno Optoelectronic device and method for fabricating such device
US20130240873A1 (en) * 2012-03-14 2013-09-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR20130105392A (ko) * 2012-03-14 2013-09-25 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US20150263174A1 (en) * 2014-03-13 2015-09-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic appliance including the semiconductor device, the display device, and the display module
US20170018577A1 (en) * 2014-03-14 2017-01-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
KR102628795B1 (ko) 2024-01-25
KR20200013817A (ko) 2020-02-10
US20210296364A1 (en) 2021-09-23
WO2020027402A1 (ko) 2020-02-06

Similar Documents

Publication Publication Date Title
CN107394061B (zh) 透明显示装置和制造透明显示装置的方法
US9634074B2 (en) Transparent display substrates, transparent display devices and methods of manufacturing transparent display devices
US7749827B2 (en) Thin film transistor (TFT) and flat panel display including the TFT and their methods of manufacture
US9570534B2 (en) Organic light emitting diode display
JP4596977B2 (ja) 有機発光表示装置
KR101397110B1 (ko) 유기 발광 표시 장치 및 그 제조방법
KR101121640B1 (ko) 유기 발광 표시 장치
US20120104422A1 (en) Organic light emitting display device and method of manufacturing the same
US10811631B2 (en) Thin film transistor element substrate, method of producing the substrate, and organic EL display device including the thin film transistor element substrate
JP5674100B2 (ja) 有機発光表示装置及びその製造方法
US8530888B2 (en) Organic light-emitting display device and method of manufacturing the same
US7170225B2 (en) Flat panel display for displaying screens at both sides
KR20160093749A (ko) 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
KR102447308B1 (ko) 유기 발광 표시 장치
US8772074B2 (en) Organic light emitting display and manufacturing method of the same
KR102254311B1 (ko) 표시 기판, 표시 기판의 제조 방법 및 표시 기판을 포함하는 표시 장치
US20140097407A1 (en) Organic light emitting display apparatus and method of manufacturing the same
CN112514103A (zh) 显示基板、其制造方法和包括显示基板的显示装置
KR100603336B1 (ko) 전계 발광 디스플레이 장치 및 이의 제조 방법
US10714559B2 (en) Organic light emitting diode, method of manufacturing the same, and organic light emitting display including the same
JP6987188B2 (ja) 半導体装置
KR101464752B1 (ko) 유기전계발광표시장치
KR20050097672A (ko) 전계 발광 디스플레이 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination