JP2002329682A - Ｃｕ薄膜作製方法 - Google Patents

Ｃｕ薄膜作製方法

Info

Publication number
JP2002329682A
JP2002329682A JP2001132771A JP2001132771A JP2002329682A JP 2002329682 A JP2002329682 A JP 2002329682A JP 2001132771 A JP2001132771 A JP 2001132771A JP 2001132771 A JP2001132771 A JP 2001132771A JP 2002329682 A JP2002329682 A JP 2002329682A
Authority
JP
Japan
Prior art keywords
film
copper
copper film
cvd
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001132771A
Other languages
English (en)
Inventor
Atsushi Sekiguchi
敦 関口
Masahata Shibagaki
真果 柴垣
Tomoaki Koide
知昭 小出
Takashi Kuninobu
隆史 國信
Kaoru Suzuki
薫 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Anelva Corp
Original Assignee
Anelva Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anelva Corp filed Critical Anelva Corp
Priority to JP2001132771A priority Critical patent/JP2002329682A/ja
Priority to US10/132,427 priority patent/US6887522B2/en
Publication of JP2002329682A publication Critical patent/JP2002329682A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/02—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material
    • C23C28/023—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings only including layers of metallic material only coatings of metal elements only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H01L21/2885—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition using an external electrical current, i.e. electro-deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 Cu-Seed膜となる第一の銅膜を被覆性が良好
なＣＶＤ法によって成膜するＣｕ−ＣＶＤ工程と、当該
第一の銅膜上に電解銅めっき法によって第二の銅膜を作
製するめっき工程とを含むＣｕ薄膜の作製方法におい
て、第一の銅膜と、その上に電解銅めっき法によって作
製された第二の銅膜との界面近傍に微細な空孔が生成さ
れることを効果的に防止できるＣｕ薄膜の作製方法を提
案する。 【解決手段】 Cu-Seed膜となる第一の銅膜（as depo.
膜）を成膜するＣｕ−ＣＶＤ工程と、めっき工程との間
に、前記第一の銅膜を、プラズマ、又は分子を熱分解し
て生成した遊離活性種のいずれかを使用した活性雰囲気
に晒して改質を行う改質工程を介在させることによって
課題を解決した。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、Ｃｕ薄膜の作製方
法に関し、特に、被処理基板上に形成され、凹部が設け
られている絶縁膜上に形成した拡散バリア膜上に銅膜を
形成し、前記凹部を銅材料で充填する配線用のＣｕ薄膜
の作製に適したＣｕ薄膜の作製方法に関する。
【０００２】
【従来の技術】近年、半導体デバイスの高性能化に伴
い、配線材料としてＣｕ（銅）が使用されている。その
理由は、Ｃｕは、Ａｌ（アルミニウム）に比較して低抵
抗であり、ストレスマイグレイションやエレクトロマイ
グレイションという配線を構成する金属原子の拡散挙動
が支配する現象に対して高い耐性をもっているからであ
る。
【０００３】このようなＣｕを用いた配線の形成につい
ては、絶縁膜に配線及び接続孔（ビアホール、またはコ
ンタクトホール）のパターンを形成し、その後バリア膜
を成膜、さらに、銅（Ｃｕ）膜をパターン凹部に埋め込
み、ＣＭＰ（化学的機械研磨法）により余分な銅膜等を
除去して行う方法が用いられている。
【０００４】従来から使用されている配線用のＣｕ薄膜
の作製方法を図１を用いて説明する。図１（ａ）のよう
に、基体（半導体基板）１上に形成され、凹部が設けら
れた絶縁膜２を所定パターンにエッチングした後、図１
（ｂ）図示のように、ＰＶＤ法により下地バリア膜３を
成膜する。次いで、図１（ｃ）図示のように、ＰＶＤ法
により第一の銅膜４を成膜する（この、第一の銅膜（as
depo.膜）は、電解銅めっきの電極用下地膜となるもの
で、Cu-Seed 膜と呼ばれるものである。）。次に、図１
（ｄ）図示のように、電解めっき装置を用い、この第一
の銅膜（Cu-Seed 膜）４を電極とし、絶縁膜２の所定パ
ターン内を符号５で表すように第二の銅膜で埋め込む。
次いで、図１（ｅ）図示のように、ＣＭＰ（化学的機械
研磨法）により余分な銅膜等を除去するものである。
【０００５】前記のように埋め込まれたＣｕは、将来、
素子の配線として使用されるものであるが、近年、デバ
イスの集積化が進むにつれて、微細で、深い穴や溝への
被覆性の良いバリア膜やCu-Seed 膜の成膜が求められて
いる。
【０００６】電解銅めっきによる埋め込みは、コストの
かからない技術として広く採用されてきているが、上述
のように、予め、Cu-Seed 膜となる第一の銅膜を形成し
ておく必要がある。
【０００７】このCu-Seed 膜となる第一の銅膜を良好な
被覆性で作製する方法として注目されている方法の一つ
に、有機金属化合物や有機金属錯体を原料として用いた
ＣＶＤ法（化学気相成長法）がある。
【０００８】Cu-Seed膜となる第一の銅膜の作製にＣＶ
Ｄ法を用いた従来の配線用のＣｕ薄膜の作製方法を図２
を用いて説明する。図２（ａ）のように、基体（半導体
基板）１上に形成され、凹部が設けられた絶縁膜２を所
定パターンにエッチングした後、図２（ｂ）図示のよう
に、例えば、ＭＯＣＶＤ法（Metal Organic ChemicalVa
por Depositon）により下地バリア膜（例えば、ＴｉＮ
膜）３を成膜する。次いで、図２（ｃ）図示のように、
ＣＶＤ法によりCu-Seed 膜となる第一の銅膜（as depo.
膜）４を成膜する。次いで、図２（ｅ）図示のように、
電解めっき装置により、Cu-Seed 膜となる第一の銅膜４
を電極とし、絶縁膜２の所定パターン内を符号５で表す
ように第二の銅膜で埋め込み、図２（ｆ）図示のよう
に、ＣＭＰ（化学的機械研磨法）により余分な銅膜等を
除去するものである。なお、第一の銅膜４を成膜した後
に、図２（ｄ）図示のように、密着性改善を目的として
加熱（アニール）処理を行い、アニール処理後の第一の
銅膜４をCu-Seed 膜とすることもある。また、図示して
いないが、下地バリア膜３を成膜した後、第一の銅膜４
の成膜前に、密着性改善を目的としてプラズマ処理など
を行うこともある。
【０００９】従来の配線用のＣｕ薄膜の作製方法におい
て、Cu-Seed 膜となる第一の銅膜の作製に前記のように
有機金属化合物や有機金属錯体を原料として用いたＣＶ
Ｄ法を用いることにより、微細パターンに対応できる第
一の銅膜（ Cu-Seed膜）形成が可能になった。
【００１０】
【発明が解決しようとする課題】しかし、ＣＶＤ法を用
いた従来の配線用Ｃｕ薄膜作製方法における図２（ｅ）
図示の状態の電解銅めっき後の膜の断面をＳＥＭ（走査
型電子顕微鏡）で観察したところ、第一の銅膜と、電解
銅めっきにより形成された第二の銅膜との界面近傍に微
細な空孔が存在することが明らかになった（図３、図
４）。
【００１１】この空孔は、as depo.状態である第一の銅
膜（Cu-Seed 膜）の上に電解銅めっきにより形成された
第二の銅膜の界面特性を悪化させるものである。そし
て、このようにして作製されたＣｕ薄膜が配線として使
用されると、配線抵抗の増大、エレクトロマイグレーシ
ョン耐性の低下などの不具合を生じさせるものである。
【００１２】つまり、半導体集積回路素子に関しては、
現状の動作速度より更なる高速化が求められている。こ
のような高速化素子を作製するには、配線抵抗の低抵抗
化は必須である。しかるに、前記のように、ａs depo.
状態である第一の銅膜（ Cu-Seed膜）と、この上に電解
銅めっきにより形成された第二の銅膜との界面近傍に微
細な空孔が存在することによって、配線抵抗の増大がも
たらされてしまうと、高速化素子の作製にとっては致命
的な欠点となりかねない。
【００１３】更に、半導体集積回路素子の集積度が増大
することにより、配線部分が微細化され、この部分に流
す電流密度が増加する。このため、従来より更なるエレ
クトロマイグレーション耐性が配線に求められるので、
エレクトロマイグレーション耐性の低下も、高速化素子
の作製にとって、致命的な欠点になりかねない。
【００１４】そこで、この発明は、被覆性が良好なＣＶ
Ｄ法によって Cu-Seed膜となる第一の銅膜（as depo.
膜）を成膜し、次いで当該第一の銅膜を電極とした電解
銅めっき法によって第一の銅膜上に更に第二の銅膜を作
製するめっき工程とを含むＣｕ薄膜の作製において、前
記第一の銅膜と第二の銅膜との界面近傍に微細な空孔が
生成されることを効果的に防止できるＣｕ薄膜の作製方
法を提案することを目的としている。
【００１５】
【課題を解決するための手段】本発明は、被覆性が良好
なＣＶＤ法によって Cu-Seed膜となる第一の銅膜（asde
po.膜）を形成した後、当該第一の銅膜を電解銅めっき
用電極として用いるめっき工程を行う前に、当該第一の
銅膜を活性雰囲気で処理する改質工程を行い、このよう
に改質処理された第一の銅膜を Cu-Seed膜とすることに
より、前記課題を解決したものである。
【００１６】すなわち、この発明が提案するＣｕ薄膜作
製方法は、半導体基板などの基体と、当該基体の所定の
表面（例えば、半導体基板上に形成され、凹部が設けら
れた絶縁膜の表面など）に第一の銅膜をＣＶＤ法によっ
て成膜するＣｕ−ＣＶＤ工程と、当該第一の銅膜を電極
とした電解銅めっき法によって当該第一の銅膜上に更に
第二の銅膜を成膜するめっき工程とを含むＣｕ薄膜作製
方法において、前記Ｃｕ−ＣＶＤ工程と、めっき工程と
の間に、前記as depo.状態にある第一の銅膜を活性雰囲
気に晒して改質を行う改質工程を介在させることを特徴
とするものである。
【００１７】ここで、改質工程の活性雰囲気を作る手段
としては、プラズマ、又は分子を熱分解して生成した遊
離活性種のいずれかを採用することができる。
【００１８】また、改質工程は、水素を含有したガスが
存在している活性雰囲気で行われることが望ましく、更
に、改質工程は、基体の温度を−１００℃〜２５０℃の
範囲に保って行うことが望ましい。
【００１９】また、改質工程は、前記Ｃｕ−ＣＶＤ工程
と同一の真空内で行うことが望ましく、更に、密着性改
善工程を、Ｃｕ−ＣＶＤ工程の前、Ｃｕ−ＣＶＤ工程と
改質工程との間、改質工程とめっき工程との間の、少な
くとも一箇所に介在させることもできる。
【００２０】この密着性改善工程としては、従来公知の
プラズマ処理や、アニール処理を行うことができる。
【００２１】
【発明の実施の形態】以下、添付図面を参照して本発明
の好ましい実施形態を説明する。
【００２２】図５図示の装置は、本発明のＣｕ薄膜作製
方法が、例えば、被処理基板上に形成され、凹部が設け
られている絶縁膜上に形成した拡散バリア膜上に第一の
銅膜が形成され、次いで、前記凹部を銅材料で充填する
配線用のＣｕ薄膜の作製に用いられる際に使用し得るも
のである。例えば、図７図示のように、半導体基板３１
上に形成され、凹部が設けられた絶縁膜３２上に、拡散
バリア用下地膜（例えば、ＴｉＮ膜）３３が成膜され、
この上に、Ｃｕ−ＣＶＤ法によって第一の銅膜（as dep
o.膜）３４が形成され、次いで、このas depo.状態の第
一の銅膜３４に改質処理が施される工程を行うまでのシ
ステムの一例を表すものである。
【００２３】この場合、絶縁膜３２が、例えば有機低誘
電率膜であってもかまわない。しかも、拡散バリア用下
地膜３３は、ＴｉＮ膜に限られることなく、Ｔａ、Ｔａ
Ｎ、ＷｘＮや、ＴｉＳｉＮ等の高融点金属膜でも可能で
あり、また、この拡散バリア用下地膜３３の成膜方法も
ＣＶＤ法に限られず、スパッタリングなどを用いてもか
まわない。
【００２４】図５は、この発明のＣｕ薄膜作製方法に使
用し得るＣｕ薄膜作製装置がマルチチャンバ方式の装置
として構成されている場合の一例を説明するものであ
る。搬送ロボット（基板搬送機構）１１を内蔵したセパ
レーションチャンバ（トランスファーチャンバ）１２が
中央に設けられており、セパレーションチャンバ１２の
周囲に、拡散バリア膜成膜用のＴｉＮ−ＣＶＤチャンバ
１３、Ｃｕ−ＣＶＤチャンバ１４、改質処理チャンバ１
５、アニールチャンバ１６が配置されていると共に、２
つのロード／アンロードモジュール１７、１８が付設さ
れている。各チャンバには、それぞれ真空排気機構１３
ａ、１４ａ、１５ａ、１６ａが備えられており、また、
各チャンバ等には、それぞれゲートバルブ１９が設けら
れている。真空排気機構１３ａ、１４ａ、１５ａ、１６
ａの動作は不図示のコントローラによって制御され、各
チャンバ内が内部を適宜、減圧状態、すなわち所望の真
空状態に保持される。また、各チャンバで使用されるプ
ロセスガス等の流量制御も不図示のコントローラによっ
て行われる。
【００２５】なお、ここで「モジュール」とは、装置・
機械・システムを構成する部分で、機能的にまとまった
部分を意味する。したがって、前記のＴｉＮ−ＣＶＤチ
ャンバ１３、Ｃｕ−ＣＶＤチャンバ１４、改質処理チャ
ンバ１５、アニールチャンバ１６も、モジュールとして
構成されており、これらのプロセスが実施される場所を
指す用語としてチャンバが使用される。
【００２６】セパレーションチャンバ１２の内部には、
搬送ロボット（基板搬送機構）１１が設けられ、搬送ロ
ボット１１は、そのハンドで基板（半導体基板）３１を
各チャンバ等に搬入、又は、各チャンバ等から搬出す
る。上記装置において、カセット（図示せず）にセット
された１枚の基板（半導体基板）３１は、図面左側のロ
ード／アンロード・ロック・モジュール１８から搬送ロ
ボット１１によってセパレーションチャンバ１２内に搬
入される。
【００２７】拡散バリア用ＴｉＮ−ＣＶＤチャンバ１
３、Ｃｕ−ＣＶＤチャンバ１４、改質処理チャンバ１
５、アニールチャンバ１６の各プロセスチャンバは、搬
送ロボット１１により各プロセスチャンバ内に搬入され
る基板（半導体基板）３１を配置できる基板支持機構
（不図示）を具備している。基板支持機構（不図示）
は、基板（半導体基板）３１を所定の温度に保持できる
基板加熱機構（不図示）を備えており、各工程のプロセ
スは、基板（半導体基板）３１が基板支持機構に配置さ
れている状態で進行する。
【００２８】本発明のＣｕ薄膜作製方法が、例えば、配
線用のＣｕ薄膜の作製に用いられる場合の図５図示の装
置を用いたプロセスの一例を説明する。
【００２９】拡散バリア用ＴｉＮ−ＣＶＤチャンバ１３
で、図７（ｂ）図示のように、基板（半導体基板）３１
上に形成され、凹部が設けられた絶縁膜３２上に、拡散
バリア用下地膜としてＴｉＮ膜３３が、ＭＯＣＶＤ（Me
tal Organic Chemical VaporDeposition ）法で成膜さ
れる。
【００３０】次いで、Ｃｕ−ＣＶＤチャンバ１４で、図
７（ｃ）図示のように、ＣＶＤ法により第一の銅膜３４
を成膜する。こうして、as depo.状態である第一の銅膜
３４が形成された後、本発明のＣｕ薄膜作製方法に必須
の、第一の銅膜（as depo.膜）３４を活性雰囲気に晒し
て改質を行う改質処理が図７（ｄ）の工程で行われる。
【００３１】この改質処理は、図５図示の構成のシステ
ムでは、改質処理チャンバ１５において、第一の銅膜３
４をプラズマに晒す処理として行われる。この改質処理
により、図７（ｅ）図示の電解銅めっき工程に移行され
る直前の、改質処理を施した第一の銅膜３４（図７
（ｄ）において、 Cu-Seed膜３４ａとして表示）が形成
される。
【００３２】なお、必要に応じて、密着性改善を図るた
めの密着性改善工程を、Ｃｕ−ＣＶＤ工程（図７
（ｃ））の前、Ｃｕ−ＣＶＤ工程（図７（ｃ））と改質
工程（図７（ｄ））との間、改質工程（図７（ｄ））の
後の、少なくとも一箇所に介在させることもできる。例
えば、拡散バリア用下地膜としてＴｉＮ膜３３が成膜さ
れた（（図７（ｂ））後、Ｃｕ−ＣＶＤ工程で第一の銅
膜３４が成膜される（（図７（ｃ））前に密着性改善工
程を介在させ、更に、Ｃｕ−ＣＶＤ工程で第一の銅膜３
４が成膜された（（図７（ｃ））後、改質処理が行われ
る（図７（ｄ））前に密着性改善工程を介在させること
などが可能である。
【００３３】この密着性改善工程としては、図５図示の
装置の場合、アニールチャンバ１６が備えられているの
で、アニール処理を行うことができる。また、密着性改
善工程としては、プラズマ処理を行うことも可能であ
る。
【００３４】これらの一連の処理が施された基板（半導
体基板）３１は、搬送ロボット１１によってロード／ア
ンロード・ロックモジュール１７に戻されて搬出され、
大気開放後、図７（ｅ）図示のめっき工程へと進められ
ることになる。
【００３５】本発明に係るＣｕ薄膜作製方法は、前述の
ように、基板（半導体基板）３１の表面に、Ｃｕ−ＣＶ
Ｄ法によってas depo.状態の第一の銅膜３４を成膜し、
電解銅めっき法によってこの第一の銅膜３４上に更に第
二の銅膜３５を成膜する一連のＣｕ薄膜作製工程におい
て、第一の銅膜３４形成後に、第一の銅膜３４を活性雰
囲気に晒して改質を行う改質工程（図７（ｄ））を介在
させ、かかる改質のなされた第一の銅膜３４をCu-Seed
膜３４ａとし、この上に電解銅めっき法によって第二の
銅膜３５を成膜することを特徴としている。
【００３６】図５図示の装置を用いて行われる本発明の
Ｃｕ薄膜作製方法が、配線用Ｃｕ薄膜の作製に用いられ
る場合の各工程のプロセス条件の一例を以下に説明す
る。
【００３７】まず、拡散バリア用ＴｉＮＣＶＤチャンバ
１３では、基板（半導体基板）３１上に形成され、凹部
が設けられた絶縁膜３２上に、拡散バリア用下地膜とし
てＴｉＮ膜３３がＭＯＣＶＤで成膜されて、図７（ｂ）
図示状態となるＴｉＮＣＶＤ成膜工程を行う。具体的に
は、拡散バリア用ＴｉＮ−ＣＶＤチャンバ１３内の圧力
は、例えば、０．１〜１５Ｐａの範囲で、基板（半導体
基板）３１の温度は、約３００〜４００℃となるように
加熱される。この状態で、まず原料ガスとしてＴＤＡＡ
Ｔ（テトラキスジアルキルアミノチタン）を、例えば、
０．００４〜０．２ｇ／ｍｉｎ．の範囲で供給する。こ
のとき、配管内で原料ガスの流動性を良くするために添
加するキャリアガス（Ａｒ：アルゴンガス）は、約０．
０５〜３．０ｇ／ｍｉｎ（約３０〜１７０ｍｌ／ｍｉ
ｎ）の流量範囲とする。添加ガス（ＮＨ３：アンモニア
ガス）は、例えば、０．７６〜３８０ｍｇ／ｍｉｎの流
量範囲で供給される。上記の条件で、拡散バリア膜３３
を、１０ｎｍの膜厚で成膜した（図７（ｂ））。
【００３８】次に、上記ＴｉＮＣＶＤ成膜工程を終えた
基板（半導体基板）３１は、Ｃｕ−ＣＶＤチャンバ１４
内に搬入され、ここで、拡散バリア用下地膜としてのＴ
ｉＮ膜３３の上に、ＣＶＤ法によって第一の銅膜３４が
形成される（図７（ｃ））。Ｃｕ−ＣＶＤチャンバ１４
内の内部圧力は、例えば、１．０ＫＰａに保持され、基
板（半導体基板）３１の温度は、約１７０℃に設定され
ている。この状態で、原料ガスとしてＣｕ（ｈｆａｃ）
（ｔｍｖｓ）（トリメチルビニルシリルヘキサフルオロ
アセチルアセトナト酸塩銅Ｉ）を使用し、as depo.状態
である第一の銅膜３４の成膜を行った（図７（ｃ））。
【００３９】第一の銅膜３４の成膜工程を終えた基板
（半導体基板）３１は、図６にその一例の概略構成が説
明されている改質処理チャンバ１５の真空室２１ａ内
に、ゲートバルブ１９を介し、搬送ロボット１１により
搬入され、基板支持機構２３上に配置される。次いで、
例えば、以下のように、改質処理が行われる。
【００４０】まず、ガス導入管２４から、基板支持機構
２３に対向して備えられているガス供給器２２を介し
て、真空室２１ａ内にＡｒガスが導入される。排気室２
１ｂ側に付設されている真空排気機構１５ａによって排
気を行い、真空室２１ａ内を所定の真空度に保ちつつ、
整合回路２６を介して基板支持機構２３に接続されてい
る高周波電源２５から、基板支持機構２３側に高周波電
力を供給し、真空室２１ａ内にプラズマ放電を生成し、
生成されたＡｒガスのプラズマに基板（半導体基板）３
１を晒す。
【００４１】この改質処理のプロセス条件は、一例とし
て、基板（半導体基板）３１の温度を室温に保ち、Ａｒ
ガスを、２００ｍｌ／ｍｉｎ．の流量範囲で導入し、改
質処理チャンバ１５内を０．７Ｐａの真空度に保ち、基
板支持機構２３側に、６０ＭＨｚの高周波電力を２００
Ｗ供給し、プラズマ放電を４０秒間維持させる条件を採
用できる。
【００４２】なお、Ａｒガスに代えて、Ｈ２ガスが混合
されたＡｒガスを導入すると、以下の試験例で実証され
たように、第一の銅膜３４と、この上に電解銅めっき法
により形成される第二の銅膜３５との界面近傍に微細な
空孔が生成されることをより効果的に防止できるので有
利である。例えば、前記のプロセス条件において、Ａｒ
ガスを３％Ｈ２／Ａｒガスに代え、前記のプロセス条件
のＡｒガスの流量で導入することができる。
【００４３】また、以上説明した本発明のＣｕ薄膜作製
方法において、改質処理チャンバ１５で行われる改質工
程（前述の場合は、プラズマ処理工程）が完了するまで
は、処理中の基板（半導体基板）３１を大気に晒すこと
なく、真空の雰囲気で連続的に処理工程を進行させるこ
とが望ましい。
【００４４】
【試験例】前述した処理プロセスを経て、改質処理がな
された第一の銅膜３４（Cu-Seed膜３４ａ）を電極とし
た電解銅めっき法によって第一の銅膜３４の上に、更に
第二の銅膜３５を形成した試料基板について、めっき後
の膜の断面をＳＥＭ（走査型電子顕微鏡）で観察した。
Ａｒガスのプラズマを用いて改質処理を行ったものも、
Ｈ２ガスが混合されたＡｒガスのプラズマを用いて改質
処理を行ったものも、図３、図４図示の従来の場合と同
じ拡大倍率にて観察したところ、第一の銅膜（ Cu-Seed
膜）と、この上に電解銅めっき法によって形成した第二
の銅膜との界面近傍に空孔の存在は確認できなかった。
【００４５】なお、前述した処理プロセスを経て形成さ
れた前述の試料基板について、Ａｒガスのプラズマを用
いて改質処理を行ったものと、Ｈ２ガスが混合されたＡ
ｒガスのプラズマを用いて改質処理を行ったものとを比
較すべく、更に、倍率を大きくして観察したところ、Ａ
ｒガスのプラズマを用いて改質処理を行ったものでは、
僅かながら、第一の銅膜と、この上に電解銅めっき法に
よって形成された第二の銅膜との界面近傍に微細な空孔
が存在していることが確認できた。しかし、Ｈ ２ガスが
混合されたＡｒガス（３％Ｈ２／Ａｒガス）のプラズマ
を用いる改質処理が介在されている場合には、同じ拡大
倍率でも、第一の銅膜と、この上に電解銅めっき法によ
って形成された第二の銅膜との界面近傍に微細な空孔の
存在は確認できなかった。そこで、 Cu-Seed膜となる第
一の銅膜と第二の銅膜との界面近傍に微細な空孔が生成
されることをより効果的に防止する上では、Ｈ２ガスが
混合されたＡｒガスのプラズマを用いる方が望ましいと
考えられる。
【００４６】以上、添付図面を参照して本発明の好まし
い実施形態を説明したが、本発明はかかる実施形態に限
定されるものではなく、特許請求の範囲の記載から把握
される技術的範囲において種々の形態に変更可能であ
る。
【００４７】例えば、Ｃｕ−ＣＶＤ工程と、めっき工程
との間で、第一の銅膜を活性雰囲気に晒して改質を行う
改質工程の活性雰囲気を作る手段として、プラズマに代
えて、分子を熱分解して生成した遊離活性種を採用する
こともできる。
【００４８】この場合は、図５図示のシステムにおい
て、改質処理チャンバ１５として、真空排気可能なチャ
ンバ内に配置されているタングステン等の高融点金属か
らなる発熱体を１０００℃〜２０００℃程度の高温に維
持しながら原料ガスを導入し、当該原料ガスが発熱体の
表面を通過する際に分解及び／又は活性化される方式の
改質処理チャンバを採用し、原料ガスとして、Ａｒガ
ス、又はＨ２ガスが混合されたＡｒガスを導入するよう
に構成することができる。
【００４９】プラズマ処理を行う図６図示の改質処理チ
ャンバ１５としては、従来公知のプラズマＣＶＤチャン
バを、また、前記の活性雰囲気を作る手段として分子を
熱分解して生成した遊離活性種が採用される改質処理チ
ャンバとしては、従来公知の発熱体ＣＶＤチャンバをそ
れぞれ応用して用いることができる。
【００５０】なお、Ｃｕ−ＣＶＤ工程とめっき工程との
間で、第一の銅膜を活性雰囲気に晒して改質を行う際
に、活性雰囲気を作る手段として前述したプラズマを用
いる場合であっても、分子を熱分解して生成した遊離活
性種を用いる場合であっても、基板（半導体基板）３１
の温度は、−１００℃〜２５０℃の範囲に保持しておく
ことが望ましい。これは、第一の銅膜３４を成膜する前
段のＣｕ−ＣＶＤ工程の成膜温度領域（通常、約２００
℃程度）からあまり高くない温度領域で改質処理するこ
とによって、成膜されている第一の銅膜３４の銅原子が
移動しないようにするためである。第一の銅膜３４は、
その後の電解銅めっき工程での電極としての機能が満足
される厚さであれば、コスト上、薄さを求められるもの
であり、通常は、１００ｎｍ程度以下の厚さにされてい
る。このような薄い第一の銅膜３４に対して、プラズマ
の照射や発熱体から受ける輻射熱等による基板（半導体
基板）３１の温度上昇を防止し、銅原子の移動による流
動化や凝集を妨げるため、改質処理中の基板（半導体基
板）３１は、Ｃｕ−ＣＶＤ工程の成膜温度領域からあま
り高くない、好ましくは、Ｃｕ−ＣＶＤ工程の成膜温度
領域より低い温度領域に保たれていることが望ましい。
ただし、液体窒素の温度（−１００℃）より低くなる
と、実用上、冷媒として液体窒素を用いることができな
くなるので、コストの低減や、装置の簡略化を図れる実
用的な下限の温度としては、−１００℃となる。
【００５１】なお、このような改質処理中の基板（半導
体基板）３１の温度調節は、基板支持機構２３に備えら
れている温度調節機構（不図示）によって行われる。
【００５２】
【発明の効果】この発明のＣｕ薄膜作製方法によれば、
Cu-Seed膜となる第一の銅膜（as depo.膜）を被覆性が
良好なＣＶＤ法によって成膜する工程と、この第一の銅
膜の上に電解銅めっき法によって第二の銅膜を成膜する
工程とを含むＣｕ薄膜の作製において、第一の銅膜と、
その上に電解銅めっき法によって形成される第二の銅膜
との界面近傍に微細な空孔が生成されることを効果的に
防止できる。
【００５３】この結果、本発明のＣｕ薄膜作製方法は、
動作速度の更なる高速化素子に対応できる程度に配線抵
抗が小さい半導体集積回路素子の作製に用いることがで
きる。また、半導体集積回路素子の集積度が増大するこ
とにより、配線部分が微細化され、この部分に流す電流
密度が増加して、更なるエレクトロマイグレーション耐
性が求められる配線の作製にも用いることができる。
【００５４】また、今後、デュアルダマシンやボーダレ
ス配線化が一層進むことが予想されるが、デュアルダマ
シンでは、そのエッチストップに使用されるＳｉＮ膜
が、デュアルダマシンのｖｉａや、溝の形成時に、オー
バーハング状態となってしまう。このオーバーハング状
のＳｉＮ膜の直下へも段差被覆性の良いＣｕ−ＣＶＤ法
を用いて Cu-Seed膜を形成することが試みられている。
【００５５】このような、オーバーハング状のＳｉＮ膜
の直下にＣｕ−ＣＶＤ法を用いて Cu-Seed膜となる第一
の銅膜（as depo.膜）が形成され、この第一の銅膜を電
極とした電解銅めっき法によって第二の銅膜が形成され
る際にも、本発明のＣｕ薄膜作製方法を採用すれば、第
一の銅膜と、その上に電解銅めっき法によって形成され
る第二の銅膜との界面近傍に微細な空孔が生成されるこ
とを効果的に防止できる。
【図面の簡単な説明】
【図１】（ａ）〜（ｅ）は、従来の配線用Ｃｕ薄膜の作
製方法の工程を説明する図である。
【図２】（ａ）〜（ｆ）は、従来の他の配線用Ｃｕ薄膜
の作製方法の工程を説明する図である。
【図３】図２で説明した従来の配線用Ｃｕ薄膜の作製方
法によって作製されたＣｕ薄膜の、めっき後の膜断面の
状態を説明する拡大断面図である。
【図４】図３図示のめっき後の膜断面における第一の銅
膜と第二の銅膜との界面近傍部分を図３図示の状態より
更に拡大して表した拡大断面図である。
【図５】本発明のＣｕ薄膜作製方法に使用し得る装置の
概略構成例を表す図である。
【図６】本発明のＣｕ薄膜作製方法に使用し得る改質処
理チャンバの概略構成例を表す断面図である。
【図７】（ａ）〜（ｆ）は、本発明のＣｕ薄膜作製方法
が、配線用Ｃｕ薄膜に用いられる場合の工程の一例を説
明する図である。
【符号の説明】
１ 半導体基板 ２ 絶縁膜 ３ ＴｉＮ膜（拡散バリア用下地膜） ４ 第一の銅膜 ５ 第二の銅膜 ３１ 基板（半導体基板） ３２ 絶縁膜 ３３ ＴｉＮ膜（下地膜） ３４ 第一の銅膜 ３４ａ Cu-Seed膜（第一の銅膜） １１ 搬送ロボット（基板搬送機構） １２ セパレーションチャンバ（トランスファーチ
ャンバ） １３ ＴｉＮ−ＣＶＤチャンバ １４ Ｃｕ−ＣＶＤチャンバ １５ 改質処理チャンバ １６ アニールチャンバ １７、１８ ロード／アンロードモジュール １３ａ、１４ａ、１５ａ、１６ａ 真空排気機構 １９ ゲートバルブ ２１ａ 真空室 ２３ 基板支持機構 ２４ ガス導入管 ２２ ガス供給器 ２１ｂ 排気室 ２６ 整合回路 ２５ 高周波電源
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/288 Ｈ０１Ｌ 21/288 Ｅ 21/768 21/90 Ｃ (72)発明者 小出 知昭 東京都府中市四谷５丁目８番１号 アネル バ株式会社内 (72)発明者 國信 隆史 東京都府中市四谷５丁目８番１号 アネル バ株式会社内 (72)発明者 鈴木 薫 東京都府中市四谷５丁目８番１号 アネル バ株式会社内 Ｆターム(参考） 4K024 AA09 AB02 AB15 BA09 BB12 DA10 GA01 4K030 AA11 BA01 CA04 DA08 FA10 HA03 LA15 4M104 BB17 BB30 BB32 BB33 CC01 DD22 DD44 DD45 DD52 DD86 DD89 FF17 FF18 FF22 HH01 HH08 HH13 5F033 HH11 HH21 HH32 HH33 HH34 JJ01 JJ11 JJ21 JJ32 JJ33 JJ34 KK01 MM02 MM12 MM13 NN06 NN07 PP02 PP11 PP27 PP33 QQ98 WW03 XX02 XX08 XX13

Claims (7)

    【特許請求の範囲】
  1. 【請求項１】 基体と、当該基体の所定の表面に第一の
    銅膜をＣＶＤ法によって成膜するＣｕ−ＣＶＤ工程と、
    当該第一の銅膜を電極とした電解銅めっき法によって当
    該第一の銅膜上に更に第二の銅膜を成膜するめっき工程
    とを含むＣｕ薄膜作製方法において、 前記Ｃｕ−ＣＶＤ工程と、めっき工程との間に、前記第
    一の銅膜を活性雰囲気に晒して改質を行う改質工程を介
    在させることを特徴としたＣｕ薄膜作製方法。
  2. 【請求項２】 改質工程の活性雰囲気を作る手段として
    プラズマを使用することを特徴とする請求項１記載のＣ
    ｕ薄膜作製方法。
  3. 【請求項３】 改質工程の活性雰囲気を作る手段として
    分子を熱分解して生成した遊離活性種を使用することを
    特徴とする請求項１記載のＣｕ薄膜作製方法。
  4. 【請求項４】 改質工程は、水素を含有したガスが存在
    している活性雰囲気で行われることを特徴とする請求項
    １乃至３のいずれか一項記載のＣｕ薄膜作製方法。
  5. 【請求項５】 改質工程は、基体の温度を−１００℃〜
    ２５０℃の範囲に保って行うことを特徴とする請求項１
    乃至４のいずれか一項記載のＣｕ薄膜作製方法。
  6. 【請求項６】 改質工程は、前記Ｃｕ−ＣＶＤ工程と同
    一の真空内で行うことを特徴とした請求項１乃至５のい
    ずれか一項記載のＣｕ薄膜作製方法。
  7. 【請求項７】 密着性改善工程が、Ｃｕ−ＣＶＤ工程の
    前、Ｃｕ−ＣＶＤ工程と改質工程との間、改質工程とめ
    っき工程との間の少なくとも一箇所で行われることを特
    徴とした請求項１乃至５のいずれか一項記載のＣｕ薄膜
    作製方法。
JP2001132771A 2001-04-27 2001-04-27 Ｃｕ薄膜作製方法 Withdrawn JP2002329682A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2001132771A JP2002329682A (ja) 2001-04-27 2001-04-27 Ｃｕ薄膜作製方法
US10/132,427 US6887522B2 (en) 2001-04-27 2002-04-26 Method for forming a copper thin film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001132771A JP2002329682A (ja) 2001-04-27 2001-04-27 Ｃｕ薄膜作製方法

Publications (1)

Publication Number Publication Date
JP2002329682A true JP2002329682A (ja) 2002-11-15

Family

ID=18980734

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001132771A Withdrawn JP2002329682A (ja) 2001-04-27 2001-04-27 Ｃｕ薄膜作製方法

Country Status (2)

Country Link
US (1) US6887522B2 (ja)
JP (1) JP2002329682A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005017990A1 (ja) * 2003-08-15 2005-02-24 Tokyo Electron Limited 成膜方法、半導体装置の製造方法、半導体装置、基板処理システム
KR100845715B1 (ko) * 2006-12-27 2008-07-10 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 구조 및 그의 형성방법
JP2020013878A (ja) * 2018-07-18 2020-01-23 住友重機械工業株式会社 負イオン照射装置、及び負イオン照射装置の制御方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004221334A (ja) * 2003-01-15 2004-08-05 Seiko Epson Corp 金属素子形成方法、半導体装置の製造方法及び電子デバイスの製造方法、半導体装置及び電子デバイス、並びに電子機器
US7338903B2 (en) * 2004-04-24 2008-03-04 Taiwan Semiconductor Manufacturing Co., Ltd. Sequential reducing plasma and inert plasma pre-treatment method for oxidizable conductor layer
US7579274B2 (en) * 2006-02-21 2009-08-25 Alchimer Method and compositions for direct copper plating and filing to form interconnects in the fabrication of semiconductor devices
US8530347B2 (en) * 2010-10-05 2013-09-10 Freescale Semiconductor, Inc. Electronic device including interconnects with a cavity therebetween and a process of forming the same
TWI527189B (zh) * 2013-12-24 2016-03-21 矽品精密工業股份有限公司 半導體基板及其製法
CN108109928A (zh) * 2017-12-29 2018-06-01 中芯长电半导体（江阴）有限公司 半导体芯片的封装结构及封装方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6277249B1 (en) * 2000-01-21 2001-08-21 Applied Materials Inc. Integrated process for copper via filling using a magnetron and target producing highly energetic ions
US6921712B2 (en) * 2000-05-15 2005-07-26 Asm International Nv Process for producing integrated circuits including reduction using gaseous organic compounds
US6491978B1 (en) * 2000-07-10 2002-12-10 Applied Materials, Inc. Deposition of CVD layers for copper metallization using novel metal organic chemical vapor deposition (MOCVD) precursors
US6423201B1 (en) * 2000-08-23 2002-07-23 Applied Materials, Inc. Method of improving the adhesion of copper
JP4300259B2 (ja) * 2001-01-22 2009-07-22 キヤノンアネルバ株式会社 銅配線膜形成方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005017990A1 (ja) * 2003-08-15 2005-02-24 Tokyo Electron Limited 成膜方法、半導体装置の製造方法、半導体装置、基板処理システム
US7875549B2 (en) 2003-08-15 2011-01-25 Tokyo Electron Limited Fluorine doped carbon films produced by modification by radicals
US8119518B2 (en) 2003-08-15 2012-02-21 Tokyo Electron Limited Noble metal barrier for fluorine-doped carbon films
KR100845715B1 (ko) * 2006-12-27 2008-07-10 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 구조 및 그의 형성방법
JP2020013878A (ja) * 2018-07-18 2020-01-23 住友重機械工業株式会社 負イオン照射装置、及び負イオン照射装置の制御方法
JP7412074B2 (ja) 2018-07-18 2024-01-12 住友重機械工業株式会社 負イオン照射装置、及び負イオン照射装置の制御方法

Also Published As

Publication number Publication date
US6887522B2 (en) 2005-05-03
US20020157610A1 (en) 2002-10-31

Similar Documents

Publication Publication Date Title
US6297147B1 (en) Plasma treatment for ex-situ contact fill
TWI545653B (zh) 利用平滑的未凝聚之銅晶種層對於凹陷特徵部施行之無孔隙銅填充
US6464779B1 (en) Copper atomic layer chemical vapor desposition
US6475912B1 (en) Semiconductor device and method and apparatus for fabricating the same while minimizing operating failures and optimizing yield
JP2004525510A (ja) 拡散バリアを有する銅の配線構造
KR20150000507A (ko) 망간 및 망간 니트라이드들의 증착 방법들
US20090017621A1 (en) Manufacturing method for semiconductor device and manufacturing device of semiconductor device
KR101177576B1 (ko) 구리 금속배선을 위한 통합식 질화탄탈 원자층 증착 방법및 이를 위한 장치
KR20140020203A (ko) Cu 배선의 형성 방법 및 기억매체
JPH05209279A (ja) 金属膜形成装置および金属膜形成法
US6689683B2 (en) Method of manufacturing a semiconductor device
KR102103072B1 (ko) 구리 배선의 제조 방법
JP2002329682A (ja) Ｃｕ薄膜作製方法
KR20180117575A (ko) Cu 배선의 제조 방법 및 Cu 배선 제조 시스템
JP3727277B2 (ja) 半導体装置の製造方法
JP2003243497A (ja) 配線構造及びその形成方法
KR100922905B1 (ko) 성막 방법, 반도체 장치의 제조 방법, 반도체 장치, 프로그램 및 기록매체
US6979645B2 (en) Method of producing a semiconductor device having copper wiring
TWI609095B (zh) 用於氮化錳整合之方法
JP4327407B2 (ja) 銅配線膜形成方法
JP2001053023A (ja) 半導体装置の製造方法及び製造装置
CN108475638B (zh) Cu膜的形成方法
JP2003178999A (ja) 無電解メッキ方法、埋め込み配線の形成方法、及び埋め込み配線
JP2007214593A (ja) 銅配線膜形成方法及び配線膜
JP2000294517A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080313

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090209

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090209

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20100825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100901