JP2004525510A - 拡散バリアを有する銅の配線構造 - Google Patents

拡散バリアを有する銅の配線構造 Download PDF

Info

Publication number
JP2004525510A
JP2004525510A JP2002566544A JP2002566544A JP2004525510A JP 2004525510 A JP2004525510 A JP 2004525510A JP 2002566544 A JP2002566544 A JP 2002566544A JP 2002566544 A JP2002566544 A JP 2002566544A JP 2004525510 A JP2004525510 A JP 2004525510A
Authority
JP
Japan
Prior art keywords
layer
metal
diffusion barrier
nitride
growing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002566544A
Other languages
English (en)
Inventor
キ−ブム キム
イボ ラアイマケルス
ペッカ ジェイ． ソイニネン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASM International NV
Original Assignee
ASM International NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASM International NV filed Critical ASM International NV
Publication of JP2004525510A publication Critical patent/JP2004525510A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H01L21/28562—Selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本発明は、銅配線をもつ半導体デバイスの商品化を促進することができる、半導体デバイスの製造方法を提供する。金属配線ラインの形成工程において、トレンチまたはバイアホール上の拡散バリアとして、ＴｉＮ薄膜32とＡｌ中間層34の両者が使用される。その形成法は、ＴｉＮ薄膜32上にＡｌ薄膜34を成長させ、次にトレンチを銅40で充填する。ＡｌがＴｉＮ層32に拡散し、酸素または窒素と反応することにより、粒界が効果的にスタッフされるので、銅の拡散が効果的に阻止される。
【選択図】図５

Description

【技術分野】
【０００１】
本発明は、半導体デバイスの製造方法、より具体的には、半導体デバイスの製造工程における配線構造体の形成方法に関する。
【背景技術】
【０００２】
半導体集積回路の製造工程は、シリコン基板上にデバイスを形成する工程と、デバイスを電気的に接続する工程に大別される。後者は配線工程またはメタライゼーション工程と呼ばれ、デバイスがより高集積化される場合には、半導体デバイスの製造歩留まりと信頼性を向上させるためのキーポイントとなっている。
【０００３】
配線材料として広く使用されている金属はアルミニウム（Ａｌ）である。しかし、デバイスの集積度が増すと、配線ラインの幅が狭くなり、一方その全長は増加するので、ＲＣ時定数により表される信号伝達遅延時間が大きくなる。さらに、配線ラインの幅の狭小化により、エレクトロマイグレーションまたはストレスマイグレーションによる配線ラインの断線が発生する。したがって、高速で作動し、かつ信頼できるデバイスを製造するためには、配線ライン形成用に、Ａｌの代わりに銅（Ｃｕ）が使用される。銅が使用されるのは、アルミニウム（Ａｌ）に比べてその電気抵抗値が低く、エレクトロマイグレーションおよびストレスマイグレーション耐性がより大きいためである。
【０００４】
しかし、Ｃｕは、低抵抗および高融点という長所以外には、Ａｌのもつ優れた性質をもっていない。例えば、Ｃｕは、Ａｌ2Ｏ3のような高密度の保護層を形成する性質がなく、ＳｉＯ2に対する接合強度が無く、ドライエッチングが困難である。さらに、シリコン中のＣｕの拡散係数は、Ａｌの拡散係数のほぼ１０6倍と大きく、シリコン中に拡散したＣｕは、バンドギャップの間に深い準位を形成するということが知られている。さらに、ＳｉＯ2中の銅の拡散係数が大きいということが知られており、このことによりＣｕライン間を絶縁するＳｉＯ2の絶縁性能が低下する。このように、ＣｕはシリコンおよびＳｉＯ2中の拡散係数が大きいので、半導体デバイスの信頼性を低下させる。したがって、デバイスの信頼性を確保するためには、シリコンまたはＳｉＯ2内へＣｕが急速に拡散することを防ぐことができる拡散バリアが必要とされている。
【０００５】
現在Ｃｕの拡散バリアとして、従来のＡｌ配線ラインの製造工程で広く用いられていたＴｉＮ膜に代わり、スパッタリング法により堆積させたＴａまたはＴａＮ薄膜が使用されている。しかし、スパッタリングを用いてコンタクトまたはトレンチ構造体に拡散バリアを堆積させる場合、デバイスのサイズがより小さくなるとステップカバレージ性が悪化する。この問題に対しては、化学気相堆積（ＣＶＤ）などの、より等方的な成長方法によって拡散バリアを形成するのが有利であることが示唆されている。
【０００６】
しかし、Ｃｕに対する信頼できる拡散バリアを形成する新しい方法の開発には、かなりの長期間を要するので、Ｃｕ配線構造を採用した半導体デバイスの商品化が遅れる可能性がある。
【発明の開示】
【課題を解決するための手段】
【０００７】
本発明は前記の課題を解決することを目的としている。すなわち、本発明は、拡散バリアとして、金属元素ではなく金属の酸化物でスタッフされ（遮断され）た粒界（拡散バリア）を用いる半導体デバイスの製造方法を提供することを目的としている。これにより、Ｃｕ配線構造を有する半導体デバイスの商品化が進展する可能性がある。
【０００８】
本発明に係る一態様によれば、銅のメタライゼーション方法が提供される。半導体基板の上に粒界を含む拡散バリアを形成し、該拡散バリアの上に反応性金属層を成長させる。前記反応性金属の酸化物または窒化物などの拡散バリアに含まれる金属とは別の金属の化合物を、前記拡散バリアの粒界に生成させる。次に銅の層を前記拡散バリア上に成長させる。
【０００９】
一実施の形態では、前記拡散バリアは金属窒化物で構成され、好ましくは、チタン窒化物、タングステン窒化物およびタンタル窒化物から選択される。より好ましくは、この拡散バリアはチタン窒化物で構成される。別の実施の形態では、前記反応性金属はＡｌである。さらに別の実施の形態では、別の金属の化合物が、前記反応性金属層を成長させた後、アニーリングにより粒界に形成される。
【００１０】
別の態様では、本発明は銅のメタライゼーション方法を提供する。半導体基板上に金属窒化物層を成長させ、該金属窒化物層の上に反応性金属層を成長させ、該反応性金属層の上に第２の金属窒化物層を成長させ、さらに前記金属窒化物層の粒界に、前記反応性金属層から金属化合物を生成させる。好ましい実施の形態では、前記金属窒化物層はチタン窒化物で構成され、前記反応性金属はアルミニウムで構成される。
【００１１】
さらに別の態様では、本発明は、反応性金属層で被覆された金属窒化物層を備える、銅配線用の拡散バリアを提供する。金属窒化物層の粒界が、該金属窒化物層に含まれる金属とは別の金属の化合物でスタッフされている。
【００１２】
なお、本明細書では、粒界に化合物の層を形成することにより、「粒界における原子の拡散による移動を防止する」ことを「スタッフ(stuff)する」または「遮断する」と記載する。
【００１３】
一実施の形態において、前記金属窒化物層はチタン窒化物で構成され、前記反応性金属はアルミニウムであり、また前記粒界はアルミニウム酸化物でスタッフされている。別の実施の形態では、前記反応性金属はシリコンであり、前記金属窒化物の粒界はシリコン酸化物でスタッフされている。さらに別の実施の形態では、前記拡散バリアは、前記反応性金属層の上に第２の金属窒化物層をさらに成長させる。
【００１４】
（好ましい実施の形態の詳細な説明）
以下に、添付する図面を参照し、本発明に係る好ましい実施の形態を詳細に説明する。それによって、本発明の目的および利点がよりよく理解されるであろう。
【００１５】
以下に開示する本発明に係る実施の形態は、銅のメタライゼーション方法と、関連する拡散バリア形成方法、及びこれらの方法により形成される拡散バリアに関するものである。しかし、本発明に属する技術分野の専門家であれば、開示する方法および構造は、他の場合にも応用できることが理解されるであろう。
【００１６】
拡散バリアは、物質が拡散により相互に混ざることを防ぐために、２つの物質の間に設けられる層である。半導体デバイスの製造工程では、拡散バリアは、基板と配線材料との間の拡散を防ぐためだけでなく、配線材料が絶縁体膜に拡散することを防ぐためにも利用される。
【００１７】
拡散バリアを大雑把に、パッシブバリア、ノン−バリア、単結晶バリア、犠牲バリアおよびスタッフド（ｓｔｕｆｆｅｄ）バリアに分類することができる。拡散バリアが配線材料と基板との間で熱力学的に安定であれば、それはパッシブバリアまたはノン−バリアである。この２つのバリアは、拡散バリアの粒界を介する拡散性に基づいて区別される。すなわち、粒界を介してほとんど拡散がなければ、拡散バリアはパッシブバリアである。他方、材料（原子）が粒界を介して容易に拡散するとき、拡散バリアは、拡散バリアとして機能しないノン−バリアである。
【００１８】
また、拡散バリアは、それらが熱力学的に不安定であり、配線材料または基板のいずれかと反応すれば、犠牲バリアである。この場合、犠牲バリア自体が配線材料または基板材料と反応して材料（原子）の拡散を防止する。犠牲バリアは反応により消費されるので、完全に消費されたときに、拡散バリアとしての機能を失う。拡散バリアがその機能を果たすことができない場合、それは「拡散バリア不良（ｆａｉｌｕｒｅ）」と呼ばれる。したがって、予め決まった時間を経過した後に、犠牲拡散バリア不良が生じることになるが、その時までは犠牲拡散バリアとしての機能を果たす。
【００１９】
Ｃｕ配線の拡散バリア不良は、以下の３つの原因のうちの１つの結果であることが多い。
【００２０】
１）転位または空格子点などの、拡散バリアの欠陥を介するＣｕまたは基板原子の拡散、
２）多結晶拡散バリアの粒界を介するＣｕまたは基板原子の拡散、
３）拡散バリアとＣｕまたは基板材料との化学反応。
【００２１】
熱力学的に安定な拡散バリアの不良は、主に上の２）、すなわち、多結晶拡散バリアの粒界を介するＣｕまたは基板原子の拡散による。これは、粒界を介するＣｕまたは基板原子の拡散が、結晶粒を通る拡散よりはるかに容易に起こるためである。したがって、粒界を介する拡散を防ぐことは非常に重要である。
【００２２】
粒界を介する拡散を防ぐいくつかの手法がある。第１に、粒界が全くない単結晶またはアモルファス結晶を用いて拡散バリアを形成すると、粒界拡散を回避することができる。第２の手法は、存在する粒界をブロックすることである。多結晶薄膜の粒界をブロックすることは、「スタッフィング」と呼ばれ、その結果「スタッフドバリア」となる。 拡散バリアの「スタッフィング」方法として、窒素スタッフィングと酸素スタッフィングを用いる方法が研究された。拡散バリアに存在する窒素または酸素と金属元素との反応により、拡散バリアの粒界に、窒化物または酸化物の析出物が形成された。これらの析出物は拡散バリアの粒界をスタッフする。アルミニウムメタライゼーションにおいて通常使用されるＴｉＮ拡散バリアの場合、バリア性を向上させる１つの方法は、Ｎ2もしくはＯ2雰囲気中におけるＰＶＤまたはＣＶＤによりＴｉＮ薄膜を成長させ、そのＴｉＮ薄膜をアニーリングすることにより、導入された酸素により粒界をスタッフすることである。この場合、ＴｉＮの粒界に拡散した酸素はＴｉと反応してチタン酸化物を生成し、チタン酸化物が粒界をスタッフすると考えられている。
【００２３】
窒素または酸素によるスタッフィングは、Ａｌでは効果的であるが、Ｃｕでは効果がない。具体的には、アニーリングの際にＴｉＮ膜に導入された酸素の多くは、ＴｉＮの粒界を通って拡散しＴｉＮ結晶粒の表面を酸化する。チタン酸化物としての酸素は、粒界を通って拡散するＡｌと容易に反応してＡｌ2Ｏ3を生成する。しかし、Ｃｕの場合には、銅酸化物の生成エンタルピが、Ｔｉ酸化物の生成エンタルピより小さい。したがって、粒界を通って拡散するＣｕ原子は、チタン酸化物から酸素原子を奪うことができず、銅酸化物を生成することがない。次の表１に、チタン酸化物、アルミニウム酸化物および銅酸化物の生成エンタルピを示す。
【００２４】
【表１】
Figure 2004525510
【００２５】
前記のように、アニーリングによりその中に酸素が導入されたＴｉＮ薄膜は、Ａｌとの組み合わせでは優れたスタッフド拡散バリアとして機能し得るが、Ｃｕとの組み合わせではほとんど効果がない。さらに、Ｃｕは窒素との反応性がほとんどないので、窒素等の不純物を取り込むことにより拡散バリアとしての特性を向上させることが困難である。
【００２６】
同様に、銅酸化物の生成エンタルピは、Ｔｉ酸化物の生成エンタルピより小さいので、ＣｕはＴｉＮ粒界で酸化物を生成することがない。次の表２に、様々な金属の酸化物生成エンタルピを示す。
【００２７】
【表２】
Figure 2004525510
【００２８】
表２に示したように、Ｔｉ酸化物より大きな酸化物生成エンタルピをもつＡｌ、Ｚｒ、Ｃｒ、Ｖ、Ｎｂ、ＨｆおよびＴａなどの金属は、それらがＴｉＮ粒界に沿って拡散する際、Ｔｉに結合した酸素原子と反応することにより酸化物を生成する。したがって、粒界をスタッフするためにこれらの金属を使用することができる。
【００２９】
ＴｉＮ薄膜の場合には、Ａｌ配線ラインにおいて、ＴｉＮ薄膜に含まれる酸素とＡｌが結合して粒界をスタッフする酸化物が生成するので、生成したＡｌ酸化物が効果的な拡散バリアとして機能しうる。このように、酸化物生成エンタルピが拡散バリアの金属元素の酸化物生成エンタルピより低いレベルにある金属を、その金属の酸化物で拡散バリアの粒界をスタッフするために使用することが可能で、Ｃｕ配線ラインにおいて効果的な拡散バリアを形成することができる。したがって、本発明に係る一実施の形態では、粒界をスタッフするのに十分な量の酸素などの化合材料（ｃｏｍｐｏｕｎｄｉｎｇ ｍａｔｅｒｉａｌ：反応元素）が、拡散バリアに導入される。１つの手順では、好ましくは、酸素はスタッフィングステップの前に拡散バリアに導入される。粒界を介してその材料（原子）を移動させることにより、粒界に酸化物を生成させるためには、アニーリングを実施することが好ましい。
【００３０】
本発明に係る一実施の形態では、酸化物を生成する傾向が強い反応性金属元素を、金属元素を含むガスまたはそのイオンを含む溶液の使用などにより、薄膜の形態として拡散バリアの上に成長または形成させる。こうして拡散バリアはその中に少量のその金属元素を含む。金属元素を堆積させる場合には、その金属薄膜は、Ｃｕ層への金属元素の拡散が制限され、またＣｕ層の電気抵抗値が影響を受けないように、できるだけ薄く形成する。
【００３１】
図１から図６に、本発明の実施の形態に係る半導体デバイスの製造方法を示す。図１は、半導体デバイスの一部分を示す断面図であり、基板１０およびその上に形成された絶縁体膜２０を含んで構成されている。半導体基板１０上には、例えば、ＭＯＳトランジスタ、接合型バイポーラトランジスタおよび抵抗器などの複数の素子が形成されている。これらの素子は、図示されている段階の前に実施された製造工程によりすでに形成されている。図示されている半導体デバイスは多層配線構造であってもよい。この場合には、基板１０は半導体素子および素子を電気的に接続する金属層を含んでいてもよい。絶縁体膜２０は、例えば、ＳｉＯ2、Ｓｉ3Ｎ4、またはドープされたガラス膜であってもよい。これらの膜は、その組成に応じて、ＣＶＤまたはＰＥＣＶＤ法により形成することが好ましい。好ましい実施の形態では、絶縁体膜２０は、ＣＶＤ法により成長させたＳｉＯ2で形成されている。
【００３２】
次に、図２に示したように、バイアまたはトレンチ２２を絶縁体膜２０に形成する。バイアまたはトレンチ２２の領域を画定するマスクを用いて、反応性イオンエッチングを行うことにより、バイアまたはトレンチ２２を形成することができる。金属ラインが基板に形成された素子またはより下の金属ラインに接続するのに用いられるコンタクトホールの場合には、このバイアは絶縁体膜２０を貫いて基板１０に達する。しかし、コンタクトホール以外のフィールド領域では、バイアは基板１０に達することがなく、代わりに、トレンチ２２が形成され、その中に金属ラインが形成される。図１から図６は、フィールド領域に形成されたトレンチ２２を示す断面図であり、当分野の技術者であれば、これらの断面図がダマシンメタライゼーションの１つの段階と認識できるであろう。
【００３３】
図３は、トレンチ２２が形成された絶縁体膜２０上に、ＴｉＮ薄膜３２がＣＶＤにより堆積されたステップを示す図である。ＴｉＮ薄膜３２は、約１００Åの厚さに形成することが好ましい。この後、酸素または窒素などの化合材料（反応元素）を、ＴｉＮ薄膜３２の粒界に導入する処理を実施する。特に、粒界には酸素を導入することが好ましい。ＴｉＮ薄膜３２を空気に曝すことによる炉内でのＴｉＮ膜のアニーリング、またはＯ2−プラズマ中の活性酸素によるＴｉＮ薄膜の処理により、粒界への酸素の導入を行うことができる。
【００３４】
図４は、例えばＣＶＤにより、ＴｉＮ薄膜３２上に、中間金属層として機能するＡｌ薄膜３４を形成した段階を示す断面図である。好ましい実施の形態では、Ａｌ薄膜３４は、約０．１ｎｍ〜２．０ｎｍの厚さに形成する。ＴｉＮ薄膜３２とＡｌ薄膜３４とで構成された二重の層３０は、アニーリング処理後に新たに生成した拡散バリアとして機能する。
【００３５】
図５は、二重の層３０の上にＣｕ層４０を形成することにより、トレンチ２２を埋めた段階を示す断面図である。Ｃｕ層４０は、ＰＶＤ、電解メッキまたはＭＯＣＶＤにより形成することが好ましい。Ｃｕ層の形成完了後、半導体デバイスの表面を、図６に示したように平坦化する。この平坦化は、ＴｉＮ薄膜３２、Ａｌ薄膜３４およびＣｕ層４０が非選択的に除去されるような方法、例えば、化学機械研磨（ＣＭＰ）法により実施することが好ましい。ＣＭＰは、絶縁層２０上のＣＭＰシールドに対して選択的であるという特長がある。別の実施の形態では、非選択的プラズマエッチング法により、平坦化を実施することができる。平坦化後には、Ｃｕ配線５０が露出しており、またＴｉＮ薄膜３２およびＡｌ薄膜３４を備える拡散バリア３０が、絶縁体膜２０とＣｕ配線５０の間に存在している。前記のステップにおいては、Ａｌ膜の形成後、アニーリング処理を少なくとも１回実施する。
【００３６】
図８および９は、本発明に係る一実施の形態に従って実現されたＣｕ配線構造体の実験例を示す図である。図に示した例の場合には、８インチのシリコンウェハ上に、１つのＴＤＭＡＴ前駆体を用いる熱分解成長法により、ＴｉＮ層を約２００Åの厚さに成長させた。そのウェハを、縦横１インチの大きさの試料に切断し、その上にＡｌおよびＣｕの層を、ＤＣマグネトロンスパッタリングを用いて順に成長させた。真空雰囲気中、５×１０6Ｔｏｒｒ（６．７×１０8Ｐａ）より低い圧力下でアニーリングを実施した。温度を５０℃ずつ段階的に上げて、約５００〜７００℃の温度で、１時間アニーリングを実施した。アニーリング後の各試料のシート抵抗を４探針法を用いて測定した。図８は、Ａｌ薄膜の厚さとアニーリング温度とシート抵抗値の測定結果の関係を示すグラフである。図８に示されているように、Ａｌ薄膜が１０ｎｍ以上の厚さに形成された試料Ｃ、Ｄは、Ｃｕ層だけが形成された試料Ａに比べて、Ｃｕの拡散が効果的に防止されている。
【００３７】
拡散バリア不良が生じる温度を推定するために、薬液を用いて、Ｃｕ層、Ａｌ膜およびＴｉＮ膜を除去し、次にシリコン表面を、Ｓｅｃｃｏエッチング処理した。図９Ａ〜９Ｄは、エッチングにより露出したシリコン表面上のエッチピットを示すＳＥＭ（走査型電子顕微鏡）写真である。図９Ａ〜９Ｄはそれぞれ、図８の４つの試料（Ａ、Ｂ、ＣおよびＤ）に対応し、全て６５０℃でアニーリング処理されたものである。図９Ａ〜９Ｄに示されているように、エッチピットの大きさと密度は、Ａｌ膜の厚さの増加に伴なって急激に低下している。
【００３８】
バリア不良が生じる温度を推定した結果、拡散バリア不良は、Ａｌ膜なしでＣｕ層だけを形成させた試料では、真空下、５００℃で１時間、アニーリングを行った後に発生した。Ａｌ膜の厚さが１０ｎｍ以上、または別の膜がＡｌ膜の上に形成された試料では、同じ雰囲気下、７００℃で１時間、アニーリングを行った後においても、拡散バリア不良は起こらなかった。これらの結果から、形成されたＣＶＤ−ＴｉＮ薄膜は酸素を２０原子％以上含むということが理解される。その理由は、ＴｉＮ薄膜の微細構造は、ＴｉＮ薄膜と接触するＡｌがアニーリング中にＴｉＮ粒界に拡散して、粒界でＡｌ酸化物を生成するのに十分多孔性であるため、Ｃｕの拡散を阻止することができるＡｌ酸化物が生成するからである。
【００３９】
上記のように、特定の実施の形態を例示し説明したが、当分野の技術者であれば、様々な変更、改良が可能なことが明らかであろう。例えば、前記の実施の形態では、Ａｌ薄膜は、単一のＴｉＮ拡散バリア上の中間金属層として形成されたが、ＴｉＮ拡散バリアを複数層の構造に形成することもできる。複数層のＴｉＮ拡散バリアの場合、Ａｌ膜は、複数層のＴｉＮ拡散バリアの層間に形成される。
【００４０】
図７は、２層のＴｉＮ拡散バリアを含む場合を示す断面図である。図７を参照すると、第１のＴｉＮ薄膜３２−１を、好ましくはＣＶＤを用いて、絶縁体膜２０上に成長させ、次に酸素でその粒界をスタッフする処理を実施する。その後、第１のＴｉＮ薄膜３２−１の上にＡｌ薄膜を成長させる。すでに述べたように、中間Ａｌ金属層は、好ましくは、第１のＴｉＮ薄膜３２−１上に薄膜の形態で成長させるか、または接合層を、Ａｌ含有ガスまたはＡｌイオンを含む溶液を用いてＴｉＮ膜上に形成する。
【００４１】
続いて、第２のＴｉＮ薄膜３２−２を、ＣＶＤを用いて中間金属層上に成長させ、複数層のＴｉＮ拡散バリアを形成する。さらに、Ｃｕ層４０を、前記の方法により第２のＴｉＮ膜３２−２上に成長させる。第２のＴｉＮ薄膜３２−２の形成後、形成された構造体に少なくとも１回、アニーリングを施すことが好ましい。図７に示した構造体では、アニーリング中に、Ａｌは、第１および第２のＴｉＮ薄膜３２−１、３２−２へ拡散し、膜中に存在するＯ2と化合して、第１および第２のＴｉＮ薄膜３２−１、３２−２の粒界でＡｌ酸化物を生成して、Ｃｕの拡散を効果的に阻止するように作用する。さらに、Ｃｕの拡散を一層効果的に阻止するために、第２のＴｉＮ薄膜３２−２上に、さらに中間金属層を形成してもよい。
【００４２】
上記の本発明に係る実施の形態では、Ａｌを中間金属層として用いたが、表２に示したように、Ｔｉより酸化物生成傾向が強いＺｒ、Ｃｒ、Ｖ、Ｎｂ、ＨｆまたはＴａもまた中間金属層を形成する元素として用いることができる。別の言い方をすると、中間金属層は、拡散バリア層を形成する金属元素より、酸化物を生成しやすい金属元素で構成される。
【００４３】
さらに、ＰＶＤ、電解メッキ、無電解メッキ、湿式化学接触（ｗｅｔ ｃｈｅｍｉｃａｌ ｃｏｎｔａｍｉｎａｔｉｏｎ）および原子層成長（ＡＬＤ）などのＣＶＤ以外の方法により、中間金属層を形成することもできる。
【００４４】
前記の実施の形態では、拡散バリアをＴｉＮで形成したが、拡散バリアとしてＴａＮまたはＷＮを用いて、ＣＶＤ法により成長させてもよい。さらに、前記の実施の形態は、絶縁体膜上に配置されるＣｕ配線構造体の形成に関連した方法である。しかし、実際の半導体デバイスの製造工程では、基板上に形成された素子配線用金属ラインまたはより下層の金属ラインに接続するコンタクトホールの形成も行われる。このコンタクトホールを備える構造体では、拡散バリアは基板またはコンタクトホールの下に位置するより下の金属ライン上に形成され、中間金属層は拡散バリア上に形成され、Ｃｕ層が中間金属層上に形成される。本発明の実施の形態に係るさらに別の形態では、Ｃｕ層はコンタクトホール内に形成されるのではなく、オーミックコンタクトが中間金属層だけを用いて行われ、Ｃｕ配線構造はフィールド領域にだけで用いられる。
【００４５】
前記のように、新規な拡散バリアは、従来のＡｌ配線構造体で用いられる拡散バリア層、例えばＴｉＮ膜を備える層と、好ましくは、Ａｌ、Ｚｒ、Ｃｒ、Ｖ、Ｎｂ、ＨｆおよびＴａから選択される金属で構成された中間金属の超薄膜とを結合する。より簡単な方法で銅ライン用の拡散バリアを形成することにより、ライン材料が銅である場合でも、商品化を前進させることができる。
【００４６】
別の実施の形態では、粒界を含む拡散バリアを半導体基板上に成長させる。好ましくは、この半導体バリアは、チタン窒化物、タングステン窒化物またはタンタル窒化物などの金属窒化物を含む。より好ましくは、拡散バリアはチタン窒化物である。反応性金属の薄い層をこの拡散バリア層の上に成長させる。反応性金属は、金属窒化物層の粒界内に広がり反応元素、特に窒素または酸素と反応して、粒界をスタッフする、拡散バリア層に含まれる金属とは別の金属の化合物を生成する。反応性金属は、アニーリング処理中に酸素と反応して金属酸化物を生成するものであることが好ましい。反応性金属層を成長させる前に、この酸素を金属窒化物層に導入しておくことができる。別の方法として、アニーリング中に酸素を供給してもよい。
【００４７】
さらに別の実施の形態では、粒界を含む拡散バリアを半導体基板に形成する。この拡散バリアは、チタン窒化物、タングステン窒化物またはタンタル窒化物などの金属窒化物を含むことが好ましい。もっとも好ましい拡散バリアは、チタン窒化物である。この拡散バリア層の上に、反応性金属の薄い層を形成する。次に、反応性金属層の上に第２の金属窒化物の層を成長させることによりラミネート構造体を形成する。
【００４８】
図１０は、ＴｉＮ／Ａｌ／ＴｉＮ構造体を形成する工程を示すフローチャートである。ステップ１７０で、ＡＬＤ法により、半導体基板上に厚さ５ｎｍのＴｉＮ層を成長させる。次に、ステップ１７２で、ＡＬＤ法により、ＴｉＮ層上に厚さ２ｎｍのアルミニウム層を成長させる。最後に、ステップ１７４で、ＡＬＤ法により、アルミニウム層上に厚さ５ｎｍのＴｉＮ層を成長させる。
【００４９】
さらに別の実施の形態では、さらに金属層を成長させる。このようにして、粒界を含む拡散バリアを半導体基板上に形成する。この拡散バリア層は、ＴｉＮなどの金属窒化物であることが好ましい。アルミニウム層などの第１の反応性金属層をその上に成長させる。次に、第２の金属層を、この第１の反応性金属層上に成長させる。次に、金属窒化物層などの第２の拡散バリア層を、この第２の金属層上に成長させる。一実施の形態によれば、第２の金属層は、第１の反応性金属層の表面を覆うもので、チタンの金属層である。なお、第２の金属層は、金属窒化物層などの第２の拡散バリア層の成長に用いられる窒素源化学物質から第１の反応性金属層を保護する働きをするものである。図１１は、この実施の形態に係る構造体の製造工程を示すフローチャートである。
【００５０】
図１１に示されているように、ステップ１９０で、基板表面上に、例えばＡＬＤ法により、厚さ５ｎｍのＴｉＮ層を成長させる。次に、ステップ１９２で、ＴｉＮ表面上に、例えばＡＬＤにより、厚さ２ｎｍのアルミニウム層を成長させる。次に、ステップ１９４で、例えばＡＬＤ法により、アルミニウム表面上に厚さ１ｎｍのＴｉ層を成長させる。このＴｉ層は、第２の金属窒化物層を成長させるために使用される窒素源化学物質からアルミニウム層を保護する働きをするものである。最後に、ステップ１９６で、例えばＡＬＤ法により、チタン表面上に厚さ４ｎｍのＴｉＮ層を成長させる。ＡＬＤ法による処理では、反応性の高い原料化学物質を使用することが多い。したがって、ＴｉＮ層を成長させるステップ１９６の開始時に、窒素源化学物質を、チタン金属（ステップ１９４で成長させたもの）と反応させ、チタン金属をチタン窒化物に窒化させることもある。この場合、得られる薄膜構造体は、ＴｉＮ／Ａｌ／Ｔｉ／ＴｉＮではなく、ＴｉＮ／Ａｌ／ＴｉＮである。
【００５１】
前記の各実施の形態においては、粒界の反応性金属と化合させるために、反応性金属の層を成長させる前に、粒界を含む拡散バリアを酸素または窒素で処理してもよい。このような処理には、例えば、大気中の酸素に曝すこと、酸素ガスを含む雰囲気下でのアニール処理またはＯ2プラズマによる処理を含めることができる。これらの処理により、酸素または窒素が拡散バリアの粒界に導入される。これらの反応元素は、遊離した酸素または窒素などの未反応状態で存在する元素でも、粒界で拡散バリアの金属とすでに反応し、例えばＴｉＯ2として存在するものでもよい。反応性金属を成長させた後、いずれかの時点で、反応性金属と金属窒化物層の粒界に存在する酸素または窒素とが反応して、粒界をスタッフする酸化物または窒化物が生成するように、アニーリングを実施する。この金属酸化物または窒化物には、金属窒化物中の金属とは異なる、前記の反応性金属が取り込まれる。
【００５２】
別の実施の形態に係る方法として、反応性金属層を成長させた後、酸素の存在下でアニーリングを実施してもよい。ラミネート構造を形成する場合には、第１の反応性金属層を成長させた直後、または次の反応性金属および／またはさらに金属窒化物層を成長させた後、酸素ガス雰囲気下でアニーリングを実施してもよい。酸素ガス雰囲気下でのアニーリング中に、反応性金属層と酸素との反応により、拡散バリアの粒界をスタッフする金属酸化物が生成する。
【００５３】
本明細書では、用語「反応性金属」または「元素状の金属（ｅｌｅｍｅｎｔａｌ ｍｅｔａｌ）」は、酸素と反応して酸化物を、または窒素と反応して窒化物を生成し拡散バリア層、特に金属窒化物層の粒界をスタッフすることができる元素を意味する。反応性金属には、以下のものに限定されるものではないが、アルミニウム、シリコン、チタン、周期律表のIVＢ、VＢおよびVIＢ族の金属、例えばＺｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、ＭｏおよびＷ、ゲルマニウム、マグネシウム、イットリウム、ランタン、ならびにランタニド系列を含む周期律表のIII族の金属（例えば、Ｓｃ、Ｃｅ、ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、ＹｂおよびＬｕ）が含まれる。
【００５４】
ＰＶＤ、ＣＶＤ、ＡＬＤおよびＰＥＡＬＤ法を含めて、当技術分野において知られているいずれかの方法により、金属窒化物層、例えばＴｉＮ層を形成することができる。ダマシントレンチおよび／またはコンタクトバイアの内側の形状に沿って金属窒化物層が形成されるように、ＡＬＤ法により被覆することが好ましい。
【００５５】
一実施の形態では、ＴｉＮ層を、好ましくは原子層（ＡＬＤ）法により、より好ましくはプラズマ原子層成長（ＰＥＡＬＤ）法により形成する。図１２は、ＰＥＡＬＤ法により、ＴｉＮ層を形成する例を示すフローチャートである。ステップ１００で、チタン源化学物質を反応チャンバにパルスする。チタン源化学物質の分子は基板の表面に吸着して、自己制限的に単分子層以下の層を形成する。ステップ１０２で、余剰なチタン源化学物質および生じた反応副生物を取り除く。次に、ステップ１０４で、水素ラジカルを発生させ、水素ラジカルをパルスする時間の間、基板表面と接触させる。基板に吸着しているチタン源化学物質の分子は、水素ラジカルにより元素状のチタンに還元される。ステップ１０６で、余剰の水素ラジカルおよび反応副生物を取り除く。ステップ１０８で、窒素源化学物質を反応チャンバにパルスする。ステップ１１０で、余剰の窒素源化学物質を取り除く。これらのステップを含むサイクル１１２を、ＴｉＮ層が所定の厚さに成長するまで繰り返す。なお、ＴｉＮ層の典型的な厚さは５ｎｍ〜１０ｎｍである。
【００５６】
図１３は、ＰＥＡＬＤ法により、ＴｉＮ層を形成することができる別の工程を示すフローチャートである。ステップ１００で、チタン源化学物質を、反応チャンバにパルスする。チタン源化学物質の分子は、基板表面に吸着して、自己制限的に単分子層以下の層を形成する。ステップ１０２で、余剰のチタン源化学物質と生じた反応副生物を取り除く。ステップ１２０で、窒素ラジカルを発生させ、窒素ラジカルをパルスする時間の間、基板表面と接触させる。金属窒化物を生成するのに使用することができる、いくつかの窒素源化学物質の例には、Ｎ、ＮＨおよびＮＨ2のラジカル、ならびに励起Ｎ2 *が含まれる。基板に吸着しているチタン源化学物質分子は、窒素ラジカルと反応して、表面に窒化チタンを生成する。ステップ１２２で、余剰の窒素ラジカルおよび反応副生物を取り除く。上記のステップを含むサイクル１２４を、ＴｉＮ層が所定の厚さに成長するまで繰り返す。なお、ＴｉＮ層の典型的な厚さは５ｎｍ〜１０ｎｍである。
【００５７】
ＰＶＤ、ＣＶＤ、ＡＬＤまたはプラズマＡＬＤ（ＰＥＡＬＤ）法などの、当技術分野において知られているいずれかの方法により、反応性金属層もまた形成させることができる。一実施の形態では、ＡＬＤにより金属層を成長させる。ＡＬＤ法で使用する反応性金属層の原料化学物質には、例えばアラン、アルキルアルミニウム、シラン、ゲルマン、テトラキス（エチルメチルアミノ）チタンなどのアルキルアミノチタン化合物、およびシクロペンタジエニル金属化合物が含まれる。
【００５８】
アルミニウムなどの反応性の高い金属薄膜の場合、ＡＬＤ法では、好ましくは、パルス状プラズマと、パージおよびキャリア用の不活性ガスとを使用する。不活性ガスは、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、水素（Ｈ2）およびこれらの混合ガスで構成されたグループから選択されることが好ましい。
【００５９】
例えば、一実施の形態では、図１４に概略の工程が示されているように、元素状のアルミニウム層をＰＥＡＬＤにより成長させる。ステップ１３０で、アルミニウム源化学物質を反応チャンバにパルスする。アルミニウム層の成長に用いられるＡｌ源化学物質には、アランおよびアルキルアルミニウム（例えば、トリメチルアルミニウム）が含まれる。好ましいアルミニウム源化学物質はジメチルエチルアミンアラン（ＤＭＥＡＡ）であり、これにはアルミニウム−炭素結合がないので、アルミニウム層が炭素で汚染されにくい。ＤＭＥＡＡを使用する場合、その温度を、好ましくは、熱分解温度より下、通常約１２０℃以下、より好ましくは約１００℃以下、また凝縮温度以上に維持する。
【００６０】
アルミニウム源化学物質分子を基板表面に吸着させた後、ステップ１３２で、余剰のアルミニウム源化学物質分子および生じた反応副生物を取り除く。ステップ１３４で、水素ラジカルを発生させ、水素ラジカルをパルスする時間の間、基板表面と接触させる。吸着しているアルミニウム源化学物質の分子と、水素ラジカルとを反応させ、基板表面に元素状のアルミニウムを生成させる。ステップ１３６で、余剰の水素ラジカルおよび反応副生物を取り除く。上記のステップを含むサイクル１３８を、元素状のアルミニウム層が所定の厚さに成長するまで繰り返す。なお、アルミニウム金属層の典型的な厚さは２ｎｍである。
【００６１】
別の実施の形態では、ＣＶＤ法により、元素状のアルミニウム層を成長させる。ＣＶＤ法によるアルミニウム層の成長方法は、例えば、Ｋｉｍ等（「ジメチルエチルアミンアランの化学気相成長によるアルミニウム薄膜の微細構造と成長速度(Microstructure and deposition rate of aluminum thin films from chemical vapor deposition with dimethylethylamine alane)」,Appl.Phys.Lett.68(25):3567-3569(1996))およびLi等(「ジメチルエチルアミンアラン有機金属化学気相成長によりスパッタ窒化チタン／シリコン基板上に形成されたアルミニウム膜の構造特性評価(Structural characterization of aluminum films deposited on sputtered-titanium nitride/silicon substrate by metalorganic chemical vapor deposition from dimethylethylamine alane),Appl.Phys.Lett.67(23):3426-3428(1995)」)に記載されており、これらのいずれも、本明細書には参考文献として含まれる。いずれの方法においても、好ましいアルミニウム源化学物質はＤＭＥＡＡである。
【００６２】
図１５は、ＡＬＤ法により、元素状のチタン層を形成する工程を示すフローチャートである。ステップ１５０で、チタン源化学物質を、反応チャンバにパルスする。チタン源化学物質の分子は、基板表面に吸着し、自己制限的に１分子層以下の層を形成する。ステップ１５２で、余剰のチタン源化学物質および生じた反応副成物を取り除く。ステップ１５４で、水素ラジカルを生成させ、水素ラジカルをパルスする時間の間、基板の表面と接触させる。基板に吸着しているチタン源化学物質の分子と水素ラジカルとが反応し、基板表面に元素状チタンが生成する。ステップ１５６で、余剰の水素ラジカルおよび反応副生物を取り除く。上記のステップを含むサイクル１５８を、元素状のチタン層が所定の厚さに成長するまで繰り返す。なお、チタン金属層の典型的な厚さは０．５ｎｍ〜２ｎｍである。
【００６３】
さらに別の実施の形態では、スタッフされる拡散バリアを、ＡＬＤ法による第１のＴｉＮ層の成長、第１のＴｉＮ層上へのＡＬＤ法またはＣＶＤ法によるアルミニウム層の成長、そしてアルミニウム層上へのＡＬＤ法による第２のＴｉＮ層の成長により形成する。この構造体には、アルミニウム層の成長後または第２のＴｉＮ層成長後のいずれかに、酸素が存在する雰囲気下でアニーリングを行う。酸素雰囲気下でのアニーリング中に、アルミニウムと酸素とが反応して、片方または両方のＴｉＮ層の窒化物粒界をスタッフするＡｌ2Ｏ3を生成する。
【００６４】
さらに別の実施の形態では、スタッフされた拡散バリアを、ＴｉＮ層の成長、その上へのシリコン層の成長、その上への任意に選択されたＴｉＮ層の成長、そしてシリコンと酸素とが反応してＴｉＮ層の粒界をスタッフするシリコン酸化物を生成させるようなアニーリングを行うことによって形成する。
【００６５】
以上、ある特定の好ましい実施の形態により本発明を説明したが、本発明が属する技術分野の専門家であれば、本明細書に開示した事項を考慮し、別の実施の形態をなし得ることが明らかであろう。したがって、本発明は、詳述した好ましい実施の形態によって限定されるものとは想定されておらず、添付する特許請求の範囲における記載を基に、本発明に係る技術的範囲が解釈されるべきである。
【図面の簡単な説明】
【００６６】
【図１】本発明の実施の形態によるＣｕ配線構造体を形成する工程における構造体の構成を示す断面図である。
【図２】本発明の実施の形態によるＣｕ配線構造体を形成する工程における構造体の構成を示す断面図である。
【図３】本発明の実施の形態によるＣｕ配線構造体を形成する工程における構造体の構成を示す断面図である。
【図４】本発明の実施の形態によるＣｕ配線構造体を形成する工程における構造体の構成を示す断面図である。
【図５】本発明の実施の形態によるＣｕ配線構造体を形成する工程における構造体の構成を示す断面図である。
【図６】本発明の実施の形態によるＣｕ配線構造体を形成する工程における構造体の構成を示す断面図である。
【図７】本発明の別の実施の形態に係るＣｕ配線構造体の構成を示す断面図である。
【図８】従来の構造体と本発明の一実施の形態に従って形成された構造体とを比較して、実験で得られたＣｕ配線構造体のＡｌ薄膜の厚さとアニーリング温度と試料のシート抵抗値との関係を示すグラフである。
【図９Ａ】従来の構造体と本発明の一実施の形態に従って形成された構造体とを比較して、実験で得られたＣｕ配線構造体のＣｕ、ＡｌおよびＴｉＮ層のエッチング後に露出されたシリコン表面上のエッチピットを示すＳＥＭ写真である。
【図９Ｂ】従来の構造体と本発明の一実施の形態に従って形成された構造体とを比較して、実験で得られたＣｕ配線構造体のＣｕ、ＡｌおよびＴｉＮ層のエッチング後に露出されたシリコン表面上のエッチピットを示すＳＥＭ写真である。
【図９Ｃ】従来の構造体と本発明の一実施の形態に従って形成された構造体とを比較して、実験で得られたＣｕ配線構造体のＣｕ、ＡｌおよびＴｉＮ層のエッチング後に露出されたシリコン表面上のエッチピットを示すＳＥＭ写真である。
【図９Ｄ】従来の構造体と本発明の一実施の形態に従って形成された構造体とを比較して、実験で得られたＣｕ配線構造体のＣｕ、ＡｌおよびＴｉＮ層のエッチング後に露出されたシリコン表面上のエッチピットを示すＳＥＭ写真である。
【図１０】ＡＬＤ法によるＴｉＮ／Ａｌ／ＴｉＮの成長工程を示すフローチャートである。
【図１１】ＡＬＤ法によるＴｉＮ／Ａｌ／Ｔｉ／ＴｉＮの成長工程を示すフローチャートである。
【図１２】プラズマを用いる原子層成長（ＡＬＤ）法による、ＴｉＮの成長工程を示すフローチャートである。
【図１３】窒素ラジカルを用いるプラズマＡＬＤ（ＰＥＡＬＤ）法による、ＴｉＮの成長工程を示すフローチャートである。
【図１４】水素ラジカルを用いる元素状アルミニウムの成長工程を示すフローチャートである
【図１５】水素ラジカルを用いるＡＬＤ法による元素状チタンの成長工程を示すフローチャートである。

Claims (58)

  1. 半導体基板上に、粒界を含む拡散バリアを形成するステップと、
    該拡散バリア上に、反応性金属層を成長させるステップと、
    前記拡散バリアの粒界に別の金属の化合物を生成させるステップと、
    前記拡散バリア上に、銅の層を成長させるステップと、
    を含む銅のメタライゼーション方法。
  2. 前記拡散バリアが、金属窒化物を含む請求項１に記載の銅のメタライゼーション方法。
  3. 前記拡散バリアが、チタン窒化物、タングステン窒化物およびタンタル窒化物のうちから選択される金属窒化物を含む請求項２に記載の銅のメタライゼーション方法。
  4. 前記拡散バリアが、チタン窒化物を含む請求項３に記載の銅のメタライゼーション方法。
  5. 前記反応性金属が、Ａｌ、Ｓｉ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｍｇ、ＹおよびＬａのうちから選択される金属である請求項２に記載の銅のメタライゼーション方法。
  6. 前記反応性金属が、Ａｌである請求項５に記載の銅のメタライゼーション方法。
  7. 前記反応性金属が、周期律表のIIIＢ族の金属、周期律表のIVＢ族の金属、周期律表のVＢ族の金属および周期律表のVIＢ族の金属のうちから選択される金属である請求項２に記載の銅のメタライゼーション方法。
  8. 前記反応性金属層を成長させるステップの前に、前記拡散バリアに窒素を導入するステップをさらに含む請求項２に記載の銅のメタライゼーション方法。
  9. 前記反応性金属層を成長させるステップの前に、前記拡散バリアに酸素を導入するステップをさらに含む請求項２に記載の銅のメタライゼーション方法。
  10. 前記拡散バリアへの酸素の導入が、酸素ガスが存在する雰囲気下で、前記基板をアニールする処理を含む請求項９に記載の銅のメタライゼーション方法。
  11. 前記拡散バリアへの酸素の導入が、励起された酸素ガス種による拡散バリアの処理を含む請求項９に記載の銅のメタライゼーション方法。
  12. 前記反応性金属層を成長させるステップと前記銅の層を成長させるステップとの間に、第２の金属窒化物層を成長させるステップをさらに含む請求項２に記載の銅のメタライゼーション方法。
  13. 前記別の金属の化合物を生成させるステップが、前記反応性金属層を成長させるステップの後、アニーリングにより金属酸化物を生成させる処理を含む請求項９に記載の銅のメタライゼーション方法。
  14. 前記別の金属の化合物を生成させるステップが、酸素ガスが存在する雰囲気下で、アニーリングにより金属酸化物を生成させる処理を含む請求項２に記載の銅のメタライゼーション方法。
  15. 前記別の金属の化合物を生成させるステップが、前記第２の金属窒化物層を成長させるステップの後で、前記銅の層を成長させるステップ前に、酸素ガスが存在する雰囲気下で、アニーリングにより金属酸化物を生成させる処理を含む請求項１４に記載の銅のメタライゼーション方法。
  16. 前記反応性金属層を、約２ｎｍの厚さに成長させる請求項２に記載の銅のメタライゼーション方法。
  17. 前記金属窒化物の層を、約５ｎｍ〜１０ｎｍの厚さに成長させる請求項２に記載の銅のメタライゼーション方法。
  18. 前記金属窒化物の層を、原子層成長（ＡＬＤ）法により成長させる請求項２に記載の銅のメタライゼーション方法。
  19. 前記反応性金属層を、化学気相成長（ＣＶＤ）法または原子層成長（ＡＬＤ）法により成長させる請求項２に記載の銅のメタライゼーション方法。
  20. 前記反応性金属層を、プラズマ原子層成長（ＰＥＡＬＤ）法により成長させる請求項２に記載の銅のメタライゼーション方法。
  21. 半導体基板上に第１の金属窒化物層を成長させるステップと、
    該第１の金属窒化物層上に、該第１の金属窒化物層を構成する金属とは別の反応性金属層を成長させるステップと、
    該反応性金属層の上に、第２の金属窒化物層を成長させるステップと、
    前記第１と第２の金属窒化物層の粒界に、前記反応性金属の反応によって金属化合物を生成させるステップと、
    を含む銅のメタライゼーション方法。
  22. 前記第２の金属窒化物層の上に、銅の層を直接成長させるステップをさらに含む請求項２１に記載の銅のメタライゼーション方法。
  23. 前記第１の金属窒化物層が、チタン窒化物で構成されている請求項２１に記載の銅のメタライゼーション方法。
  24. 前記第２の金属窒化物層が、チタン窒化物で構成されている請求項２１に記載の銅のメタライゼーション方法。
  25. 前記反応性金属層が、アルミニウムで構成されている請求項２１に記載の銅のメタライゼーション方法。
  26. 前記反応性金属層が、シリコンで構成されている請求項２１に記載の銅のメタライゼーション方法。
  27. 前記第２の金属窒化物層を成長させるステップの前に、前記反応性金属層の上に、チタン層を成長させるステップをさらに含む請求項２１に記載の銅のメタライゼーション方法。
  28. 前記第２の金属窒化物層を成長させるステップの前に、前記反応性金属層の上に、第２の金属層を成長させるステップをさらに含む請求項２１に記載の銅のメタライゼーション方法。
  29. 原子層成長（ＡＬＤ）法により、ダマシントレンチにチタン窒化物層を成長させるステップと、
    該チタン窒化物層の上に、アルミニウム層を成長させるステップと、
    該アルミニウム層の上に、第２のチタン窒化物層を成長させるステップと、
    を含む、半導体のメタライゼーションにおけるバリア層形成方法。
  30. 前記アルミニウム層を、ＭＯＣＶＤ法により成長させる請求項２９に記載のバリア層形成方法。
  31. 前記アルミニウム層を、ジメチルエチルアミンアラン（ＤＭＥＡＡ）を用いて成長させる請求項３０に記載のバリア層形成方法。
  32. 前記アルミニウム層を、プラズマ原子層成長（ＰＥＡＬＤ）法により成長させる請求項２９に記載のバリア層形成方法。
  33. 前記第２のチタン窒化物層を、原子層成長（ＡＬＤ）法により成長させる請求項２９に記載のバリア層形成方法。
  34. 前記第２のチタン窒化物層を成長させるステップに続いて、酸素ガスが存在する雰囲気下でアニールするステップをさらに含む請求項２９に記載のバリア層形成方法。
  35. 金属窒化物層の窒化物を構成する金属とは別の反応性金属の層により被覆された金属窒化物層を備え、該金属窒化物層の粒界が、前記反応性金属の化合物でスタッフ（遮断）されている銅配線用の拡散バリア。
  36. 前記金属窒化物層を構成する金属窒化物が、チタン窒化物、タングステン窒化物およびタンタル窒化物のうちから選択された窒化物である請求項３５に記載の拡散バリア。
  37. 前記金属窒化物が、チタン窒化物である請求項３６に記載の拡散バリア。
  38. 前記反応性金属が、Ａｌ、Ｓｉ、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、Ｗ、Ｍｇ、ＹおよびＬａのうちから選択された金属である請求項３５に記載の拡散バリア。
  39. 前記反応性金属が、Ａｌである請求項３８に記載の拡散バリア。
  40. 前記反応性金属が、Ｓｉである請求項３８に記載の拡散バリア。
  41. 前記反応性金属が、ランタニドである請求項３８に記載の拡散バリア。
  42. 前記反応性金属が、周期律表のIIIＢ族の金属、周期律表のIVＢ族の金属、周期律表のVＢ族の金属、および周期律表のVIＢ族の金属のうちから選択された金属である請求項３５に記載の拡散バリア。
  43. 前記別の金属の化合物が、反応性金属の酸化物である請求項３５に記載の拡散バリア。
  44. 前記別の金属の化合物が、アルミニウム酸化物またはシリコン酸化物である請求項４３に記載の拡散バリア。
  45. 前記別の金属の化合物が、反応性金属の窒化物である請求項３５に記載の拡散バリア。
  46. 前記別の金属の化合物が、アルミニウム窒化物またはシリコン窒化物である請求項４５に記載の拡散バリア。
  47. 前記金属窒化物層の厚さが、約５ｎｍ〜１０ｎｍである請求項３５に記載の拡散バリア。
  48. 前記反応性金属層の厚さが、約２ｎｍである請求項３５に記載の拡散バリア。
  49. 前記反応性金属層の上に、第２の金属窒化物層をさらに備える請求項３５に記載の拡散バリア。
  50. 第１の金属窒化物層と、
    該第１の金属窒化物層上の反応性金属層と、
    該反応性金属層上の第２の金属窒化物層とを備え、
    前記第１および第２の金属窒化物層の粒界が、別の金属の化合物でスタッフ（遮断）されている、銅配線用の拡散バリア。
  51. 前記別の金属の化合物が、前記反応性金属の酸化物または前記反応性金属の窒化物である請求項５０に記載の拡散バリア。
  52. アルミニウム層により被覆されたチタン窒化物層を備え、該チタン窒化物層の粒界がアルミニウム酸化物でスタッフ（遮断）されている、銅配線用の拡散バリア。
  53. 前記チタン窒化物層が、原子層成長（ＡＬＤ）法により形成されている請求項５２に記載の拡散バリア。
  54. 前記アルミニウム層と充填銅との間に、第２のチタン窒化物層をさらに備える請求項５２に記載の拡散バリア。
  55. シリコン層により被覆された金属窒化物層を備え、該金属窒化物層の粒界がシリコン酸化物でスタッフ（遮断）されている、銅配線用の拡散バリア。
  56. 前記金属窒化物層が、チタン窒化物を含む請求項５５に記載の拡散バリア。
  57. 前記シリコン層の上に、第２の金属窒化物層をさらに備える請求項５５に記載の拡散バリア。
  58. 前記第２の金属窒化物層が、チタン窒化物を含む請求項５７に記載の拡散バリア。
JP2002566544A 2000-12-06 2001-12-05 拡散バリアを有する銅の配線構造 Pending JP2004525510A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2000-0074025A KR100386034B1 (ko) 2000-12-06 2000-12-06 확산 방지막의 결정립계를 금속산화물로 충진한 구리 배선구조의 반도체 소자 제조 방법
PCT/US2001/047592 WO2002067319A2 (en) 2000-12-06 2001-12-05 Copper interconnect structure having diffusion barrier

Publications (1)

Publication Number Publication Date
JP2004525510A true JP2004525510A (ja) 2004-08-19

Family

ID=19702760

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002566544A Pending JP2004525510A (ja) 2000-12-06 2001-12-05 拡散バリアを有する銅の配線構造

Country Status (4)

Country Link
US (2) US6936535B2 (ja)
JP (1) JP2004525510A (ja)
KR (2) KR100386034B1 (ja)
WO (1) WO2002067319A2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006505127A (ja) * 2002-10-29 2006-02-09 エーエスエム　インターナショナル　エヌ．ヴェー． 酸素架橋構造及び方法
JP2008021709A (ja) * 2006-07-11 2008-01-31 Oki Electric Ind Co Ltd 半導体装置の製造方法
JP2016072364A (ja) * 2014-09-29 2016-05-09 日亜化学工業株式会社 リードフレーム及び発光装置
WO2016170836A1 (ja) * 2015-04-20 2016-10-27 富士電機株式会社 半導体装置
CN107195582A (zh) * 2017-07-03 2017-09-22 北方工业大学 一种扩散阻挡层制备方法及铜互连结构
JP2018050009A (ja) * 2016-09-23 2018-03-29 東芝メモリ株式会社 半導体装置およびその製造方法
US10090379B2 (en) 2015-04-20 2018-10-02 Fuji Electric Co., Ltd. Hydrogen occlusion semiconductor device
WO2023090168A1 (ja) * 2021-11-19 2023-05-25 東京エレクトロン株式会社 窒化膜の成膜方法及びプラズマ処理装置

Families Citing this family (107)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6974766B1 (en) 1998-10-01 2005-12-13 Applied Materials, Inc. In situ deposition of a low κ dielectric layer, barrier layer, etch stop, and anti-reflective coating for damascene application
US7494927B2 (en) 2000-05-15 2009-02-24 Asm International N.V. Method of growing electrical conductors
US6620723B1 (en) 2000-06-27 2003-09-16 Applied Materials, Inc. Formation of boride barrier layers using chemisorption techniques
US7732327B2 (en) 2000-06-28 2010-06-08 Applied Materials, Inc. Vapor deposition of tungsten materials
US7101795B1 (en) * 2000-06-28 2006-09-05 Applied Materials, Inc. Method and apparatus for depositing refractory metal layers employing sequential deposition techniques to form a nucleation layer
US6936538B2 (en) 2001-07-16 2005-08-30 Applied Materials, Inc. Method and apparatus for depositing tungsten after surface treatment to improve film characteristics
US7964505B2 (en) 2005-01-19 2011-06-21 Applied Materials, Inc. Atomic layer deposition of tungsten materials
US6551929B1 (en) 2000-06-28 2003-04-22 Applied Materials, Inc. Bifurcated deposition process for depositing refractory metal layers employing atomic layer deposition and chemical vapor deposition techniques
US7405158B2 (en) 2000-06-28 2008-07-29 Applied Materials, Inc. Methods for depositing tungsten layers employing atomic layer deposition techniques
US7211144B2 (en) 2001-07-13 2007-05-01 Applied Materials, Inc. Pulsed nucleation deposition of tungsten layers
US20030198754A1 (en) * 2001-07-16 2003-10-23 Ming Xi Aluminum oxide chamber and process
JP2005518088A (ja) * 2001-07-16 2005-06-16 アプライド　マテリアルズ　インコーポレイテッド タングステン複合膜の形成
US20090004850A1 (en) 2001-07-25 2009-01-01 Seshadri Ganguli Process for forming cobalt and cobalt silicide materials in tungsten contact applications
US8110489B2 (en) 2001-07-25 2012-02-07 Applied Materials, Inc. Process for forming cobalt-containing materials
US9051641B2 (en) 2001-07-25 2015-06-09 Applied Materials, Inc. Cobalt deposition on barrier surfaces
TW589684B (en) * 2001-10-10 2004-06-01 Applied Materials Inc Method for depositing refractory metal layers employing sequential deposition techniques
US6916398B2 (en) 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
WO2003044242A2 (en) 2001-11-16 2003-05-30 Applied Materials, Inc. Atomic layer deposition of copper using a reducing gas and non-fluorinated copper precursors
US6773507B2 (en) 2001-12-06 2004-08-10 Applied Materials, Inc. Apparatus and method for fast-cycle atomic layer deposition
US7081271B2 (en) 2001-12-07 2006-07-25 Applied Materials, Inc. Cyclical deposition of refractory metal silicon nitride
US6809026B2 (en) 2001-12-21 2004-10-26 Applied Materials, Inc. Selective deposition of a barrier layer on a metal film
KR100805843B1 (ko) * 2001-12-28 2008-02-21 에이에스엠지니텍코리아 주식회사 구리 배선 형성방법, 그에 따라 제조된 반도체 소자 및구리 배선 형성 시스템
US7175713B2 (en) 2002-01-25 2007-02-13 Applied Materials, Inc. Apparatus for cyclical deposition of thin films
US6998014B2 (en) 2002-01-26 2006-02-14 Applied Materials, Inc. Apparatus and method for plasma assisted deposition
US6911391B2 (en) * 2002-01-26 2005-06-28 Applied Materials, Inc. Integration of titanium and titanium nitride layers
US6827978B2 (en) 2002-02-11 2004-12-07 Applied Materials, Inc. Deposition of tungsten films
US6833161B2 (en) 2002-02-26 2004-12-21 Applied Materials, Inc. Cyclical deposition of tungsten nitride for metal oxide gate electrode
US6972267B2 (en) * 2002-03-04 2005-12-06 Applied Materials, Inc. Sequential deposition of tantalum nitride using a tantalum-containing precursor and a nitrogen-containing precursor
US6720027B2 (en) 2002-04-08 2004-04-13 Applied Materials, Inc. Cyclical deposition of a variable content titanium silicon nitride layer
US7279432B2 (en) 2002-04-16 2007-10-09 Applied Materials, Inc. System and method for forming an integrated barrier layer
KR100446300B1 (ko) * 2002-05-30 2004-08-30 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
KR100564605B1 (ko) * 2004-01-14 2006-03-28 삼성전자주식회사 반도체 소자의 금속 배선 형성 방법
US20080070405A1 (en) * 2002-05-30 2008-03-20 Park Jae-Hwa Methods of forming metal wiring layers for semiconductor devices
US20040009665A1 (en) * 2002-06-04 2004-01-15 Applied Materials, Inc. Deposition of copper films
KR100838362B1 (ko) * 2002-07-19 2008-06-13 주식회사 하이닉스반도체 반도체 장치의 제조방법
US6821563B2 (en) 2002-10-02 2004-11-23 Applied Materials, Inc. Gas distribution system for cyclical layer deposition
US7279423B2 (en) * 2002-10-31 2007-10-09 Intel Corporation Forming a copper diffusion barrier
KR100496265B1 (ko) * 2002-11-29 2005-06-17 한국전자통신연구원 반도체 소자의 박막 형성방법
CN1732287A (zh) * 2002-12-27 2006-02-08 株式会社爱发科 氮化钨膜的成膜方法
US7262133B2 (en) * 2003-01-07 2007-08-28 Applied Materials, Inc. Enhancement of copper line reliability using thin ALD tan film to cap the copper line
US6806192B2 (en) * 2003-01-24 2004-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of barrier-less integration with copper alloy
US6869878B1 (en) * 2003-02-14 2005-03-22 Advanced Micro Devices, Inc. Method of forming a selective barrier layer using a sacrificial layer
KR100724181B1 (ko) * 2003-06-16 2007-05-31 동경 엘렉트론 주식회사 성막 방법, 반도체 장치의 제조 방법, 반도체 장치 및 성막장치
US6919102B2 (en) * 2003-06-20 2005-07-19 Powerchip Semiconductor Corp. Method of stabilizing material layer
US7235482B2 (en) * 2003-09-08 2007-06-26 Taiwan Semiconductor Manufacturing Company, Ltd. Method of manufacturing a contact interconnection layer containing a metal and nitrogen by atomic layer deposition for deep sub-micron semiconductor technology
US20050070097A1 (en) * 2003-09-29 2005-03-31 International Business Machines Corporation Atomic laminates for diffusion barrier applications
KR100564801B1 (ko) * 2003-12-30 2006-03-28 동부아남반도체 주식회사 반도체 제조 방법
KR100538444B1 (ko) 2003-12-31 2005-12-22 동부아남반도체 주식회사 비아 홀 및 트렌치 형성 방법
US7205234B2 (en) * 2004-02-05 2007-04-17 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming metal silicide
US20050252449A1 (en) 2004-05-12 2005-11-17 Nguyen Son T Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system
US8323754B2 (en) 2004-05-21 2012-12-04 Applied Materials, Inc. Stabilization of high-k dielectric materials
US7211507B2 (en) * 2004-06-02 2007-05-01 International Business Machines Corporation PE-ALD of TaN diffusion barrier region on low-k materials
JP2005347510A (ja) * 2004-06-03 2005-12-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
DE102004059668B3 (de) * 2004-12-10 2006-07-13 Infineon Technologies Ag Halbleitertechnologieverfahren zur Herstellung einer leitfähigen Schicht
US7531405B2 (en) * 2005-02-28 2009-05-12 Qimonds Ag Method of manufacturing a dielectric layer and corresponding semiconductor device
US7666773B2 (en) 2005-03-15 2010-02-23 Asm International N.V. Selective deposition of noble metal thin films
US8025922B2 (en) 2005-03-15 2011-09-27 Asm International N.V. Enhanced deposition of noble metals
US7341959B2 (en) * 2005-03-21 2008-03-11 Tokyo Electron Limited Plasma enhanced atomic layer deposition system and method
US7435454B2 (en) * 2005-03-21 2008-10-14 Tokyo Electron Limited Plasma enhanced atomic layer deposition system and method
US7262135B2 (en) * 2005-09-01 2007-08-28 Micron Technology, Inc. Methods of forming layers
TWI329136B (en) 2005-11-04 2010-08-21 Applied Materials Inc Apparatus and process for plasma-enhanced atomic layer deposition
KR101379015B1 (ko) 2006-02-15 2014-03-28 한국에이에스엠지니텍 주식회사 플라즈마 원자층 증착법을 이용한 루테늄 막 증착 방법 및고밀도 루테늄 층
US7798096B2 (en) 2006-05-05 2010-09-21 Applied Materials, Inc. Plasma, UV and ion/neutral assisted ALD or CVD in a batch tool
US7919862B2 (en) * 2006-05-08 2011-04-05 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing resistivity in interconnect structures of integrated circuits
US7956465B2 (en) * 2006-05-08 2011-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing resistivity in interconnect structures of integrated circuits
US7612451B2 (en) * 2006-07-13 2009-11-03 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing resistivity in interconnect structures by forming an inter-layer
KR100776174B1 (ko) * 2006-08-24 2007-11-12 동부일렉트로닉스 주식회사 실리사이드를 포함하는 반도체 소자 및 그 제조방법
US7521379B2 (en) 2006-10-09 2009-04-21 Applied Materials, Inc. Deposition and densification process for titanium nitride barrier layers
US7595270B2 (en) * 2007-01-26 2009-09-29 Asm America, Inc. Passivated stoichiometric metal nitride films
US7598170B2 (en) * 2007-01-26 2009-10-06 Asm America, Inc. Plasma-enhanced ALD of tantalum nitride films
KR100941805B1 (ko) * 2007-04-25 2010-02-10 주식회사 하이닉스반도체 반도체 소자의 오버레이 마크 형성방법
US8242016B2 (en) 2007-05-14 2012-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. Approach for reducing copper line resistivity
US20090086023A1 (en) * 2007-07-18 2009-04-02 Mccubbrey David L Sensor system including a configuration of the sensor as a virtual sensor device
KR101544198B1 (ko) 2007-10-17 2015-08-12 한국에이에스엠지니텍 주식회사 루테늄 막 형성 방법
US7655564B2 (en) * 2007-12-12 2010-02-02 Asm Japan, K.K. Method for forming Ta-Ru liner layer for Cu wiring
KR101132700B1 (ko) * 2008-01-04 2012-04-03 주식회사 하이닉스반도체 반도체 소자의 금속배선 및 그 형성방법
KR100924556B1 (ko) * 2008-01-04 2009-11-02 주식회사 하이닉스반도체 반도체 소자의 금속배선 및 그 형성방법
US7799674B2 (en) 2008-02-19 2010-09-21 Asm Japan K.K. Ruthenium alloy film for copper interconnects
US7659158B2 (en) 2008-03-31 2010-02-09 Applied Materials, Inc. Atomic layer deposition processes for non-volatile memory devices
WO2009129332A2 (en) 2008-04-16 2009-10-22 Asm America, Inc. Atomic layer deposition of metal carbide films using aluminum hydrocarbon compounds
US20090266480A1 (en) * 2008-04-29 2009-10-29 International Business Machines Corporation Process for Preparing a Solder Stand-Off
KR101088813B1 (ko) 2008-07-25 2011-12-01 주식회사 하이닉스반도체 반도체 소자의 금속배선 및 그 형성방법
US8084104B2 (en) 2008-08-29 2011-12-27 Asm Japan K.K. Atomic composition controlled ruthenium alloy film formed by plasma-enhanced atomic layer deposition
US8491967B2 (en) 2008-09-08 2013-07-23 Applied Materials, Inc. In-situ chamber treatment and deposition process
US20100062149A1 (en) 2008-09-08 2010-03-11 Applied Materials, Inc. Method for tuning a deposition rate during an atomic layer deposition process
US8133555B2 (en) 2008-10-14 2012-03-13 Asm Japan K.K. Method for forming metal film by ALD using beta-diketone metal complex
CN102197459A (zh) * 2008-10-27 2011-09-21 应用材料股份有限公司 三元化合物的气相沉积方法
US9379011B2 (en) 2008-12-19 2016-06-28 Asm International N.V. Methods for depositing nickel films and for making nickel silicide and nickel germanide
US8336204B2 (en) * 2009-07-27 2012-12-25 International Business Machines Corporation Formation of alloy liner by reaction of diffusion barrier and seed layer for interconnect application
US8329569B2 (en) 2009-07-31 2012-12-11 Asm America, Inc. Deposition of ruthenium or ruthenium dioxide
US8492289B2 (en) 2010-09-15 2013-07-23 International Business Machines Corporation Barrier layer formation for metal interconnects through enhanced impurity diffusion
US8871617B2 (en) 2011-04-22 2014-10-28 Asm Ip Holding B.V. Deposition and reduction of mixed metal oxide thin films
US8659156B2 (en) 2011-10-18 2014-02-25 International Business Machines Corporation Interconnect structure with an electromigration and stress migration enhancement liner
US9093495B2 (en) 2012-01-03 2015-07-28 International Business Machines Corporation Method and structure to reduce FET threshold voltage shift due to oxygen diffusion
KR20130127257A (ko) * 2012-05-14 2013-11-22 삼성전자주식회사 반도체 장치 및 그 제조 방법
KR102148850B1 (ko) 2013-01-21 2020-08-28 삼성디스플레이 주식회사 박막 트랜지스터 및 이를 구비하는 표시 장치
US9343357B2 (en) 2014-02-28 2016-05-17 Qualcomm Incorporated Selective conductive barrier layer formation
US9252102B2 (en) 2014-06-06 2016-02-02 Macronix International Co., Ltd. Semiconductor structure and method for manufacturing the same
WO2016048042A1 (ko) * 2014-09-24 2016-03-31 주식회사 엘지화학 전도성 구조체 및 이의 제조방법
US10002936B2 (en) 2014-10-23 2018-06-19 Asm Ip Holding B.V. Titanium aluminum and tantalum aluminum thin films
US9607842B1 (en) 2015-10-02 2017-03-28 Asm Ip Holding B.V. Methods of forming metal silicides
US10121655B2 (en) 2015-11-20 2018-11-06 Applied Materials, Inc. Lateral plasma/radical source
US9859157B1 (en) 2016-07-14 2018-01-02 International Business Machines Corporation Method for forming improved liner layer and semiconductor device including the same
KR20210016477A (ko) * 2018-06-30 2021-02-15 램 리써치 코포레이션 라이너 패시베이션 및 접착 개선을 위한 금속 라이너의 징케이팅 (zincating) 및 도핑
US20200043785A1 (en) * 2018-07-31 2020-02-06 Winbond Electronics Corp. A contact structure having a first liner and a second liner formed between a conductive element and a insulating layer
US11075179B2 (en) * 2018-08-30 2021-07-27 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of forming the same
US11862516B2 (en) * 2020-10-15 2024-01-02 Changxin Memory Technologies, Inc. Semiconductor structure manufacturing method

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3699734A (en) * 1969-05-19 1972-10-24 Anning Johnson Co Partitioning system having removable panels
US3669734A (en) 1970-08-05 1972-06-13 Rca Corp Method of making electrical connections to a glass-encapsulated semiconductor device
JPS63299250A (ja) * 1987-05-29 1988-12-06 Fujitsu Ltd 半導体装置の製造方法
JP2811004B2 (ja) * 1988-05-23 1998-10-15 日本電信電話株式会社 金属薄膜成長方法および装置
US5098860A (en) 1990-05-07 1992-03-24 The Boeing Company Method of fabricating high-density interconnect structures having tantalum/tantalum oxide layers
US5098862A (en) * 1990-11-07 1992-03-24 Gte Laboratories Incorporated Method of making ohmic electrical contact to a matrix of semiconductor material
JP3118785B2 (ja) * 1991-05-23 2000-12-18 ソニー株式会社 バリヤメタル構造の形成方法
US5252518A (en) * 1992-03-03 1993-10-12 Micron Technology, Inc. Method for forming a mixed phase TiN/TiSi film for semiconductor manufacture using metal organometallic precursors and organic silane
US5275973A (en) * 1993-03-01 1994-01-04 Motorola, Inc. Method for forming metallization in an integrated circuit
US5391517A (en) * 1993-09-13 1995-02-21 Motorola Inc. Process for forming copper interconnect structure
JP3297220B2 (ja) * 1993-10-29 2002-07-02 株式会社東芝 半導体装置の製造方法および半導体装置
US5429989A (en) * 1994-02-03 1995-07-04 Motorola, Inc. Process for fabricating a metallization structure in a semiconductor device
KR0142796B1 (ko) 1994-05-26 1998-08-17 문정환 반도체 다층박막 금속배선 형성방법
US5674787A (en) * 1996-01-16 1997-10-07 Sematech, Inc. Selective electroless copper deposited interconnect plugs for ULSI applications
US6008117A (en) * 1996-03-29 1999-12-28 Texas Instruments Incorporated Method of forming diffusion barriers encapsulating copper
JP3323055B2 (ja) * 1996-04-03 2002-09-09 株式会社東芝 半導体装置およびその製造方法
US5856236A (en) * 1996-06-14 1999-01-05 Micron Technology, Inc. Method of depositing a smooth conformal aluminum film on a refractory metal nitride layer
US5913144A (en) * 1996-09-20 1999-06-15 Sharp Microelectronics Technology, Inc. Oxidized diffusion barrier surface for the adherence of copper and method for same
US6130160A (en) * 1996-10-02 2000-10-10 Micron Technology, Inc. Methods, complexes and system for forming metal-containing films
US5918150A (en) * 1996-10-11 1999-06-29 Sharp Microelectronics Technology, Inc. Method for a chemical vapor deposition of copper on an ion prepared conductive surface
US6025269A (en) * 1996-10-15 2000-02-15 Micron Technology, Inc. Method for depositioning a substantially void-free aluminum film over a refractory metal nitride layer
TW365031B (en) 1996-10-31 1999-07-21 Texas Instruments Inc TiN+Al films and processes
KR100243285B1 (ko) * 1997-02-27 2000-02-01 윤종용 고유전 커패시터 및 그 제조방법
JP3285509B2 (ja) * 1997-03-18 2002-05-27 三菱電機株式会社 半導体装置
US6037257A (en) * 1997-05-08 2000-03-14 Applied Materials, Inc. Sputter deposition and annealing of copper alloy metallization
US5985762A (en) * 1997-05-19 1999-11-16 International Business Machines Corporation Method of forming a self-aligned copper diffusion barrier in vias
JPH113890A (ja) 1997-06-11 1999-01-06 Hitachi Ltd 半導体集積回路装置およびその製造方法
KR100269310B1 (ko) 1997-09-29 2000-10-16 윤종용 도전성확산장벽층을사용하는반도체장치제조방법
US6120842A (en) * 1997-10-21 2000-09-19 Texas Instruments Incorporated TiN+Al films and processes
US6171898B1 (en) * 1997-12-17 2001-01-09 Texas Instruments Incorporated Method of fabricating an oxygen-stable layer/diffusion barrier/poly bottom electrode structure for high-K-DRAMS using a disposable-oxide processing
US5985759A (en) * 1998-02-24 1999-11-16 Applied Materials, Inc. Oxygen enhancement of ion metal plasma (IMP) sputter deposited barrier layers
US5939788A (en) * 1998-03-11 1999-08-17 Micron Technology, Inc. Copper diffusion barrier, aluminum wetting layer and improved methods for filling openings in silicon substrates with cooper
TW376351B (en) * 1998-03-17 1999-12-11 United Microelectronics Corp Polishing barrier structure of chemical mechanical polishing
US6120155A (en) * 1998-05-13 2000-09-19 Marianne Brennan Reflector device and system for viewing the rear seat of a vehicle
JP2000150647A (ja) * 1998-11-11 2000-05-30 Sony Corp 配線構造およびその製造方法
US6126806A (en) * 1998-12-02 2000-10-03 International Business Machines Corporation Enhancing copper electromigration resistance with indium and oxygen lamination
JP3519632B2 (ja) * 1999-03-11 2004-04-19 株式会社東芝 半導体装置の製造方法
JP3974284B2 (ja) 1999-03-18 2007-09-12 株式会社東芝 半導体装置の製造方法
KR20010001543A (ko) 1999-06-05 2001-01-05 김기범 구리 배선 구조를 가지는 반도체 소자 제조 방법
US6130155A (en) 1999-07-02 2000-10-10 Promos Technologies, Inc. Method of forming metal lines in an integrated circuit having reduced reaction with an anti-reflection coating
US6441492B1 (en) * 1999-09-10 2002-08-27 James A. Cunningham Diffusion barriers for copper interconnect systems
US6924226B2 (en) * 1999-10-02 2005-08-02 Uri Cohen Methods for making multiple seed layers for metallic interconnects
US6436825B1 (en) * 2000-04-03 2002-08-20 Taiwan Semiconductor Manufacturing Company Method of copper barrier layer formation
US6271136B1 (en) * 2000-04-04 2001-08-07 Taiwan Semiconductor Manufacturing Company Multi-step plasma process for forming TiSiN barrier
US6506668B1 (en) * 2001-06-22 2003-01-14 Advanced Micro Devices, Inc. Utilization of annealing enhanced or repaired seed layer to improve copper interconnect reliability

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006505127A (ja) * 2002-10-29 2006-02-09 エーエスエム　インターナショナル　エヌ．ヴェー． 酸素架橋構造及び方法
JP2008021709A (ja) * 2006-07-11 2008-01-31 Oki Electric Ind Co Ltd 半導体装置の製造方法
US7781334B2 (en) 2006-07-11 2010-08-24 Oki Semiconductor Co., Ltd. Method of manufacturing a semiconductor device with through-chip vias
JP2016072364A (ja) * 2014-09-29 2016-05-09 日亜化学工業株式会社 リードフレーム及び発光装置
WO2016170836A1 (ja) * 2015-04-20 2016-10-27 富士電機株式会社 半導体装置
JPWO2016170836A1 (ja) * 2015-04-20 2017-08-03 富士電機株式会社 半導体装置
US9972572B2 (en) 2015-04-20 2018-05-15 Fuji Electric Co., Ltd. Semiconductor device having a barrier layer
US10090379B2 (en) 2015-04-20 2018-10-02 Fuji Electric Co., Ltd. Hydrogen occlusion semiconductor device
JP2018050009A (ja) * 2016-09-23 2018-03-29 東芝メモリ株式会社 半導体装置およびその製造方法
CN107195582A (zh) * 2017-07-03 2017-09-22 北方工业大学 一种扩散阻挡层制备方法及铜互连结构
CN107195582B (zh) * 2017-07-03 2019-04-12 北方工业大学 一种扩散阻挡层制备方法及铜互连结构
WO2023090168A1 (ja) * 2021-11-19 2023-05-25 東京エレクトロン株式会社 窒化膜の成膜方法及びプラズマ処理装置

Also Published As

Publication number Publication date
WO2002067319A2 (en) 2002-08-29
WO2002067319A3 (en) 2003-04-17
US6936535B2 (en) 2005-08-30
KR20020044824A (ko) 2002-06-19
KR20040007421A (ko) 2004-01-24
KR100386034B1 (ko) 2003-06-02
US20020187631A1 (en) 2002-12-12
WO2002067319A8 (en) 2004-02-26
KR100856023B1 (ko) 2008-09-04
US20050101132A1 (en) 2005-05-12
US7732331B2 (en) 2010-06-08

Similar Documents

Publication Publication Date Title
JP2004525510A (ja) 拡散バリアを有する銅の配線構造
US11587829B2 (en) Doping control of metal nitride films
JP4674061B2 (ja) 薄膜形成方法
US10784157B2 (en) Doped tantalum nitride for copper barrier applications
US6962873B1 (en) Nitridation of electrolessly deposited cobalt
US8409985B2 (en) Methods for growing low-resistivity tungsten for high aspect ratio and small features
US7838441B2 (en) Deposition and densification process for titanium nitride barrier layers
US7799674B2 (en) Ruthenium alloy film for copper interconnects
US6475912B1 (en) Semiconductor device and method and apparatus for fabricating the same while minimizing operating failures and optimizing yield
US20100151676A1 (en) Densification process for titanium nitride layer for submicron applications
KR20090095270A (ko) 오믹 콘택막의 형성방법 및 이를 이용한 반도체 장치의금속배선 형성방법
KR20010001543A (ko) 구리 배선 구조를 가지는 반도체 소자 제조 방법
US7041582B2 (en) Method of manufacturing semiconductor device
JP4065351B2 (ja) 欠陥密度の低いＴｉ−Ｓｉ−Ｎ及びＴｉ−Ｂ−Ｎベースの絶縁保護性障壁膜の製法
Cheng et al. The integration of plasma enhanced atomic layer deposition (PEALD) of tantalum-based thin films for copper diffusion barrier applications
KR100872799B1 (ko) 플라스마 원자층 증착법을 이용한 반도체 콘택트용 금속실리사이드 제조방법
JPH10163128A (ja) タングステン窒化膜の製造方法及びこれを用いた金属配線製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041022

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080514

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20080811

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080818

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081008

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090304