CN1732287A - 氮化钨膜的成膜方法 - Google Patents

氮化钨膜的成膜方法 Download PDF

Info

Publication number
CN1732287A
CN1732287A CNA2003801076690A CN200380107669A CN1732287A CN 1732287 A CN1732287 A CN 1732287A CN A2003801076690 A CNA2003801076690 A CN A2003801076690A CN 200380107669 A CN200380107669 A CN 200380107669A CN 1732287 A CN1732287 A CN 1732287A
Authority
CN
China
Prior art keywords
mentioned
film
tungsten
gas
tungsten nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2003801076690A
Other languages
English (en)
Inventor
水野荣一
五户成史
原田雅通
加藤伸幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Publication of CN1732287A publication Critical patent/CN1732287A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明具有供给由钨化合物气体构成的第一原料气体的第一原料气体供给步骤；供给还原气体的还原步骤；供给由钨化合物气体构成的第二原料气体的第二原料气体供给步骤；供给氮化气体的氮化步骤，并将在基板5上析出钨的步骤和形成氮化钨的步骤分别进行，因此通过改变各气体的流量、供给各气体时的压力、供给时间或各步骤的次数或顺序，可以容易地控制钨析出量和氮化钨形成量。

Description

氮化钨膜的成膜方法
技术领域
本发明涉及成膜方法，特别是涉及半导体装置中形成氮化钨膜的方法。
背景技术
通过以往已知的热CVD(化学气相沉积)法形成薄膜时，在很多情况下是向设置有已加热基板的反应槽中提供反应材料气体，在空间内或基板表面上发生热化学反应，在基板上析出膜。
通过该方法，可以形成象W(钨)或Al(铝)这样的金属膜或SiO2(二氧化硅)等绝缘膜，作为布线的形成或层间绝缘膜，在半导体装置中得到应用。
最近，象TiN(氮化钛)或WN(氮化钨)这样的氮化膜作为W贴合层或Cu布线的阻挡层得到应用。但是半导体装置的结构细微，因此对由CVD形成的这些薄膜的性能要求也逐渐提高。
例如，在氮化钛膜的成膜过程中，要求在纵横比为10以上的接触孔侧壁上也同样成膜，而在由氮化物形成阻挡膜的过程中，要求以5nm以下的膜厚在通孔的侧壁同样成膜，并且必须保持与之前相同程度的接触电阻，以往的热CVD法对于形成可满足这样的性能的膜是很困难的。
在基板上形成铜布线时，如果将基板加热到超过350℃的高温，则Cu布线上可能产生空隙，为了保证Cu布线的可靠性，最好在基板温度350℃以下、更优选在300℃以下的条件下成膜。
以往技术的阻挡膜成膜方法中提出：将氟化钨气体等原料气体、氮化该原料气体的氮化气体、还原该原料气体的还原气体供给同一个反应槽，进行含有氮化钨(WxN)的阻挡膜的成膜的方法，该方法可在500℃以下的低温度条件下进行阻挡膜的成膜(例如参照日本特开2001-23930号公报)。
但是，该成膜方法需要将基板最低加热至350℃以上，在实际工艺中，要将基板加热到380℃左右进行成膜，难以既保持Cu布线的可靠性又进行成膜。
还有人提出：将由含金属的气体形成的原料气体、氨等氮化气体交替供给反应槽进行成膜，形成含有氮化金属的阻挡膜的方法(例如参照日本特开平11-54459号公报)。
用该方法形成氮化钨膜，可形成象WN、W2N这样含氮率高、与硅底板贴合性高的膜，但膜的电阻高，因此不适合作为阻挡膜，另外成膜速度慢，难以实际应用。
又有人提出：在现有技术中，将由含金属的气体形成的原料气体、氢气交替供给反应槽进行成膜，形成阻挡膜的方法(例如参照日本专利第3415207号公报、日本特开平6-89873号公报)。
该方法使用含钨的气体进行成膜，可以以快的成膜速度进行钨含有率非常高的膜的成膜。钨的含有率高的膜对Cu的贴合性高且电阻小。但是，这样的膜与SiO2的贴合性差，因此在硅基板上形成时，有时膜会从基板上剥离。
本发明的其他先有技术文献还有日本特开2000-212749号公报、日本特开2001-319930号公报、日本特开平7-252660号公报。
本发明是为解决上述现有技术的问题而设立的，其目的在于提供可形成阻挡膜或者适合在纵横比高的接触孔中成膜的氮化钨膜的成膜方法。
发明内容
为解决上述课题，本发明提供具有以下步骤的氮化钨膜的成膜方法：向设置有处理对象物的减压气氛中供给以钨化合物的气体为主要成分的第一原料气体，然后将上述第一原料气体从上述减压气氛中排出的第一原料气体供给步骤；向上述减压气氛中供给用以还原上述钨化合物的还原气体，然后将上述还原气体从上述减压气氛中排出的还原步骤；向上述减压气氛中供给以钨化合物的气体为主要成分的第二原料气体，然后将上述第二原料气体从上述减压气氛中排出的第二原料气体供给步骤；向上述减压气氛中供给化学结构中具有氮并与钨反应生成氮化钨的氮化气体，然后将上述氮化气体从上述减压气氛中排出的氮化步骤。
本发明提供具有钨析出步骤的氮化钨膜成膜方法，所述钨析出步骤是以上述第一原料气体供给步骤和上述还原步骤的其中之一为先，另一步骤为后，连续进行上述第一原料气体供给步骤和上述还原步骤。
本发明提供具有氮化钨形成步骤的氮化钨膜成膜方法，所述氮化钨形成步骤是以上述氮化步骤和上述第二原料气体供给步骤的其中之一为先，另一步骤为后，连续进行上述氮化步骤和上述第二原料气体供给步骤。
本发明提供包括将钨析出步骤与氮化钨形成步骤按照所需比例反复实施的步骤的氮化钨膜成膜方法，其中，所述钨析出步骤是以上述第一原料气体供给步骤和上述还原步骤的其中之一为先，另一步骤为后，连续进行上述第一原料气体供给步骤和上述还原步骤；所述氮化钨形成步骤是以上述第二原料气体供给步骤和上述氮化步骤的其中之一为先，另一步骤为后，连续进行上述第二原料气体供给步骤和上述氮化步骤。
本发明提供将上述钨析出步骤和上述氮化钨形成步骤交替进行的氮化钨膜的成膜方法。
本发明提供在上述反复实施的比例中，在由成膜开始到成膜结束之间，将上述钨析出步骤的比率增大的氮化钨膜的成膜方法。
本发明提供使金属或半导体露出在上述处理对象物的至少一部分表面的氮化钨膜的成膜方法，该方法是在上述金属或上述半导体露出的状态下进行上述钨析出步骤。
本发明提供对于上述第一原料气体和上述第二原料气体分别使用相同的气体的氮化钨膜的成膜方法。
本发明提供由六氟化钨气体构成上述第一原料气体和上述第二原料气体的其中之一或两者的氮化钨膜的成膜方法。
本发明提供使用甲硅烷气体作为上述还原气体的氮化钨膜的成膜方法。
本发明提供使用氨气作为上述氮化气体的氮化钨膜的成膜方法。
本发明提供在上述第一、第二原料气体供给步骤和上述还原步骤、上述氮化步骤中，将上述处理对象物保持在200℃以上350℃以下的温度的氮化钨膜的成膜方法。
本发明中的减压气氛是指比对处理对象物进行成膜的装置的外部气氛(大气压)低的压力气氛，即真空气氛。
本发明由如上内容构成，在设置有处理对象物的减压气氛中供给第一原料气体，则第一原料气体吸附于处理对象物的表面。
从设置有处理对象物的减压气氛中排出第一原料气体后，向该减压气氛中供给还原气体，吸附于处理对象物上的第一原料气体与还原气体反应，构成第一原料气体的钨化合物的气体被还原，在处理对象物的表面析出钨(钨析出步骤)。
在设置有处理对象物的减压气氛中供给第二原料气体，则第二原料气体吸附于处理对象物上。从减压气氛中排出第二原料气体后供给氮化气体，第二原料气体与氮化气体在处理对象物上反应，形成氮化钨(氮化钨形成步骤)。
例如，原料气体被氮化的反应和原料气体被还原的反应中，反应所需的反应热有很大不同时，如果象以往的热CVD法那样，将氮化气体、还原气体等多种反应性气体与原料气体同时供给减压气氛中，则所需反应热小的一方优先进行反应，因此难以控制钨化合物的气体被还原的量和钨化合物的气体被氮化的量。
如上所述，本发明的成膜方法中，将钨化合物的还原和氮化分开进行，通过分别控制第一、第二原料气体、还原气体以及氮化气体的流量、供给时间，就可容易地控制钨化合物被还原的量和钨化合物被氮化的量，可形成所需组成比率的氮化钨膜。
将第一原料气体供给步骤、还原步骤、第二原料气体供给步骤、氮化步骤作为一个单元成膜步骤，在一次单元成膜步骤中可以形成膜厚10nm以上的氮化钨膜。例如，提高处理对象物的温度，则吸附的原料气体量减少，因此通过在350℃以下的温度范围内提高处理对象物的温度，减小第一、第二原料气体的流量，或缩短供给时间，也可以形成膜厚小于10nm的薄膜。
希望形成超过10nm的厚膜时，只要反复进行单元成膜步骤，即可得到膜厚厚的氮化钨膜。
本发明中，将钨的析出和钨的氮化分别进行，因此即使不改变气体流量、供给时间，只要在成膜步骤的整个步骤中加大钨析出步骤的比例，即可形成钨含有率高的氮化钨膜，相反，只要增加钨的氮化步骤的比例，即可形成氮含有率高的氮化钨膜。
钨和氮的比例改变，则氮化钨膜的电学特性、贴合性改变，因此可结合在处理对象物的成膜面所露出的物质、所需的电学特性，改变钨析出步骤和氮化钨形成步骤的次数，即可得到适合于使用目的的氮化钨膜。
例如，希望形成与硅基板的贴合性高的氮化钨膜时，只要增加氮化钨形成步骤的次数，形成氮含有率高的氮化钨膜即可。希望形成薄层电阻小的氮化钨膜时，只要增加钨析出步骤的次数，形成钨含有率高的氮化钨膜即可。
反复进行钨析出步骤和氮化钨形成步骤时，在由成膜开始到成膜结束期间改变钨析出步骤与氮化钨形成步骤次数的比率，使该比率在成膜结束时比在成膜开始时大，即可在与处理对象物贴合的一侧，使钨相对于氮的比率小，相反，不与处理对象物贴合一侧的面上，钨相对于氮的比率增大。钨相对于氮的比率小，则与硅的贴合性高；钨相对于氮的比率大，则薄层电阻减小，可得到兼具与硅基板的贴合性高且薄层电阻小这两种特性的膜。
附图简述
图1是表示本发明所使用的成膜装置的一个例子的截面图。
图2是表示实施例3的氮化钨膜由膜表面起的深度与各原子的原子浓度的关系图。
图3是表示实施例4的氮化钨膜由膜表面起的深度与各原子的原子浓度的关系图。
图4是表示实施例5的氮化钨膜由膜表面起的深度与各原子的原子浓度的关系图。
图5是表示实施例6的氮化钨膜由膜表面起的深度与各原子的原子浓度的关系图。
各图中，符号1表示成膜装置。符号5表示基板。符号11表示真空槽。符号15表示基板支架。符号18表示真空排气系统。符号19表示加热装置。符号21表示喷头(シヤワ-ヘツド)。符号22表示喷出口。符号31-34表示气体钢瓶。符号41-44表示质流控制器。
实施发明的最佳方式
以下参照附图，对本发明的实施方案进行说明。图1的符号1表示本发明所使用的成膜装置的一个例子。
该成膜装置1具有真空槽11，真空槽11的一个壁面上安装有喷头21。
真空槽11的外部设有多个气体钢瓶(这里为4个)31-34。各气体钢瓶31-34经由质流控制器41-44分别与喷头21连接，在流量受质流控制器41-44控制的状态下，将装在各气体钢瓶31-34中的气体供给喷头21。
在真空槽11内与喷头21相对的位置上设置有基板支架15，使基板等处理对象物保持在基板支架15上，这样基板与喷头21相对设置。下面用该成膜装置1对氮化钨膜的成膜步骤进行说明。
首先，将基板装入与上述成膜装置1不同的另外的处理装置中，在该处理装置内形成减压气氛，然后向该处理装置内供给清洗气体，使该清洗气体产生等离子体，由该等离子体进行基板成膜面的清洗(前处理步骤)。
上述成膜装置1的真空槽11与真空排气系统18连接，通过该真空排气系统18，使真空槽11内部进行真空排气，真空槽11内部形成比真空槽11外部气氛低压的减压气氛。保持该减压气氛，将前处理步骤后的基板5由处理装置移入真空槽11内，这样基板就被设置于减压气氛中。
接着，一边继续真空排气，一边以基板5的成膜面朝向喷头21的状态将基板保持在基板支架15上。图1的符号5表示保持在基板支架15上的基板。
基板支架15内置有加热装置19，通过该加热装置19使基板支架15升温，这样保持在基板支架15上的基板5被加热。基板支架15具有未图示的温度传感器，通过该温度传感器测定基板5的温度，根据所测定的温度控制加热装置的通电量，使基板5保持200℃以上350℃以下的成膜温度。
预先在各气体钢瓶31-34中分别充入作为第一、第二原料气体的钨化合物的气体、还原气体、添加气体、氮化气体。喷头21面向基板5一侧的面上设有多个喷出口22，将基板5的温度保持在上述成膜温度，继续进行真空排气，使第一原料气体由喷头21的喷出口22喷出，这样，将第一原料气体供给设置有基板5的减压气氛中，减压气氛的压力上升。
由气体钢瓶31向设置有基板5的减压气氛中供给1秒以上预定时间的第一原料气体，构成第一原料气体的钨化合物的分子大多吸附于基板5的成膜面，形成钨化合物的多分子层。
接着，一边保持真空排气，一边停止第一原料气体的供给，将该状态持续规定时间，将第一原料气体从设置有基板5的减压气氛中排出，减压气氛的压力下降(第一原料气体供给步骤)。此时，一部分钨化合物从多分子层上脱离，但残余的钨化合物以吸附于基板5表面的状态保留，基板5的表面上残留下为多分子层的钨化合物吸附层。
接着，将基板5的温度保持在上述的成膜温度，继续真空排气，由气体钢瓶32向真空槽11内供给规定时间的还原气体，使设置有基板5的减压气氛的压力提高，构成多分子层的钨化合物被还原气体还原，析出钨。
供给规定时间的还原气体后，保持真空排气，停止还原气体的供给，将该状态持续规定时间，将还原气体从设置有基板5的减压气氛中排出，减压气氛的压力下降，结束还原步骤。
由第一原料气体供给步骤、还原步骤构成的钨析出步骤结束后，基板5表面形成是析出的钨层的多原子层。
将基板5的温度保持在上述的成膜温度，一边继续真空排气，一边由气体钢瓶33向真空槽11内供给1秒以上预定时间的由钨化合物的气体构成的第二原料气体，使设置有基板5的减压气氛的压力提高，构成第二原料气体的钨化合物分子大多吸附在基板5的成膜面上形成的多原子层上，形成钨化合物的多分子层。
供给规定时间的第二原料气体后，一边继续真空排气，一边停止第二原料气体的供给，将该状态保持规定时间，第二原料气体被从设置有基板5的减压气氛中排出，减压气氛的压力下降，一部分吸附于基板5上的第二原料气体脱离，但吸附层仍作为多分子层残留在基板5上(第二原料气体供给步骤)。
第二原料气体供给步骤后，在将基板5的温度保持在上述成膜温度的状态下继续真空排气，同时由气体钢瓶34向真空槽11内供给规定时间的氮化气体，使设置有基板5的减压气氛的压力提高，在基板5上形成的多分子层钨化合物被氮化，生成氮化钨。
供给规定时间的氮化气体后，一边继续真空排气一边停止氮化气体的供给，将该状态保持规定时间，使氮化气体由真空槽11内部排出，设置有基板5的减压气氛的压力下降，使氮化步骤终止。
由第二原料气体供给步骤和氮化步骤构成的氮化钨形成步骤结束后，基板5上形成氮化钨。
由上述的钨析出步骤和氮化钨形成步骤构成一次单元成膜步骤，希望形成比由一次单元成膜步骤成膜的膜厚更厚的氮化钨膜时，可通过重复单元成膜步骤，形成膜厚厚的氮化钨膜。
[实施例]
<实施例1>
对硅片进行热氧化处理，将表面形成了二氧化硅(SiO2)的基板5搬入上述处理装置，进行前处理步骤，然后移入上述成膜装置1中，依次进行第一原料气体供给步骤、还原步骤、第二原料气体供给步骤和氮化步骤，形成氮化钨膜。
这里，在第一原料气体供给步骤中供给六氟化钨气体(WF6)作为第一原料气体；在还原步骤中供给还原气体甲硅烷气体(SiH4)，同时供给添加气体氧气(O2)；在第二原料气体供给步骤中使用与第一原料气体相同的气体作为第二原料气体；在氮化步骤中使用氨气(NH3)作为氮化气体。
前处理步骤的条件如下：清洗气体为氨气(NH3)，由高频电源提供的输入功率为300W，处理装置内的压力为13Pa，将处理对象物暴露于等离子体中的时间为15秒。
成膜条件如下：第一、第二原料气体的流量为5sccm，还原气体的流量为100sccm，添加气体的流量为2sccm，氮化气体的流量为10sccm，各步骤中气体供给时间和排气时间分别为30秒，供给各气体时真空槽11内的压力为1Pa，各步骤中基板5的成膜温度为250℃。测定形成的氮化钨的膜厚时，其膜厚为18nm，薄层电阻为约220Ω/□。
另外，将第一、第二原料气体的排气时间分别改为90秒，除此之外，将第一原料气体供给步骤、还原步骤、第二气体供给步骤和氮化步骤在与上述实施例1相同的条件下重复10次，进行成膜，此时形成膜厚12nm的氮化钨膜。由此可知：延长第一、第二原料气体的排气时间，使基板5上吸附的钨化合物的量减少，可以得到膜厚更薄的氮化钨膜。
以第一原料气体供给步骤、还原步骤、第二气体供给步骤和氮化步骤为1个周期，改变周期数进行成膜，对形成的氮化钨膜的薄层电阻进行测定时，可知周期数与薄层电阻的倒数成比例关系。
<实施例2>
使用一侧面上形成有直径0.2μm、深1μm的孔的硅片作为基板5，已形成孔的面作为成膜面，按照与实施例1同样的条件在该成膜面上进行前处理步骤、氮化钨膜的成膜。
测定该氮化钨膜的膜厚时，孔的底壁形成的膜的膜厚约为16nm，在成膜面上孔以外的部分(平面(field))形成的膜的膜厚约为18nm。
将在孔的底壁形成的氮化钨膜的膜厚除以在平面上形成的膜的膜厚，所得值乘以100，以此为覆盖率，该覆盖率高达约90％，表明本发明的成膜方法也可适用于纵横比高的接触孔的成膜。
形成于平面上的氮化钨膜的膜厚与实施例1中形成的氮化钨膜的膜厚大致相同，这可能是由于实施例2中形成的氮化钨膜的薄层电阻与实施1中制成的氮化钨膜的薄层电阻为相同程度的缘故。
使第一原料气体供给步骤、还原步骤、第二原料气体供给步骤和氮化步骤各步骤中基板5的成膜温度在200℃以上350℃以下的范围内变化，进行成膜，以200℃以上350℃以下的成膜温度进行阻挡膜的成膜时，可得到足够的成膜速度，另外其薄层电阻也在可作为半导体装置的阻挡膜的可使用范围内。
这样，本发明表明：以350℃以下这个比以往的成膜方法低的温度进行成膜时，可获得足以实际应用的成膜速度，且其薄层电阻也在可作为阻挡膜使用的范围内。
<实验结果1>
使用表面形成有氮化钛(TiN)膜的硅片作为基板，将该基板装入上述处理装置，使用氩气作为清洗气体，使氩气产生5秒钟的等离子体，清洗形成有氮化钛膜的面(前处理步骤)。
将前处理步骤后的基板移入上述成膜装置1的真空槽11内，向设置有基板的减压气氛中供给30秒钟原料气体六氟化钨气体(流量25sccm)和稀释气体氩气(流量1000sccm)，然后停止原料气体的供给(原料气体供给步骤)。
继续30秒钟的真空排气，将原料气体排出，然后向真空槽11内供给30秒钟还原气体硅烷气(50sccm)和稀释气体氩气(流量1000sccm)，将在原料气体供给步骤中吸附于基板上的六氟化钨还原，然后排出真空槽11内的还原气体和氩气(还原步骤)。各部骤中减压气氛的压力为100Pa，基板的成膜温度为300℃。
将包含上述原料气体供给步骤和还原步骤的钨析出步骤重复5次，在基板5的表面形成膜。测定所形成的膜的膜厚，膜厚约为80nm，另外，将所形成的膜用AES法(Auger Electron Spectroscopy俄歇电子能谱法)分析，证实是由钨(W)构成的钨膜。另外，测定该钨膜的薄层电阻，薄层电阻约为2.5Ω/□。
<实验结果2>
将与实施例1中使用的基板相同的基板在与实施例1相同的条件下进行清洗，然后移入上述成膜装置1的真空槽11内，按照第二原料气体供给步骤和氮化步骤的顺序各进行一次，以此作为氮化钨形成步骤，将该氮化钨形成步骤重复10次，在基板表面形成膜。这里，氮化钨步骤的各条件与上述实施例1相同。
将基板表面形成的膜用AES法分析，证实是由W2N构成的氮化钨膜。测定该氮化钨膜的膜厚，膜厚约为30nm；测定薄层电阻，薄层电阻约为100,000Ω/□。
由上述实验结果1、2可推测：上述实施例1、2中形成的氮化钨膜的W和N的组成比率为4∶1-5∶1；由上述实验结果1、2和上述实施例1、2的薄层电阻值可知：钨的含有率越高，薄层电阻越小。
如上所述，本发明中，通过分别进行第一原料气体供给步骤、还原步骤、第二原料气体供给步骤和氮化步骤，并调节第一、第二原料气体的流量、基板的成膜温度，可以在各原料气体供给步骤中控制吸附于基板的钨化合物的气体的量，在接续原料气体供给步骤的还原不骤和氮化步骤中，可控制被还原的钨量和被氮化的钨量。因此，本发明可得到所需组成比率的氮化钨膜。
在只重复进行钨析出步骤的实验结果1中形成了钨的膜，在只重复进行氮化钨形成步骤的实验结果2中形成了W2N的膜，这可能是由于在分别进行钨化合物气体的吸附和还原、钨化合物气体的吸附和氮化的实施例1、2中，形成的氮化钨膜为钨单体层与氮化钨层的层压结构。
已知钨与上述的硅氧化膜的贴合性差，在硅氧化膜上形成钨单体层时，所形成的膜应该非常容易从基板上剥离。
但是，实施例1、2所得的氮化钨膜与以往的热CVD法成膜的氮化钨膜同样，难以从基板5上剥离，从其薄层电阻值也可推断：本发明实施例1、2的氮化钨膜不具有钨和氮化钨的层压结构，钨和氮在膜中呈均匀分布的状态。
以上，对于第一、第二原料气体由相同种类的钨化合物的气体构成的情况进行了说明，但本发明并不限于这些，第一、第二原料气体可以由互相不同种类的钨化合物气体构成。
第一、第二原料气体除六氟化钨气体、六氯化钨(WCl6)气体等卤化钨气体之外，还可以使用WOF2、WOF4、WOCl2和WOCl4这样的氧卤化钨气体，W(OC2H5)5、W(OC2H5)6等有机金属化合物的气体，W(CO)5、W(CO)6等羰基化钨气体等各种钨化合物的气体。
第一、第二原料气体可以由1种钨化合物的气体构成，也可以将2种以上的钨化合物的气体混合使用。
第一、第二原料气体供给步骤并不限定于只将第一、第二原料气体供给真空槽11内，例如可以将氩气这样的稀释气体与第一、第二原料气体一起供给，这样通过用稀释气体稀释第一、第二原料气体，可以控制吸附于基板上的量。
供给还原气体、氮化气体时，如果同时供给氩气等稀释气体，则可控制还原气体或氮化气体的浓度。
如上述实施例1所述，与还原气体一起供给作为添加气体的氧气，则产生析出的钨与基板的贴合性提高的效果。这样，为了提高氮化钨的性能，在分别供给第一、第二原料气体、还原气体、氮化气体时，根据目的同时供给适当的添加气体，则可控制氮化钨的膜质。
还原气体并不限定为甲硅烷气体，只要是可还原第一原料气体中所用的钨化合物的气体即可，例如可以使用乙硅烷气体(Si2H6)、二氯甲硅烷气体(SiH2Cl2)。
氮化气体并不限于氨气，只要是可氮化第二原料气体中所用的钨化合物的气体即可，例如可以使用肼气体(N2H4)、肼中的氢被CxHy(x、y表示任意的整数)基取代的肼衍生物的气体。
前处理步骤中使用的清洗气体的种类也不限于氨气，可以结合目的选择氩气等各种气体。另外，基板支架15上设有旋转轴，一边通过旋转轴使基板5在水平面内旋转，一边进行第一、第二原料气体供给步骤、还原步骤、氮化步骤各步骤，则可以在基板5的表面形成膜厚均匀的氮化钨膜。
对于供给各气体时的到达压力并没有特别限定，为10-2Pa以上但小于102Pa，更优选根据成膜目的设定在数Pa以下的范围。
以上对使第一、第二原料气体供给步骤、还原步骤、氮化步骤中基板5的温度分别为相同成膜温度的情况进行了说明，但本发明并不限于此，只要是在200℃以上350℃以下的温度范围内，就可以分别改变各步骤中基板5的温度。
以上对第一、第二原料气体供给步骤、还原步骤、氮化步骤分别用同样的成膜装置1进行的情况进行了说明，第一、第二原料气体供给步骤、还原步骤、氮化步骤可以通过分别不同的成膜装置进行。
以第一原料气体供给步骤、还原步骤、第二原料气体供给步骤和氮化步骤为一个周期，进行多个周期的成膜时，第一、第二原料气体、还原气体、氮化气体在各周期中可以分别使用相同的气体，也可以在每个周期分别改变第一、第二原料气体、还原气体、氮化气体的种类。
以上对在第一原料气体步骤之后进行还原步骤情况下的钨析出步骤进行了说明，但本发明并不受此限定，也可以在还原步骤中使还原气体吸附于基板5，在第一原料气体供给步骤中向真空槽11内部供给第一原料气体，使吸附于基板5的还原气体与第一原料气体接触，析出钨。
构成1个钨析出步骤的第一原料气体供给步骤的次数与还原步骤的次数不必相同。例如，钨析出部骤包括按照还原步骤、第一原料气体供给步骤、还原步骤的顺序依次连续进行的情形，也包括按照第一原料气体供给步骤、还原步骤、第一原料气体供给步骤的顺序依次连续进行的情形。
氮化钨形成步骤也并不限于在第二原料气体供给步骤之后进行氮化步骤的情形，可以是首先在氮化步骤中使氮化气体吸附于基板，然后在第二原料气体供给步骤中向真空槽11内部供给第二原料气体，使吸附于基板上的氮化气体与第二原料气体接触，形成氮化钨。
构成1个氮化钨形成步骤的第二原料气体供给步骤与氮化步骤的次数不必相同。例如，氮化钨形成部骤可以包括按照氮化步骤、第二原料气体供给步骤、氮化步骤的顺序依次连续进行的情形，也包括按照第二原料气体供给步骤、氮化步骤、第二原料气体供给步骤的顺序依次连续进行的情形。
以上对于首先进行钨析出步骤，接着进行氮化钨形成步骤的情况进行了说明，但本发明并不限定于此。可以是成膜开始时首先进行氮化钨形成步骤，在基板上形成氮化钨，然后进行钨析出步骤，在氮化钨上析出钨。
也就是说，本发明通过选择钨析出步骤和氮化钨形成步骤的次数和顺序，选择构成钨析出步骤的第一原料气体供给步骤和还原步骤的次数和顺序，选择构成氮化钨形成步骤的第二原料气体供给步骤的次数和顺序，可得到按照所需比例含有氮与钨的氮化钨膜。
以上对停止第一、第二原料气体、还原气体、氮化气体等所有的气体供给，形成减压气氛的情形进行了说明，本发明并不限于此，可以是在停止第一、第二原料气体、还原气体、氮化气体的供给后，一边继续真空排气，一边向真空槽11供给吹扫气体，通过吹扫气体将气体从真空槽11内排出。本发明所使用的吹扫气体的种类没有特别限定，优选不与第一、第二原料气体、钨、氮化钨和处理对象物表面露出的半导体、金属反应的气体，例如可使用氮、氩、氦等惰性气体。
供给第一、第二原料气体、还原气体或氮化气体时，可以将上述吹扫气体作为稀释气体一起供给真空槽11内部。此时，停止供给第一、第二原料气体、还原气体或氮化气体时，无需停止吹扫气体的供给。
<实施例2-1>
将第一、第二原料气体的供给时间分别改为2.5秒，除此之外在与上述实施例1相同的条件下进行氮化钨膜的成膜。实施例2-1中成膜的氮化钨膜与实施例1中成膜的氮化钨膜相比，膜厚为一半左右。
<实施例2-2>
将第一、第二原料气体的供给时间分别改为1秒，除此之外在与上述实施例1相同的条件下成膜。实施例2-2中成膜的氮化钨膜与实施例1中成膜的氮化钨膜相比，薄层电阻大近10倍。
由此可知：通过改变第一、第二原料气体的供给时间，控制基板5上吸附的原料气体的量，可得到所需膜厚、所需薄层电阻的氮化钨膜。
<实施例3>
按照钨析出步骤和氮化钨形成步骤的顺序各进行一次，以此作为第一单元成膜步骤，在与上述实施例1相同的条件下进行基板5的前处理，然后重复10次第一单元成膜步骤，进行氮化钨膜的成膜。这里，第一、第二原料气体供给步骤和氮化步骤中的气体种类与实施例1相同，第一、第二原料气体供给步骤和氮化步骤中各气体的供给时间和排气时间、各气体的流量也与实施例1相同。还原步骤中不使用添加气体，只使用甲硅烷气体。另外，还原步骤中气体的供给时间和排气时间与实施例1相同。
这里，钨析出步骤按照第一原料气体供给步骤和还原步骤的顺序各进行一次，氮化钨形成步骤按照第二原料气体供给步骤和氮化步骤的顺序各进行一次。该实施例中，由成膜开始到结束，基板5的温度为270℃，供给各气体时真空槽11内部的压力为5×10-2Pa以上0.1Pa以下范围的成膜压力，各气体排气时真空槽11内部的压力小于成膜压力。
该实施例3中形成的氮化钨膜的膜厚为135nm，其电阻率为280μΩcm。
接着通过AES法对该氮化钨膜进行分析，求出从膜表面起的深度与各原子的原子浓度变化的关系。结果如图2所示。
图2的纵轴表示各原子的原子浓度(％)，横轴表示溅射时间(分钟)，溅射时间越长，从膜表面起的深度越深。
由图2可知：该氮化钨膜的W和N的原子浓度比率约为6∶1。
象以往技术那样，将钨化合物的气体、还原气体、氮化气体一起供给真空槽11内部，形成氮化钨膜时，W和N的原子浓度的比率为1∶1或1∶2，而象实施例3那样，将第一、第二原料气体、还原气体、氮化气体分别供给真空槽11，则可得到钨浓度比以往高的氮化钨膜。
溅射时间超过25分钟，则从氮化钨膜的表面到检测出硅基板的Si的深度之间，W和N的原子浓度的比率大致一定。由此可知：由成膜开始到成膜结束期间，不改变构成单元成膜步骤的钨析出步骤和氮化钨形成步骤的比例，重复单元成膜步骤，则可形成深度方向上原子浓度比率一定的氮化钨膜。
<实施例4>
按照与上述实施例1相同的条件对基板5进行前处理，然后将上述第一单元成膜步骤重复50次，进行氮化钨膜的成膜。这里，由成膜开始到成膜结束期间，将基板5的温度设为300℃，各气体的供给时间和排气时间分别为15秒。各步骤中气体的种类与实施例3相同，各气体的流量也与实施例3相同，供给各气体时的压力、各气体排气时的压力也与实施例3相同。钨析出步骤按照第一原料气体供给步骤和还原步骤的顺序各进行一次，氮化钨形成步骤按照第二原料气体供给步骤和氮化步骤各进行一次。
实施例4中形成的氮化钨膜的膜厚为28.7nm，其电阻率为675μΩcm。
<实施例5>
将钨析出步骤重复进行2次，以此作为第二单元成膜步骤。将上述第一单元成膜步骤重复进行6次，然后接着重复进行4次第二单元成膜步骤，将其作为第三单元成膜步骤，在与上述实施例1相同的条件下对基板5进行前处理，然后将第三单元成膜步骤重复5次，形成氮化钨膜。
这里，各步骤中的气体种类、各气体的流量和供给各气体时的压力、各气体排气时的压力、由成膜开始到成膜结束期间基板5的温度、各气体的供给时间和排气时间等各条件分别与实施例4相同。这里，钨析出步骤按照第一原料气体供给步骤和还原步骤各进行一次，氮化钨形成步骤按照第二原料气体供给步骤和氮化步骤的顺序各进行一次。
实施例5中钨的析出量多，因此形成的氮化钨膜比实施例4厚，为32nm。另外，实施例5的氮化钨膜的电阻率比实施例4小，为326μΩcm。
对实施例4、5中形成的氮化钨膜进行AES分析，分别求出从膜表面起的深度和各原子的原子浓度的变化。其结果如图3、4表示。
比较图3和图4可知，实施例5形成的氮化钨膜中，钨和氮的比率比实施例4大，如果增加钨析出步骤的比例，可形成钨和氮的比率(W/N)大的氮化钨膜。
<实施例6>
在与上述实施例1相同的条件下对基板5进行前处理，然后将上述第一单元成膜步骤重复46次，接着将上述第二单元成膜步骤重复8次，形成氮化钨膜。
这里，各步骤的气体种类与实施例3-5相同。
各单元成膜步骤中，第一、第二原料气体(WF6)的流量为5sccm，第一、第二原料气体的供给时间为5秒，第一、第二原料气体的排气时间为2秒，还原气体(SiH4)的流量为50sccm，还原气体的供给时间为10秒，还原气体的排气时间为10秒，氮化气体(NH3)的流量为11sccm，氮化气体的供给时间为2秒，氮化气体的排气时间为10秒。另外，供给各气体时的压力、各气体排气时的压力、由成膜开始到成膜结束期间基板5的温度为与实施例4、5条件相同。这里，钨析出步骤按照第一原料气体供给步骤和还原步骤的顺序各进行一次，氮化钨形成步骤按照第二原料气体供给步骤和氮化步骤的顺序各进行一次。
实施例6形成的氮化钨膜的膜厚比实施例4、5稍厚，为37.3nm。其电阻率比实施例4、5低，为284μΩcm。
对该氮化钨膜进行AES分析，求出从膜表面起的深度和各原子的原子浓度的变化。其结果如图5表示。
由图5可知，实施例6形成的氮化钨膜中，在膜的表面附近，钨和氮的含有比率W/N大，但深度越深，W/N逐渐减小。图6的符号D表示溅射约8分钟时的厚度，由该厚度D开始，氮浓度大致一定。
由此可知：实施例6中，由成膜开始到相当于深度D的膜厚期间，形成W/N小的膜，由该膜厚到成膜结束期间，形成W/N大的膜。
已知W/N增大，则氮化钨膜的电阻率降低，相反W/N减小，则与硅基板的贴合性增高，可知实施例6形成的氮化钨膜兼具与处理对象物贴合的一侧的贴合性高，与处理对象物相对侧的电阻率低这样的两种特性。
产业实用性
本发明的成膜方法可以进行N和W的比率为所需组成比率的氮化钨膜的成膜，通过使N和W的组成比率为所需比率，可以控制氮化钨膜的薄层电阻值。另外，根据本发明的成膜方法，可以对很微细的接触孔进行成膜。本发明中，1次原料气体供给步骤可形成钨化合物的多分子层，因此将1次第一原料气体供给步骤、1次还原步骤、1次第二原料气体供给步骤、1次氮化步骤作为1次单元成膜步骤，1次单元成膜步骤可以进行10nm以上的氮化钨膜的成膜。因此，与通过1次单元成膜步骤形成单原子层的ALD法相比，成膜效率高，结果可缩短成膜所需的作业时间。

Claims (12)

1.氮化钨膜的成膜方法，该方法包括以下步骤：
向设置有处理对象物的减压气氛中供给以钨化合物的气体为主要成分的第一原料气体，然后将上述第一原料气体从上述减压气氛中排出的第一原料气体供给步骤；
向上述减压气氛中供给用以还原上述钨化合物的还原气体，然后将上述还原气体从上述减压气氛中排出的还原步骤；
向上述减压气氛中供给以钨化合物的气体为主要成分的第二原料气体，然后将上述第二原料气体从上述减压气氛中排出的第二原料气体供给步骤；
向上述减压气氛中供给化学结构中具有氮并与钨反应生成氮化钨的氮化气体，然后将上述氮化气体从上述减压气氛中排出的氮化步骤。
2.权利要求1的氮化钨膜的成膜方法，该方法具有钨析出步骤，所述钨析出步骤是以上述第一原料气体供给步骤和上述还原步骤的其中之一为先，另一步骤为后，连续进行上述第一原料气体供给步骤和上述还原步骤。
3.权利要求1的氮化钨膜的成膜方法，该方法具有氮化钨形成步骤，所述氮化钨形成步骤是以上述氮化步骤和上述第二原料供给步骤的其中之一为先，另一步骤为后，连续进行上述氮化步骤和上述第二原料气体供给步骤。
4.权利要求1的氮化钨膜的成膜方法，该方法包括将钨析出步骤与氮化钨形成步骤按照所需比例反复实施的步骤，其中所述钨析出步骤是以上述第一原料气体供给步骤和上述还原步骤的其中之一为先，另一步骤为后，连续进行上述第一原料气体供给步骤和上述还原步骤；所述氮化钨形成步骤是以上述第二原料气体供给步骤和上述氮化步骤的其中之一为先，另一步骤为后，连续进行上述第二原料气体供给步骤和上述氮化步骤。
5.权利要求4的氮化钨膜的成膜方法，该方法是将上述钨析出步骤和上述氮化钨形成步骤交替进行。
6.权利要求4的氮化钨膜的成膜方法，该方法是在由成膜开始到成膜结束期间，将上述反复实施的比例中钨析出步骤的比例增大。
7.权利要求1的氮化钨膜的成膜方法，该方法是使金属或半导体露出在上述处理对象物的至少一部分表面，在使上述金属或上述半导体露出的状态下进行上述钨析出步骤。
8.权利要求1的氮化钨膜的成膜方法，其中对于上述第一原料气体和上述第二原料气体分别使用相同的气体。
9.权利要求1的氮化钨膜的成膜方法，其中由六氟化钨气体构成上述第一原料气体和上述第二原料气体的其中之一或两者。
10.权利要求1的氮化钨膜的成膜方法，其中使用甲硅烷气体作为上述还原气体。
11.权利要求1的氮化钨膜的成膜方法，其中使用氨气作为上述氮化气体。
12.权利要求1的氮化钨膜的成膜方法，其中在上述第一、第二原料气体供给步骤和上述还原步骤、上述氮化步骤中，将上述处理对象物保持在200℃以上350℃以下的温度。
CNA2003801076690A 2002-12-27 2003-12-10 氮化钨膜的成膜方法 Pending CN1732287A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP379101/2002 2002-12-27
JP2002379101 2002-12-27

Publications (1)

Publication Number Publication Date
CN1732287A true CN1732287A (zh) 2006-02-08

Family

ID=32708373

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2003801076690A Pending CN1732287A (zh) 2002-12-27 2003-12-10 氮化钨膜的成膜方法

Country Status (7)

Country Link
US (1) US7338900B2 (zh)
JP (1) JP4429919B2 (zh)
KR (1) KR101035221B1 (zh)
CN (1) CN1732287A (zh)
AU (1) AU2003289005A1 (zh)
TW (1) TW200422425A (zh)
WO (1) WO2004061154A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101684547B (zh) * 2004-03-01 2011-12-28 东京毅力科创株式会社 铜膜的成膜方法
CN112105758A (zh) * 2018-05-04 2020-12-18 应用材料公司 金属膜沉积

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1732287A (zh) 2002-12-27 2006-02-08 株式会社爱发科 氮化钨膜的成膜方法
JP2006161061A (ja) * 2004-12-02 2006-06-22 Sony Corp 薄膜の形成方法および半導体装置の製造方法
WO2006100457A1 (en) * 2005-03-22 2006-09-28 Aviza Technology Limited A method of forming a bragg reflector stack
JP5593320B2 (ja) * 2009-09-02 2014-09-24 株式会社アルバック Ｃｏ膜の形成方法
US8207062B2 (en) * 2009-09-09 2012-06-26 Novellus Systems, Inc. Method for improving adhesion of low resistivity tungsten/tungsten nitride layers
JP2011082493A (ja) * 2009-09-14 2011-04-21 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP2013122069A (ja) * 2011-12-09 2013-06-20 Ulvac Japan Ltd 窒化タングステン膜の形成方法、及び窒化タングステン膜の形成装置
JP2013122970A (ja) * 2011-12-09 2013-06-20 Ulvac Japan Ltd 配線構造の形成方法
JP5925476B2 (ja) * 2011-12-09 2016-05-25 株式会社アルバック タングステン化合物膜の形成方法
TWI602283B (zh) 2012-03-27 2017-10-11 諾發系統有限公司 鎢特徵部塡充
JP6437324B2 (ja) * 2014-03-25 2018-12-12 東京エレクトロン株式会社 タングステン膜の成膜方法および半導体装置の製造方法
US9953984B2 (en) 2015-02-11 2018-04-24 Lam Research Corporation Tungsten for wordline applications
US9978605B2 (en) 2015-05-27 2018-05-22 Lam Research Corporation Method of forming low resistivity fluorine free tungsten film without nucleation
US9754824B2 (en) 2015-05-27 2017-09-05 Lam Research Corporation Tungsten films having low fluorine content
US10121671B2 (en) 2015-08-28 2018-11-06 Applied Materials, Inc. Methods of depositing metal films using metal oxyhalide precursors
US9853123B2 (en) 2015-10-28 2017-12-26 United Microelectronics Corp. Semiconductor structure and fabrication method thereof
SG11202001268TA (en) 2017-08-14 2020-03-30 Lam Res Corp Metal fill process for three-dimensional vertical nand wordline
KR20200140391A (ko) 2018-05-03 2020-12-15 램 리써치 코포레이션 3d nand 구조체들에 텅스텐 및 다른 금속들을 증착하는 방법
CN113424300A (zh) 2018-12-14 2021-09-21 朗姆研究公司 在3d nand结构上的原子层沉积
KR20210141762A (ko) 2019-04-11 2021-11-23 램 리써치 코포레이션 고 단차 커버리지 (step coverage) 텅스텐 증착
KR20220047333A (ko) 2019-08-12 2022-04-15 램 리써치 코포레이션 텅스텐 증착

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3415207B2 (ja) 1992-07-24 2003-06-09 東京エレクトロン株式会社 化学気相成長による金属薄膜形成方法
JPH0794425A (ja) * 1993-09-24 1995-04-07 Toshiba Corp 金属薄膜の形成方法および金属薄膜の形成装置
JPH07252660A (ja) 1994-01-19 1995-10-03 Rikagaku Kenkyusho 薄膜の製造方法およびその製造装置
US6872429B1 (en) * 1997-06-30 2005-03-29 Applied Materials, Inc. Deposition of tungsten nitride using plasma pretreatment in a chemical vapor deposition chamber
JP4097747B2 (ja) 1997-08-07 2008-06-11 株式会社アルバック バリア膜形成方法
JP2000212749A (ja) 1999-01-22 2000-08-02 Ulvac Japan Ltd 薄膜形成装置、及び窒化タングステン薄膜製造方法
JP3938450B2 (ja) 1999-07-06 2007-06-27 株式会社アルバック バリア膜製造方法
US6200893B1 (en) * 1999-03-11 2001-03-13 Genus, Inc Radical-assisted sequential CVD
JP4331414B2 (ja) 2000-03-02 2009-09-16 東京エレクトロン株式会社 半導体装置の製造方法
US7141278B2 (en) * 2000-06-08 2006-11-28 Asm Genitech Korea Ltd. Thin film forming method
KR100386034B1 (ko) * 2000-12-06 2003-06-02 에이에스엠 마이크로케미스트리 리미티드 확산 방지막의 결정립계를 금속산화물로 충진한 구리 배선구조의 반도체 소자 제조 방법
KR20030062365A (ko) * 2000-12-12 2003-07-23 동경 엘렉트론 주식회사 박막 형성 방법 및 박막 형성 장치
US7005372B2 (en) * 2003-01-21 2006-02-28 Novellus Systems, Inc. Deposition of tungsten nitride
CN1732287A (zh) 2002-12-27 2006-02-08 株式会社爱发科 氮化钨膜的成膜方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101684547B (zh) * 2004-03-01 2011-12-28 东京毅力科创株式会社 铜膜的成膜方法
CN112105758A (zh) * 2018-05-04 2020-12-18 应用材料公司 金属膜沉积

Also Published As

Publication number Publication date
KR101035221B1 (ko) 2011-05-18
AU2003289005A1 (en) 2004-07-29
KR20050089149A (ko) 2005-09-07
JP4429919B2 (ja) 2010-03-10
TW200422425A (en) 2004-11-01
WO2004061154A1 (ja) 2004-07-22
US20050221625A1 (en) 2005-10-06
US7338900B2 (en) 2008-03-04
JPWO2004061154A1 (ja) 2006-05-11

Similar Documents

Publication Publication Date Title
CN1732287A (zh) 氮化钨膜的成膜方法
CN1191614C (zh) 在原子层沉积过程中使寄生化学气相沉积最小化的装置和原理
CN1168849C (zh) 化学气相沉积室钝化方法
US7419904B2 (en) Method for forming barrier film and method for forming electrode film
JP4800344B2 (ja) 薄膜の形成方法
KR0132375B1 (ko) 박막형성방법
US9355850B2 (en) Method of manufacturing semiconductor device, method of processing substrate, substrate processing apparatus and computer-readable recording medium
CN1480998A (zh) 采用原子层沉积工艺在基片上形成二氧化硅层的方法
WO2007004443A1 (ja) タングステン膜形成方法，成膜装置，記憶媒体及び半導体装置
CN1547624A (zh) 半导体处理用的成膜方法
CN1906327A (zh) 成膜方法
CN1292431A (zh) 利用原子层沉积法形成薄膜的方法
CN1110844C (zh) 阻挡层的形成方法
US7435678B2 (en) Method of depositing noble metal electrode using oxidation-reduction reaction
US10269560B2 (en) Atomic layer deposition method for manufacturing semiconductor structure
JP5088773B2 (ja) 膜形成方法および膜形成材料
JP2004296820A (ja) 半導体装置の製造方法及び基板処理装置
US6918960B2 (en) CVD of PtRh with good adhesion and morphology
JP2004296887A (ja) 半導体装置の製造方法及び基板処理装置
KR100422396B1 (ko) 원자층 증착법을 이용한 반도체 소자의 박막 형성 방법
JP5054890B2 (ja) 半導体装置の製造方法
CN110777351B (zh) 钨沉积方法
JP2006173299A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20060208