KR100422396B1 - 원자층 증착법을 이용한 반도체 소자의 박막 형성 방법 - Google Patents

원자층 증착법을 이용한 반도체 소자의 박막 형성 방법 Download PDF

Info

Publication number
KR100422396B1
KR100422396B1 KR10-2001-0038447A KR20010038447A KR100422396B1 KR 100422396 B1 KR100422396 B1 KR 100422396B1 KR 20010038447 A KR20010038447 A KR 20010038447A KR 100422396 B1 KR100422396 B1 KR 100422396B1
Authority
KR
South Korea
Prior art keywords
atomic layer
thin film
layer deposition
gas
semiconductor device
Prior art date
Application number
KR10-2001-0038447A
Other languages
English (en)
Other versions
KR20030002747A (ko
Inventor
진원화
권혁진
김용수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0038447A priority Critical patent/KR100422396B1/ko
Publication of KR20030002747A publication Critical patent/KR20030002747A/ko
Application granted granted Critical
Publication of KR100422396B1 publication Critical patent/KR100422396B1/ko

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber

Abstract

본 발명은 원자층 증착법을 이용한 반도체 소자의 박막 형성 방법에 관한 것으로, 원자층 증착 공정 진행 속도를 향상시키기 위하여 한번에 여러 장의 반도체 기판이 장착될 수 있는 배치 타입의 원자층 증착(Batch type ALD) 장비를 이용하여 여러 장의 반도체 기판에 박막을 동시에 형성하고, 이 과정에서 트래블링 웨이브 반응로나 싱글 웨이퍼 챔버에서의 우수한 ALD 특성을 확보하기 위하여 최적의 공정 조건을 확보하므로써 우수한 막질의 박막을 증착하면서 공정 진행 속도를 향상시킬 수 있는 원자층 증착법을 이용한 반도체 소자의 박막 형성 방법이 개시된다.

Description

원자층 증착법을 이용한 반도체 소자의 박막 형성 방법{Method of forming a thin film in a semiconductor device using atomic layer deposition }
본 발명은 원자층 증착법을 이용한 반도체 소자의 박막 형성 방법에 관한 것으로, 특히 원자층 증착법(Atomic Layer Deposition; ALD)을 이용한 박막 증착 공정 시 여러 장의 반도체 기판을 증착 챔버에 장착하므로써 원자층 증착 공정으로 동시에 여러 장의 반도체 기판에 박막을 증착하여 생산성을 향상시킬 수 있는 원자층 증착법을 이용한 반도체 소자의 박막 형성 방법에 관한 것이다.
일반적으로, 반도체 소자의 박막을 증착할 경우 우수한 스텝 커버리지 특성을 얻기 위하여 화학 기상 증착법으로 박막을 증착한다. 그러나, 박막이 증착될 반도체 기판의 표면에 형성된 막의 종횡비(Aspect Ratio)가 클 경우, 홀(Hole) 내부와 표면에 공급되는 플럭스(Flux)의 차이로 인하여 스텝 커버리지 특성이 저하되는 문제점이 발생한다. 이러한 기존 CVD법의 단점을 보완하기 위하여 완전한 표면 반응에 의해서만 박막이 형성되고, 원자층 단위로 박막형성 제어가 가능한 원자층 증착법으로 반도체 소자의 박막을 증착한다.
자기 제한적 표면 반응 메카니즘(Self-limited surface reaction mechanism)에 의한 원자층 증착법은 우수한(Conformal) 박막을 형성할 수 있을 뿐만 아니라, 균일한 박막을 형성할 수 있다. 또한, 원자층 증착법은 소오스 가스와 반응 가스를 서로 분리하여 공급하므로, 화학 기상 증착법에 비하여 가스 반응(Gas phase reaction)에 의한 파티클 생성을 억제할 수 있는 장점이 있다.
상기에서, 원자층 증착법에 의한 박막 증착은 트래블링 웨이브 반응로(Travelling wave reactor) 또는 싱글 웨이퍼 챔버(Single wafer chamber)에서 이루어지며, 트래블링 웨이브 반응로는 소오스 가스를 효과적으로 사용하고, 단위 원자층의 증착 식간을 줄일 수 있으나, 트래블링 웨이브 반응로에서는 원자층 증착법으로 시간 당 약 3 내지 4장 정도의 밖에는 반도체 기판에 박막을 증착할 수 없다. 따라서, 양산 적용시 많은 장비와 공간 및 유지비용이 필요하므로 생산성에 문제가 있다.
따라서, 본 발명은 상기의 문제점을 해결하기 위하여 한번에 여러 장의 반도체 기판이 장착될 수 있는 배치 타입의 원자층 증착(Batch type ALD) 장비를 이용하여 원자층 증착법으로 여러 장의 반도체 기판에 박막을 동시에 형성하되 공정 조건을 조절하여 트래블링 웨이브 반응로나 싱글 웨이퍼 챔버에서의 우수한 ALD 특성을 배치 타입의 원자층 증착 장비에서도 확보하므로써 우수한 막질의 박막을 증착하면서 생산성을 높일 수 있는 원자층 증착법을 이용한 반도체 소자의 박막 형성 방법을 제공하는데 그 목적이 있다.
도 1a 및 도 1b는 본 발명에 따른 배치 타입의 원자층 증착 장비의 구성도.
도 2는 본 발명에 따른 원자층 증착법을 이용한 반도체 소자의 박막 형성 방법을 설명하기 위하여 도시한 레시피도.
도 3a 내지 도 3d는 본 발명에 따른 원자층 증착법을 이용한 반도체 소자의 박막 형성 방법을 설명하기 위하여 도시한 소자의 단면도.
도 4는 본 발명에서 소오스 가스의 공급량에 따른 싸이클당 박막 증착 두께 및 박막의 비저항을 나타낸 특성 그래프.
도 5는 본 발명에서 소오스 가스의 공급량에 따른 TiN막의 염소 성분량을 나타낸 특성 그래프.
도 6은 본 발명에서 소오스 가스의 공급 시간에 따른 싸이클당 박막 증착 두께 및 박막의 비저항을 나타낸 특성 그래프.
도 7은 소오스 가스 공급 후 정화 시간에 따른 싸이클당 박막 증착 두께 및 박막의 비저항을 나타낸 특성 그래프.
도 8은 본 발명에서 소오스 가스 및 반응 가스의 공급량에 따른 싸이클당 박막 증착 두께 및 박막의 비저항을 나타낸 특성 그래프.
도 9a 내지 도 9d는 본 발명에서 증착 온도에 따른 원자층 증착 박막의 표면 거칠기를 나타내는 사진.
도 10a 및 도 10b는 본 발명에서 증착 온도에 따른 증착 속도 및 비저항 특성을 나타내는 특성 그래프.
<도면의 주요 부분에 대한 부호의 설명>
11, 11a, 11b, 11c, 11d, 31 : 반도체 기판
12 : 반도체 기판 지지 수단 13 : 회전 수단
14 : 공급 라인 15 : 아크 라인
16 : 배출구 100 : 배치 타입의 원자층 증착 장비
32 : TiClx33: NH3
34 : HCl 300 : TiN
본 발명에 따른 원자층 증착법을 이용한 반도체 소자의 박막 형성 방법의 실시예는 다수의 반도체 기판이 장착된 배치 타입의 원자층 증착 장비 내부로 소오스 가스를 공급하여 반도체 기판에 흡착시키는 제 1 단계, 반도체 기판에 흡착되지 않은 소오스 가스를 증착 장비 외부로 배출시켜 정화하는 제 2 단계, 증착 장비 내부로 반응 가스를 공급하여 반도체 기판에 흡착된 소오스와의 반응을 통해 박막을 형성하는 제 3 단계 및 반응하지 않은 반응 가스 및 반응 부산물을 증착 장비 외부로 배출시키는 정화하는 제 4 단계로 이루어져 제 1 내지 제 4 단계를 1 싸이클하고, 1 싸이클 계속해서 반복 실시하여 목표 두께의 박막이 증착하는 것을 특징으로 한다.
다수의 반도체 기판은 배치 타입의 원자층 증착 장비의 반도체 기판 지지 수단에 의해 5 내지 100RPM으로 회전된다. 반도체 기판 지지 수단의 하부에는 2000 내지 6000sccm의 아르곤 가스를 공급하여 반도체 기판 지지 수단의 뒷면에 박막이 증착되는 것을 방지한다.
소오스 가스는 TiCl4이며, 소오스 가스는 운반 가스로 아르곤 가스를 이용한다. 또한, 소오스 가스는 500 내지 2000sccm의 아르곤 가스 및 30 내지 200sccm의 TiCl4가스를 혼합한 가스로 하여 동시에 공급하여 줄 수도 있다.
반응 가스로는 500 내지 3000sccm의 NH3가스가 공급된다.
제 1 단계 내지 제 4 단계는 각각 0.1 내지 3.0초 동안 실시되며, 제 1 단계에서 제 4 단계까지의 총 증착시간은 0.5에서 5.0초이 되도록 한다. 제 2 단계 또는 제 4 단계는 아르곤 가스를 이용하여 정화한다.
배치 타입의 원자층 증착 장비는 약 0.2Torr의 초기 압력을 유지하고, 원자층 증착 공정시 약 1 내지 5Torr의 압력을 유지한다. 다수의 반도체 기판의 증착 온도는 300 내지 500℃이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 더욱 상세히 설명하기로 한다.
도 1a 및 도 1b는 본 발명에 따른 배치 타입의 원자층 증착 장비의 구성도이다.
도 1a를 참조하면, 배치 타입의 원자층 증착 장비(100)는 반도체 기판(11)이장착되는 반도체 기판 지지 수단(12)과, 반도체 기판 지지 수단(12)을 회전시키기 위한 회전 수단(13)과, 소오스 가스, 반응 가스 및 이들 가스의 운반 가스를 방사형으로 증착 장비 내부에 공급하기 위한 공급 라인(14)과, 장비 내부 온도를 조절하기 위한 아크 램프(15), 장비 내부로 공급된 가스 및 각종 부산물을 배출시키기 위한 배출구(16)를 포함하여 구성된다.
공급 라인(14)은 소오스 가스, 반응 가스 및 이들 가스의 운반 가스를 따로 따로 공급하기 위한 각각의 라인을 구비한다.
소오스 가스 및 반응 가스는 배치 타입의 원자층 증착 장비(100) 내부의 중앙 상부에서 공급되어 반도체 기판 지지 수단(12)의 외곽으로 트래블링 웨이브 타입(Travelling wave type)의 흐름(Flow)을 형성하며, 반도체 기판 지지 수단(12) 외곽의 배출구(Baffle, 16)를 통해 배출된다.
반도체 기판(11)의 온도는 저면(Bottom)에 3개의 히팅 존(Heating zone)으로 구동되는 아크 램프(15)로 조절되며, 증착 균일도(Uniformity) 확보 및 반도체 기판 로딩(Loading)을 위하여 반도체 기판 지지 수단(12)을 회전시킬 수 있다.
도면에는 도시되어 있지 않지만, 반도체 기판 지지 수단(12)의 뒷면에 박막이 증착되는 것을 방지하기 위하여 반도체 기판 지지 수단(12)의 하부에서 2000 내지 6000sccm의 아르곤을 흘려주며, 반도체 기판 지지 수단(12)을 약 5 내지 100RPM으로 회전시켜 줄 수 있다.
도 1b를 참조하면, 반도체 기판 지지 수단(12)은 한 장의 반도체 기판만을 장착할 수 있는 종래의 트래블링 웨이브 반응로나 싱글 웨이퍼 챔버의 생산성 문제를 개선하기 위하여 한번에 여러 장의 반도체 기판(11a 내지 11d)을 장착할 수 있도록 한다.
상기의 구성으로 이루어진 배치 타입의 원자층 증착 장비(100)를 이용하여 싱글 웨이퍼 타입 ALD 증착 장비와 같은 박막 증착 속도 및 균일성을 확보하고, ALD 공정 사이클 타임(Cycle time)을 줄일 수 있다면, 반도체 기판에 박막을 증착할 수 있는 공정 진행 속도는 시간당 12장 이상이 되므로 양산성을 충분히 확보할 수 있다.
그러나, 원자층 증착 공정상 주기적으로 소오스 가스나 반응 가스를 짧은 시간, 예를 들어 0.2 내지 0.3초 동안 공급하고 증착 장비 내부를 정화시키기 위해서는, 적정한 배출 스피드(Pumping speed)를 유지하면서 배출 시 소오스 가스와 반응 가스를 충분히 배출시켜야 우수한 원자층 증착 공정 특성을 얻을 수 있으므로 증착 장비를 작게 설계하는 것이 유리하다.
또한, 멀티 웨이퍼 로딩(Multi wafer loading)이 가능한 배치 타입의 원자층 증착 장비에서 원자층 증착법에 의해 우수한 막질의 박막이 증착될 수 있는 최적의 공정 조건을 설정하는 것이 매우 중요한다.
이하, TiN막을 예로 하여, 배치 타입 원자층 증착 장비를 이용한 반도체 소자의 박막 형성 방법을 설명하기로 한다.
도 2는 본 발명에 따른 원자층 증착법을 이용한 반도체 소자의 박막 형성 방법을 설명하기 위하여 도시한 레시피도이고, 도 3a 내지 도 3d는 본 발명에 따른 원자층 증착법을 이용한 반도체 소자의 박막 형성 방법을 설명하기 위하여 도시한 소자의 단면도이다.
도 2를 참조하면, 원자층 증착법으로 TiN막을 형성하는 공정 단계는 증착 장비 내부로 TiCl4소오스를 공급하는 제 1 단계(A), 반응기 내부의 미반응 TiCl4소오스를 제거하는 제 2 단계(B), NH3반응 가스를 공급하는 제 3 단계(C) 및 미반응 NH3가스 및 반응 부산물을 제거하는 제 4 단계(D)로 이루어지며, 제 1 내지 제 4 단계가 1 싸이클(Cycle)을 이룬다. 목표 두께의 TiN막을 형성하기 위해서는 제 1 내지 제 4 단계로 이루어진 싸이클을 계속해서 반복 실시하면 된다.
각 단계를 상세히 설명하면 다음과 같다.
도 2 및 도 3a를 참조하면, 제 1 단계(A)에서는 500 내지 2000sccm의 아르곤 가스를 운반 가스로 하여 30 내지 200sccm의 TiCl4소오스 가스를 0.1 내지 3.0초 동안 동시에 배치 타입의 원자층 증착 장비 내부로 공급하여 반도체 기판(31)의 표면에 TiClx(x=1 내지 4; 32) 가 흡착되도록 한다.
도 2 및 도 3b를 참조하면, 제 2 단계(B)에서는 퍼지 가스를 0.1 내지 0.8초 동안 배치 타입의 원자층 증착 장비 내부로 공급하여 배치 타입의 원자층 증착 장비 내부에 잔류하는 미반응 TiCl4소오스 가스를 배치 타입의 원자층 증착 장비 외부로 배출시킨다.
반응기 정화를 위한 퍼지 가스는 불활성 가스(Inert Gas)나 Ar 가스를 이용한다.
도 2 및 도 3c를 참조하면, 제 3 단계(C)에서는 100 내지 3000sccm의 NH3와 500 내지 2000sccm의 아르곤 가스를 혼합한 가스를 반응 가스로 동시에 배치 타입의 원자층 증착 장비에 0.1 내지 3.0초 동안 공급하고, TiClx(x=1 내지 4)와 화학적으로 반응시켜 TiN(300)을 형성한다.
TiN막(300)은 하기의 화학식 1의 반응식에 의해 형성된다.
TiClx(x=1 내지 4) + NH3= TiN + HCl(g)
도 2 및 도 3d를 참조하면, 제 4 단계(D)에서는 퍼지 가스를 0.1 내지 3.0초 동안 배치 타입의 원자층 증착 장비 내부로 공급하여 배치 타입의 원자층 증착 장비 내부에 잔류하는 미반응 반응 가스(33) 및 반응 부산물(예를 들어, HCl; 34)을 배치 타입의 원자층 증착 장비 외부로 배출한다.
반응기 정화를 위한 퍼지 가스는 약 100sccm의 Ar, N2또는 He 가스를 이용한다.
상기의 공정은 제 1 단계에서 제 4 단계까지의 총 증착시간이 0.5에서 5.0초가 되도록 실시한다.
이하, 멀티 웨이퍼 로딩(Multi wafer loading)이 가능한 배치 타입의 원자층 증착 장비에서 원자층 증착법에 의해 우수한 막질의 박막이 증착될 수 있도록 하기 위한 최적의 공정 조건을 설명하기로 한다.
여러 장의 반도체 기판이 장착된 배치 타입의 원자층 증착 장비에서, 트래블링 웨이브 반응로나 싱글 웨이퍼 챔버에서 원자층 증착법으로 형성된 박막과 같이 우수한 ALD 특성을 갖는 박막을 증착하기 위해서는 각 단계를 0.1 내지 0.8초 동안 실시하고, 반도체 기판의 온도를 .00 내지 500℃의 온도로 유지한다. 또한, 반응 부산물을 배치 타입의 원자층 증착 장비에서 원활히 제거하기 위하여 웨이퍼 지지 수단을 약 10RPM으로 회전시킨다. 배치 타입의 원자층 증착 장비의 초기 압력(Base pressure)은 약 0.2Torr가 되도록 하고, 증착 공정 시 압력(Operation pressure)은 1 내지 5Torr가 되도록 한다.
도 4는 본 발명에서 소오스 가스의 공급량에 따른 싸이클당 박막 증착 두께 및 박막의 비저항을 나타낸 특성 그래프이다.
도 4를 참조하면, TiCl4의 공급량에 따른 박막 증착률을 나타내고 있다. TiN막을 증착하기 위한 각 단계에서, Ar을 운반 가스로 하는 TiCl4는 약 800sccm을 공급하고, NH3는 약 1200sccm을 공급하며, 정화 가스인 Ar은 약 800sccm을 공급한다.
TiCl4의 공급량이 증가됨에 따라, TiN막의 증착률은 약 0.35Å/cycle로 일정하게 유지됨을 알 수 있다.
이는, ALD 증착 특성인 표면 자기 제한 반응 메카니즘에 의해, TiCl4의 공급량이 증가하여도 TiN막의 증착률은 일정하게 유지되는 것이다. 또한, 비저항(Resistivity)값이 약 180u-cm로 유지되는 것은 TiN막 내에 Cl 성분이 일정량으로 유지되는 것을 나타내며, TiCl4의 공급량이 TiN막 특성과는 무관하다는 것을 알 수 있다.
도 5는 본 발명에서 소오스 가스의 공급량에 따른 TiN막의 염소 성분량을 나타낸 특성 그래프이다.
도 5를 참조하면, 소오스 가스(TiCl4)의 공급량에 상관없이 TiN막 내에 Cl 성분이 일정량으로 유지되며, TiCl4의 공급량이 TiN막 특성과는 무관하다는 것을 알 수 있다.
도 6은 본 발명에서 소오스 가스의 공급 시간에 따른 싸이클당 박막 증착 두께 및 박막의 비저항을 나타낸 특성 그래프이다.
도 6을 참조하면, 소오스 가스(TiCl4)의 공급 시간이 0.3초 이상이 되면, 싸이클당 박막 증착 두께가 더 두꺼워지지 않고 약 0.35Å/cycle로 포화(Saturation)됨을 알 수 있다. 이때, 비저항도값도 약 180uΩ으로 유지됨을 알 수 있다.
도 7은 소오스 가스 공급 후 정화 시간에 따른 싸이클당 박막 증착 두께 및 박막의 비저항을 나타낸 특성 그래프이다.
도 7을 참조하면, 소오스 가스 공급 후 정화 시간이 약 0.3초 이상이 될 경우 싸이클당 박막 증착 두께가 약 0.35Å/cycle로 유지됨을 알 수 있다. 또한, 비저항도값도 약 180uΩ으로 유지됨을 알 수 있다.
이는, 0.3초 이상 정화를 실시하여도 싸이클당 박막 증착 두께가 0.35Å/cycle 이상으로 증가할 경우 정화 시간이 충분하지 않아 순수한 ALD 특성이 저하되는 것으로써, 본 발명의 공정 조건에서는 약 0.3초의 정화 시간으로도 순수한 ALD 특성을 얻을 수 있음을 알 수 있다.
따라서, 배치 타입의 원자층 증착 장비에서도 상기의 공정 조건으로 박막을 증착한다면, 트래블링 웨이브 반응로나 싱글 웨이퍼 챔버에서의 ALD 특성과 같이 우수한 특성의 ALD 박막을 증착할 수 있음을 알 수 있으며, 동시에 공정 진행 속도도 향상시킬 수 있다.
또한, 원자층 증착 공정은 상기의 제 1 내지 제 4 단계에서 공급되는 가스의 유량이나, 시간에 따라 큰 특성의 차이를 보이게 된다. 원자층 증착 공정의 단점인 낮은 증착 속도를 극복하기 위해서는 증착율(Dep Rate)을 증가시키거나 싸이클 주기(Cycle time)를 짧게 해 주어야 한다.
증착율을 증가시키는 것은 원자층 증착 특성상 한계가 있으나, 제 1 내지 제 4 단계로 이루어지는 사이클 주기는 공정 조건 및 배치 타입의 원자층 증착 장비의 구조를 최적화 함으로써 그 시간을 줄일 수 있다.
하기의 표 1은 사이클 주기 감소에 따른 TiN막의 면저항 및 두께에 대한 데이터(Raw Data)와 이 두 가지 값으로 구한 비저항 및 증착 속도를 나타내고 있다.
실험 결과를 통해 확인된 배치 타입의 원자층 증착 장비에서 사이클 주기에 무관하게 일정한 증착율이 유지되기 위해서는 일정량 이상의 반응 가스를 공급하여야 한다. 그 양은 증착 장비의 크기와 압력 등의 공정 조건 변화에 의존하게 된다.
도 8은 본 발명에서 소오스 가스 및 반응 가스의 공급량에 따른 싸이클당 박막 증착 두께 및 박막의 비저항을 나타낸 특성 그래프이다.
도 8을 참조하면, 제 1 단계의 TiCl 가스, Ar 가스/제 2 단계의 Ar 가스/제 3 단계의 NH3가스/제 4 단계의 Ar 가스 유량에 따라 싸이클당 박막 증착 두께 및 박막의 비저항을 나타내고 있다.
도면 부호 A는 50,800/800/1200,800/800의 유량으로 공급되는 경우이고, 순차적으로 도면 부호 B는 50,800/800/2000,800/800, 도면 부호 C는20,800/800/2000,320/800, 도면 부호 D는 20,800/800/2000,800/800, 도면 부호 E는 20,800/1600/2000,800/1600, 도면 부호 F는 20,800/1600/2000,800/1600의 유량으로 공급되는 경우이다. 각 단계는 약 1초 동안 실시된다.
도시한 바와 같이, 제 2 및 제 4 단계에서의 정화 가스인 Ar 가스의 양과 반응 가스가 과도하게 공급되어도 TiN막의 증착 속도 및 비저항(Resistivity)값은 일정한 것을 알 수 있다.
도 9a 내지 도 9d는 본 발명에서 증착 온도에 따른 원자층 증착 박막의 표면 거칠기를 나타내는 사진이고, 도 10a 및 도 10b는 본 발명에서 증착 온도에 따른 증착 속도 및 비저항 특성을 나타내는 특성 그래프이다.
원자층 증착 공정은 화학 기상 증착법보다 낮은 온도에서 공정을 진행할 수 있다.
도 9a 내지 도 9d, 도 10a 및 도 10b를 참조하면, 온도가 감소하면서 증착 속도가 감소하고, 염소 함량 증가에 따른 비저항이 증가하게 된다. 특히, 약 300℃ 부근에서는 균일한 성장이 이루어지지 않고 박막의 표면 거칠기도 좋지 않다.
이로써, 배치 타입의 원자층 증착 장비에서 공정이 가능한 온도를 예측할 수 있다.
예를 들어, TiN막을 형성해야 하는 TaON(Ta2O5), MIS(Metal Insultor Semiconductor) 커피시터 구조에서는, 트래블링 웨이브 반응로에서 0.2 내지0.4Å/cycle의 증착율로 300Å의 TiN막을 증착할 경우 증착 장비 당 약 3 내지 4 WPH(Wafer Per Hour)의 속도로 공정이 진행된다.
이는, 약 30,000장의 반도체 기판에 박막을 증착할 경우 2개의 프로세스 모듈(Process module)을 가진 시스템이 약 6대 정도 필요하지만, 본 발명에서는 배치 타입의 원자층 증착 장비를 이용하여 4장의 반도체 기판에 ALD 박막을 동시에 증착한다. 따라서, 한 프로세스 모듈당 약 12 내지 15 WPH의 속도로 공정을 진행할 수 있으므로 약 30,000장의 반도체 기판에 박막을 증착할 경우 배치 타입의 원자층 증착 장비가 2대만 있으면 충분하다.
또한, TiCl4, NH3가 일정량 이상일 경우 유량의 증가 없이도 증착 속도를 0.35Å/cycle로 유지한 상태에서 싸이클 주기를 약 50%이상 감소시킬 수 있어 공정 진행 속도를 향상시킬 수 있다.
이에 따라, 장비 구입 비용 절감 뿐만 아니라, 상대적으로 작은 시스템을 유지하기 때문에 Fab 스페이스 및 장비 유지 관리비용을 절감할 수 있다. 또한, 200mm 웨이퍼에서 확보한 배치 타입 공정 조건을 300mm 공정에 그대로 사용할 수 있어 300mm 공정을 조기 셋업(Set-up)할 수 있다.
상술한 바와 같이, 본 발명은 배치 타입의 원자층 증착 장비에서 여러 장의 반도체 기판에 우수한 특성의 ALD 박막을 동시에 증착하므로써 공정 진행 속도를향상시킬 수 있다.

Claims (17)

  1. 삭제
  2. 배치 타입의 원자층 증착 장비에 다수의 반도체 기판을 장착하여 원자층 증착법으로 상기 다수의 반도체 기판에 박막을 동시에 증착하는 반도체 소자의 박막 형성 방법에 있어서,
    다수의 반도체 기판이 장착된 배치 타입의 원자층 증착 장비 내부로 소오스 가스를 공급하여 상기 반도체 기판에 흡착시키는 제 1 단계;
    상기 반도체 기판에 흡착되지 않은 소오스 가스를 상기 증착 장비 외부로 배출시켜 정화하는 제 2 단계;
    상기 증착 장비 내부로 반응 가스를 공급하여 상기 반도체 기판에 흡착된 소오스와의 반응을 통해 박막을 형성하는 제 3 단계 및
    반응하지 않은 반응 가스 및 반응 부산물을 상기 증착 장비 외부로 배출시키는 정화하는 제 4 단계로 이루어져 상기 제 1 내지 제 4 단계를 1 싸이클하고, 상기 1 싸이클 계속해서 반복 실시하여 목표 두께의 박막이 증착하는 것을 특징으로 하는 원자층 증착법을 이용한 반도체 소자의 박막 형성 방법.
  3. 제 2 항에 있어서,
    상기 다수의 반도체 기판은 상기 배치 타입의 원자층 증착 장비의 반도체 기판 지지 수단에 의해 5 내지 100RPM으로 회전되는 것을 특징으로 하는 원자층 증착법을 이용한 반도체 소자의 박막 형성 방법.
  4. 제 3 항에 있어서,
    상기 반도체 기판 지지 수단의 하부에는 2000 내지 6000sccm의 아르곤 가스를 공급하여 반도체 기판 지지 수단의 뒷면에 박막이 증착되는 것을 방지하는 것을 특징으로 하는 원자층 증착법을 이용한 반도체 소자의 박막 형성 방법.
  5. 제 2 항에 있어서,
    상기 소오스 가스는 TiCl4로 하고 반응가스는 NH3로 하는 것을 특징으로 하는 원자층 증착법을 이용한 반도체 소자의 박막 형성 방법.
  6. 제 2 항에 있어서,
    상기 소오스 가스는 운반 가스로 아르곤 가스를 이용하는 것을 특징으로 하는 원자층 증착법을 이용한 반도체 소자의 박막 형성 방법.
  7. 제 2 항에 있어서,
    상기 소오스 가스는 500 내지 2000sccm의 아르곤 가스 및 30 내지 200sccm의 TiCl4가스를 혼합한 가스로 하여 동시에 공급되는 것을 특징으로 하는 원자층 증착법을 이용한 반도체 소자의 박막 형성 방법.
  8. 제 2 항에 있어서,
    상기 반응 가스는 100 내지 3000sccm의 NH3와 500 내지 2000sccm의 아르곤 가스를 혼합한 가스로 하여 동시에 공급되는 것을 특징으로 하는 원자층 증착법을 이용한 반도체 소자의 박막 형성 방법.
  9. 제 2 항에 있어서,
    상기 소오스 가스 및 반응 가스는 서로 다른 공급 라인을 통해 상기 배치 타입의 원자층 증착 장비로 공급되는 것을 특징으로 하는 원자층 증착법을 이용한 반도체 소자의 박막 형성 방법.
  10. 제 2 항에 있어서,
    상기 제 2 단계 또는 제 4 단계는 약 100sccm의 Ar, N2또는 He 가스를 이용하여 정화하는 것을 특징으로 하는 원자층 증착법을 이용한 반도체 소자의 박막 형성 방법.
  11. 제 2 항에 있어서,
    상기 배치 타입의 원자층 증착 장비는 약 0.2Torr의 초기 압력을 유지하고, 원자층 증착 공정시 약 1 내지 5Torr의 압력을 유지하는 것을 특징으로 하는 원자층 증착법을 이용한 반도체 소자의 박막 형성 방법.
  12. 제 2 항에 있어서,
    상기 다수의 반도체 기판의 증착 온도는 300 내지 600℃인 것을 특징으로 하는 원자층 증착법을 이용한 반도체 소자의 박막 형성 방법.
  13. 제 2 항에 있어서,
    상기 제 1 단계 내지 제 4 단계는 각각 0.1 내지 3.0초 동안 실시되는 것을 특징으로 하는 원자층 증착법을 이용한 반도체 소자의 박막 형성 방법.
  14. 제 2 항에 있어서,
    상기 제 1 단계에서 제 4 단계까지의 총 증착시간은 0.5에서 5.0초인 것을 특징으로 하는 원자층 증착법을 이용한 반도체 소자의 박막 형성 방법.
  15. 삭제
  16. 삭제
  17. 삭제
KR10-2001-0038447A 2001-06-29 2001-06-29 원자층 증착법을 이용한 반도체 소자의 박막 형성 방법 KR100422396B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2001-0038447A KR100422396B1 (ko) 2001-06-29 2001-06-29 원자층 증착법을 이용한 반도체 소자의 박막 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0038447A KR100422396B1 (ko) 2001-06-29 2001-06-29 원자층 증착법을 이용한 반도체 소자의 박막 형성 방법

Publications (2)

Publication Number Publication Date
KR20030002747A KR20030002747A (ko) 2003-01-09
KR100422396B1 true KR100422396B1 (ko) 2004-03-12

Family

ID=27712441

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0038447A KR100422396B1 (ko) 2001-06-29 2001-06-29 원자층 증착법을 이용한 반도체 소자의 박막 형성 방법

Country Status (1)

Country Link
KR (1) KR100422396B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8696921B2 (en) 2009-01-16 2014-04-15 Samsung Electronics Co., Ltd. Method of manufacturing a semiconductor device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100476299B1 (ko) * 2002-05-03 2005-03-16 주식회사 무한 반도체 소자 제조용 원자층 증착장치 및 원자층 증착 방법
KR100521698B1 (ko) * 2003-12-04 2005-10-14 한국전자통신연구원 시간 분할 폴리머 박막 증착 장치 및 방법
KR100615093B1 (ko) * 2004-08-24 2006-08-22 삼성전자주식회사 나노크리스탈을 갖는 비휘발성 메모리 소자의 제조방법
KR100652420B1 (ko) * 2005-03-23 2006-12-01 삼성전자주식회사 유전막 제조방법, 그 유전막을 포함하는 ｍｉｍ 캐패시터의제조방법 및 그 유전막을 제조하기 위한 배치 타입 ａｌｄ장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04287912A (ja) * 1991-02-19 1992-10-13 Mitsubishi Electric Corp 半導体製造装置
US5858102A (en) * 1996-07-29 1999-01-12 Tsai; Charles Su-Chang Apparatus of chemical vapor for producing layer variation by planetary susceptor rotation
KR20010009968A (ko) * 1999-07-15 2001-02-05 김용일 반도체 박막 증착 장치
KR20020013383A (ko) * 2000-08-09 2002-02-20 황 철 주 회전형 가스분사기를 가지는 반도체소자 제조장치 및 이를이용한 박막증착방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04287912A (ja) * 1991-02-19 1992-10-13 Mitsubishi Electric Corp 半導体製造装置
US5858102A (en) * 1996-07-29 1999-01-12 Tsai; Charles Su-Chang Apparatus of chemical vapor for producing layer variation by planetary susceptor rotation
KR20010009968A (ko) * 1999-07-15 2001-02-05 김용일 반도체 박막 증착 장치
KR100319494B1 (ko) * 1999-07-15 2002-01-09 김용일 원자층 에피택시 공정을 위한 반도체 박막 증착장치
KR20020013383A (ko) * 2000-08-09 2002-02-20 황 철 주 회전형 가스분사기를 가지는 반도체소자 제조장치 및 이를이용한 박막증착방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8696921B2 (en) 2009-01-16 2014-04-15 Samsung Electronics Co., Ltd. Method of manufacturing a semiconductor device

Also Published As

Publication number Publication date
KR20030002747A (ko) 2003-01-09

Similar Documents

Publication Publication Date Title
US8563443B2 (en) Method of depositing dielectric film by ALD using precursor containing silicon, hydrocarbon, and halogen
US6305314B1 (en) Apparatus and concept for minimizing parasitic chemical vapor deposition during atomic layer deposition
US9932670B2 (en) Method of decontamination of process chamber after in-situ chamber clean
US8329599B2 (en) Method of depositing dielectric film by ALD using precursor containing silicon, hydrocarbon, and halogen
JP3798248B2 (ja) ラジカルを利用した連続ｃｖｄ
US6540838B2 (en) Apparatus and concept for minimizing parasitic chemical vapor deposition during atomic layer deposition
US7128787B2 (en) Atomic layer deposition method
US20070215036A1 (en) Method and apparatus of time and space co-divided atomic layer deposition
KR100606398B1 (ko) 반도체 처리용의 성막 방법
KR20090092728A (ko) 원자층 증착 기술을 이용한 도핑 방법
CN100472724C (zh) 利用连续流沉积来沉积金属层的方法
CN111560598A (zh) 氧化物和氮化物的原子层沉积
US8163648B2 (en) Atomic layer deposition methods
KR100422396B1 (ko) 원자층 증착법을 이용한 반도체 소자의 박막 형성 방법
US9328415B2 (en) Methods for the deposition of manganese-containing films using diazabutadiene-based precursors
KR100422398B1 (ko) 박막 증착 장비
KR101807567B1 (ko) Ald 산화막 형성 방법 및 장치
US11370669B2 (en) Amorphous silicon doped yttrium oxide films and methods of formation
JP2023081328A (ja) 処理アセンブリ、チャンバー、および方法
KR20030002775A (ko) 원자층 증착 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110126

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee