KR20090092728A - 원자층 증착 기술을 이용한 도핑 방법 - Google Patents

원자층 증착 기술을 이용한 도핑 방법

Info

Publication number
KR20090092728A
KR20090092728A KR1020090016503A KR20090016503A KR20090092728A KR 20090092728 A KR20090092728 A KR 20090092728A KR 1020090016503 A KR1020090016503 A KR 1020090016503A KR 20090016503 A KR20090016503 A KR 20090016503A KR 20090092728 A KR20090092728 A KR 20090092728A
Authority
KR
South Korea
Prior art keywords
reactant
dopant
blocking
substrate
dopant precursor
Prior art date
Application number
KR1020090016503A
Other languages
English (en)
Inventor
창-공 왕
에릭 쉐로
Original Assignee
에이에스엠 아메리카, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이에스엠 아메리카, 인코포레이티드 filed Critical 에이에스엠 아메리카, 인코포레이티드
Publication of KR20090092728A publication Critical patent/KR20090092728A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45534—Use of auxiliary reactants other than used for contributing to the composition of the main film, e.g. catalysts, activators or scavengers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28194—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation by deposition, e.g. evaporation, ALD, CVD, sputtering, laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31641—Deposition of Zirconium oxides, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31645—Deposition of Hafnium oxides, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02148—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02189—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing zirconium, e.g. ZrO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31616—Deposition of Al2O3
    • H01L21/3162—Deposition of Al2O3 on a silicon body

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

원자층 증착 공정을 이용하여 기판 표면 또는 두 개의 박막들 사이의 계면을 도핑하는 방법이 제공된다. 차단 반응물을 이용하여 도판트 전구체가 이용 가능한 결합 위치들의 일부를 차단하여, 증착된 도판트의 농도 및 균일성을 제어할 수 있다. 원자층 증착 공정에서 도판트 전구체를 주입하기 전에 차단 반응물을 주입하거나, 또는 차단 반응물과 도판트 전구체를 동시에 주입할 수 있다.

Description

원자층 증착 기술을 이용한 도핑 방법{Doping with ALD technology}
본 개시는 원자층 증착을 이용하여 박막의 표면 또는 두 개의 박막들 사이의 계면을 도핑하는 것과 관련된다. 보다 상세하게는, 본 개시는 원하는 수준으로 기판의 균일한 도핑을 제공하도록 차단 반응물을 이용하는 원자층 증착 방법에 관련된다.
(관계 출원들과의 상호참조)
본 출원은 2005년 12월 5일 출원된 미국특허출원 제11/294,843호, 2006년 4월 28일 출원된 미국특허출원 제11/414,510호, 2007년 10월 10일 출원된 미국특허출원 제11/868,333호, 및 2001년 3월 6일 출원된 미국특허출원 제09/800,757호(현재 미국특허등록번호 제6,534,395호)와 관련된다. 상술한 참조 출원들 각각은 전체로서 본 명세서에서 참조로서 결합되고, 본 명세서의 일부를 구성한다.
반도체 소자 어플리케이션에 있어서, 소자의 성능을 조절하기 위하여, 상기 소자의 구조의 다양한 위치에 도판트들이 의도적으로 종종 주입된다. 원하는 효과와 성능을 구현하기 위하여, 상기 도판트의 면적 밀도가 중요하다. 종래에는, 퍼니스 내의 통상적인 열 확산, 이온 주입 및 화학 기상 증착(Chemical vapor depostion, CVD), 또는 스퍼터링과 같은 물리 기상 증착(Physical vapor depostion, PVD)을 이용하여 원소 추가 또는 도핑이 일반적으로 수행되었다. 그러나, 도즈의 변화에 의하여 대형 기판을 가로질러 균일한 도핑을 달성하기는 매우 어렵다. 또한, 도핑 프로화일을 제어하기 어렵다. 본 명세서에 설명되는 원자층 증착(atomic layer deposition, ALD) 공정들은 대형 기판을 가로질러 도핑을 균일하게 데어하기 위하여 현실적으로 다른 대안이고, 또한 원하는 위치들에서 도판트의 면적 밀도의 제어를 허용한다.
통상적인 원자층 증착은 자기 제한 공정이며, 반응 전구체들의 교대하는 펄스들이 기판 표면을 포화시키고, 펄스 당 물질의 하나의 단일층을 잔존시킨다. 상기 자기 포화 반응들을 보장하기 위하여 증착 조건들 및 전구체들이 통상적으로 선택되고, 이에 따라 하나의 펄스에서 흡착된 층은 동일한 펄스의 추가적인 기상 반응물들과 반응하지 않는 표면 종료부를 남긴다. 다른 반응물들의 후속의 펄스는 이전의 종료부와 반응하여 계속적인 증착을 보장한다. 따라서, 교대하는 펄스들의 각각의 사이클은 원하는 물질의 대략 하나의 분자층만을 남긴다. 원자층 증착형 공정들의 원리들은 "T. Suntola, e.g. in the Handbook of Crystal Growth 3, Thin Films and Epitaxy, Part B: Growth Mechanisms and Dynamics, Chapter 14, Atomic Layer Epitaxy, pp. 601-663, Elsevier Science B.V. 1994"에 개시되어 있으며, 상기 개시는 본 명세서에서 참조로서 결합된다.
박막들을 증착하기 위한 통상적인 원자층 증착 공정에 있어서, 하나의 증착 사이클은, 상기 기판을 제1 반응물에 노출시키는 단계, 반응되지 않은 제1 반응물 및 반응 부산물들을 반응 챔버로부터 제거하는 단계, 상기 기판을 제2 반응물에 노출시키는 단계, 및 이어서 제2 제거 단계를 포함한다.
도핑에 사용될 수 있는 종래의 원자층 증착법에 있어서, 도판트의 균일성은 도판트 전구체 반응물로 표면 상의 결합 위치들을 포화시켜서 구현할 수 있다. 그러나, 도판트 수준들은 이용 가능한 결합 위치들의 갯수에 의하여 결정될 수 있다. 제한된 양의 전구체를 이용하여 비포화된 도핑 반응을 통하여 더 낮은 도판트 농도를 이론적으로 달성할 수 있다고 하여도, 이러한 공정은 기판을 가로질러 불균일한 도판트를 야기하고, 특히 크로스 플로우형 반응기(cross flow type reactor)에서 두드러진다.
본 발명이 이루고자 하는 기술적 과제는, 기판 상에 균일한 도핑을 구현할 수 있는 원자층 증착법을 이용한 도핑 방법을 제공하는 것이다.
본 발명의 일부 실시예들에 있어서, 기판의 표면을 도핑하는 원자층 증착(atomic layer deposition, ALD) 공정이 제공된다. 본 발명의 일부 실시예들에 있어서, 기판 상에 두 개의 박막들 사이의 계면을 도핑하는 원자층 증착 공정이 제공된다. 본 발명의 일부 실시예들에 있어서, 원자층 증착 공정은 일반적으로 기판을 반응 공간에 제공하고, 단일 원자층 증착 사이클을 이용하여 상기 기판 상에 도판트를 증착하는 단계를 포함한다. 상기 사이클 동안에, 상기 기판이 차단 반응물인 제1 반응물과 접촉하여, 상기 차단 반응물이 자기 제한 방법(self-limiting manner)으로 상기 기판의 표면 상에 흡착된다. 과잉의 차단 반응물은 상기 반응 공간으로부터 제거되고, 상기 기판은 도판트 전구체인 제2 반응물과 접촉하여, 상기 도판트 전구체가 자기 제한 방법으로 이용 가능한 결합 위치들에서 상기 표면 기판 상에 흡착된다. 이어서, 과잉의 도판트 전구체는 제거된다. 본 발명의 일부 실시예들에 있어서, 상기 기판은 상기 도판트 전구체와 반응하는 제3 반응물과 접촉하여, 원하는 도판트를 형성한다. 본 발명의 일부 실시예들에 있어서, 예를 들어 상기 도판트 전구체가 도판트로서 기능하는 경우에는 제3 반응물은 사용되지 않는다. 결과적으로, 박막은 상기 기판 상에 증착될 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 차단 반응물 및 상기 도판트 전구체는 동시에 제공되고, 상기 기판의 표면 상에 이용 가능한 결합 위치들에 대하여 경합한다. 다시, 상기 차단 반응물 및/또는 상기 도판트 전구체를 원하는 형태로 변환시키기 위하여 제3 반응물이 이어서 제공될 수 있다.
원하는 농도의 도판트가 상기 기판 상에 증착되도록, 상기 차단 반응물 및 상기 도판트 전구체가 선택될 수 있다.
본 발명의 일부 실시예들에 있어서, 게이트 유전층 및 게이트 전극과 같은 두 개의 박막들 사이의 계면을 도핑하기 위하여, 원자층 증착이 사용될 수 있다.
도판트들을 포함하는 반응물의 결합의 포화 수준이 도판트의 농도를 원하는 농도에 비하여 높게 제공하는 경우에 있어서, 결합 또는 서브-단일층의 서브-포화 수준은 하나 또는 그 이상의 추가적인 반응물들(차단 반응물들)을 이용하여 이용 가능한 반응 위치들의 일부를 차단하여 달성할 수 있다.
본 발명은 상세한 설명 및 첨부된 도면에 의하여 더 이해될 수 있다. 그러나, 이는 예시적이며 본 발명을 한정하려는 것은 아니다.
도 1은 원자층 증착 공정 내에 복수의 반응물들을 순차적으로 제공하여 도판트를 원하는 농도로 증착하는 방법들을 개략적으로 도시한 흐름도이다.
도 2는 도판트의 원하는 농도를 달성하기 위하여, 복수의 반응물들을 원자층 증착 공정 내에 동시에 제공하는 공정을 개략적으로 도시한다.
도 3은 본 명세서에 개시된 방법에 의하여 도핑된 계면을 가지는 게이트 전극 구조를 개략적으로 도시한다.
도판트의 농도를 제어하면서, 기판 상에 도판트를 증착하는 원자층 증착(atomic layer deposition, ALD) 방법들이 제공된다. 도판트들을 포함하는 반응물의 결합의 포화 수준이 도판트의 농도를 원하는 농도에 비하여 높게 제공하는 경우에 있어서, 결합 또는 서브-단일층의 서브-포화 수준은 하나 또는 그 이상의 추가적인 반응물들(차단 반응물들)을 이용하여 이용 가능한 반응 위치들의 일부를 차단하여 달성할 수 있다.
예를 들어, 일함수에 영향을 주기 위하여, 실리콘 산화물 또는 실리콘 산질화물과 같은 유전층과 그 상측에 위치하고 하프늄과 같은 금속을 가지는 게이트 전극 사이의 계면을 도핑하는 것이 바람직할 수 있다(Shimamoto et al. 2005 Symposium on VLSI Technology Digest of Technical Papers, pp. 132-133). 실리콘 산화물 표면이 HfCl4와 접촉하는 통상적인 원자층 증착 공정에 있어서, HfCl4의 포화 양이 상기 표면 상에 흡착된다. 이와 같이 포화된 도즈는 최소한 약 4 × E14 atoms/cm2의 하프늄 원자들을 제공하고, 후속 공정에서 H2O에 의하여 감소된다. 그러나, 일부 경우에 있어서, 바람직한 전기적 특성들을 달성하기 위한 하프늄 원자들의 원하는 농도는 약 4 배 낮다(1 × E14 atoms/cm2의 범위임). 흡착된 하프늄의 농도를 감소시키기 위하여 HfCl4 의 서브-포화된(subsaturating) 도즈가 이론적으로는 사용될 수 있으나, 현재로는 상기 서브-포화된 도즈로 적절한 균일성을 달성할 수 없다.
발명자들은 기판의 표면 상의 이용 가능한 반응 위치들의 갯수를 제어하여, 통상적으로 하나의 반응 사이클에서, 원하는 범위의 균일한 도판트 농도를 구현할 수 있음을 인식하였다. 두 개 또는 그 이상의 반응물들이 반응 공간에 제공되고, 상기 반응물 중의 하나는 도판트를 포함하고, 다른 하나는 원하는 도판트 농도를 달성하기 위하여, 도판트 전구체의 이용 가능한 반응 위치들을 차단하는 차단 반응물을 포함한다.
상기 반응물들은 도판트 전구체의 이용 가능한 결합 위치들을 제한하기 위하여 차단 반응물이 먼저 제공되는 순서로 순차적으로 제공될 수 있거나, 이용 가능한 표면 위치들에서의 결합을 위하여 차단 반응물과 도판트 전구체가 경합하도록 동시에 제공될 수 있다. 본 발명의 일부 실시예들에 있어서, 상기 차단 반응물은 상기 도판트 전구체가 상기 표면 위치들에 접근하거나 반응하는 것을 차단하는 기능을 수행한다. 본 발명의 일부 실시예들에 있어서, 상기 도판트 전구체가 상기 표면 위치들을 더 이상 이용할 수 없도록, 상기 차단 반응물이 상기 이용 가능한 표면 위치들을 소비하는 기능을 수행한다. 보다 상세하게 구현된 본 발명의 예시적인 실시예들에서는, 상기 도판트 전구체로서 금속 반응물들을 사용하고, 상기 차단 반응물로서 실리콘 또는 금속 반응물들을 이용한다.
상술한 바와 같이 게이트 유전체와 게이트 전극 사이의 계면을 하프늄을 사용하여 도핑하는 예에 있어서, 트리메틸 알루미늄(trimethyl aluminum, TMA)과 같은 차단 반응물과 HfCl4과 같은 도판트 반응물이 기판과 순차적으로 또는 동시에 접촉시켜, HfCl4의 포화 결합의 수준을 감소시킬 수 있다. 상기 차단 반응물은 HfCl4에 대한 이용 가능한 반응 위치들을 감소시키고, 이에 따라 HfCl4의 포화 결합의 양을 감소시키고, 결과적으로 하프늄 도판트의 표면 결합을 원하는 수준으로 감소시킨다. 게이트 유전체 및 그 상측에 위치하는 게이트 전극 사이의 계면을 도핑하는 것에 대하여 일반적으로 도시되어 있다고 하여도, 본 기술분야의 당업자는 본 명세서에 개시된 방법들이, CMOS 어플리케이션에서 게이트 유전체와 계면 산화물 사이에 계면 쌍극 형성, 또는 비휘발성 소자들 또는 도판트의 서브-원자층이 요구되는 다른 소자들이나 다른 어플리케이션에서 배리어층의 높이 조절과 같이, 다른 많은 유형으로 적용될 수 있음을 이해할 수 있다.
상기 도판트의 증착은, 반응 공간, 즉 통상적으로 원자층 증착 공정에 의하여 성장한 막에 영향을 주기 위하여 조건들을 제어할 수 있는 반응기 내의 부피 내에서 수행된다. 상기 반응 공간은, 정상 작동 중에 인입된 유동 또는 확산에 의하여 가스들이나 파티클들을 상기 기판으로 유동시킬 수 있는 모든 반응 가스 펄스들(pulses)에 작용되는 표면들을 포함할 수 있다. 상기 반응 공간은, 예를 들어 단일 웨이퍼형 원자층 증착기(single-wafer ALD reactor)의 반응 챔버, 또는 동시에 복수의 기판들 상의 증착이 수행되는 배치형 원자층 증착기(batch ALD reactor) 의 반응 챔버일 수 있다. 또한, 화학 기상 증착 반응기들이 본 방법들의 사용에 적합할 수 있다. 상기 반응기는 인-싯츄 플라즈마 발생 또는 원격 플라즈마 발생을 위하여 구성될 수 있다. 예시적인 반응기는 에이에스엠 사(ASM America, Phoenix, AZ))로부터 이용 가능한 펄사 크로스-플로우 반응기(PulsarTM cross-flow reactor)이다
상기 기판은 통상적으로 그 상에 증착이 요구되는 워크 피스(workpiece)이고, 한정되지는 않으나, 실리콘, 실리카(silica), 코팅된 실리콘(coated silicon), 구리나 알루미늄과 같은 금속, 유전 물질들, 질화물들, 및/또는 물질들의 조합들을 포함할 수 있다. 상기 기판의 표면은 상기 반응 공간과 상기 기판의 형상 사이의 경계이다. 기하학적으로, 높은 종횡비(예를 들어 비아들 및 트렌치들)의 표면을 도핑하는 것과 같은 시험적인 어플리케이션들이 표면 반응들의 자기 제한적 특성 때문에 가능하다.
일부 어플리케이션들에 있어서, 두 개의 막들 사이, 예를 들어 게이트 유전체와 게이트 전극 사이의 계면에서 금속과 같은 도판트의 고정된 양을 가지는 것이 바람직하다. 본 발명의 일부 실시예들에 있어서, 금속막 또는 금속 실리케이트막과 같은 막은 집적회로 워크 피스와 같은 기판 상에 증착된다. 상기 막은 원자층 증착법 또는 다른 증착 방법에 의하여 증착될 수 있다. 이에 따라 하기에 설명된 원자층 증착법을 이용하여 도판트가 막의 표면 상에 원하는 농도 범위로 제공될 수 있다. 본 발명의 일부 실시예들에 있어서, 상기 도판트는 인-싯츄로 증착되며, 다시 말하면 상기 막이 증착된 동일한 반응 공간에서 수행된다. 본 발명의 일부 실시예들에 있어서, 상기 기판은 도판트의 증착을 위하여 다른 반응 챔버로 이동한다. 제2 막이 상기 도판트 상에 증착되고, 이에 따라 원하는 농도의 도판트가 상기 제1 막과 제2 막 사이의 계면에 위치한다.
본 발명의 일부 실시예들에 있어서, 도 1에 개략적으로 도시된 바와 같이, 도핑을 위한 원자층 증착 공정들은 차단 반응물과 도판트 전구체가 교대하여 순차적으로 제공되는 단일 원자층 증착 사이클을 포함한다. 제1 막이 증착되고(110), 이어서 차단 반응물이 반응 공간 내로 펄스된다(120). 상기 차단 반응물은, 예를 들어 아르곤(Ar)이나 질소(N2)와 같은 불활성 캐리어 가스의 도움으로 제공될 수 있다. 상기 차단 반응물은 도핑되는 기판의 표면 상에 자기 제한 방법(self-limiting manner)으로 흡착되도록 선택될 수 있다. 중요한 점은, 상기 흡착이 종료된 후 원하는 농도의 특정한 도판트 전구체가 상기 기판 표면 상에 흡착되기에 충분한 정도로만 반응 위치들이 이용 가능하도록, 상기 차단 반응물이 또한 선택된다.
상기 기판의 표면 상에 상기 차단 반응물이 흡착되기에 충분한 시간을 허용한 후에, 과잉의 반응물 및 반응 부산물들이 존재하는 경우, 이들은 상기 반응 공간으로부터 제거된다(130). 이러한 공정은, 예를 들어, 상기 반응 공간을 퍼지하거나 및/또는 진공 펌프의 도움을 받아 상기 반응 공간을 비워냄으로서 달성될 수 있다. 불활성 가스의 도움을 받아 상기 차단 반응물을 제공하는 일부 실시예들에 있어서, 상기 반응 공간을 퍼지하기 위하여 동일한 가스를 사용할 수 있고, 이 경우에는 상기 캐리어 가스의 유동을 유지하면서 상기 캐리어 가스의 흐름에 상기 차단 반응물의 제공을 중단하여 구현할 수 있다.
이어서, 도판트 전구체가 상기 반응 공간 내에 펄스되고(140), 상기 도판트 전구체는 상기 기판 상에 이용 가능한 결합 위치들에서 흡착된다. 상기 기판의 표면 상에 자기 제한 방법으로 상기 도판트 전구체가 흡착되기에 충분한 시간을 허용한 후에, 과잉의 도판트 반응물 및 반응 부산물들이 존재하는 경우, 이들은, 예를 들어 상기 반응 공간을 퍼지하거나 및/또는 진공 펌프의 도움을 받아 상기 반응 공간을 비워냄으로서 상기 반응 공간으로부터 제거된다(150). 중요한 점은, 이전에 흡착된 차단 반응물과 반응하지 않고, 잔존하는 이용 가능한 결합 위치들에 흡착되도록, 상기 도판트 전구체가 선택된다.
상기 차단 반응물에 대하여 상술한 바와 같이, 상기 도판트 전구체도 불활성 가스의 도움을 받아 제공될 수 있고, 상기 반응 공간은, 상기 캐리어 가스의 유동을 유지하면서 상기 도판트 전구체의 제공을 중단하여 퍼지할 수 있다.
이어서, H2O와 같은 제3 반응물의 펄스가 상기 반응 공간 내에 주입되고(160), 상기 기판과 화학적으로 결합된 도판트 전구체로부터 원하지 않는 표면 리간드들(ligands)을 제거한다. 상기 제3 반응물은 또한 상기 차단 반응물과 반응할 수 있다. 상기 제3 반응물은 라디칼들과 같이 여기된 종들일 수 있다. 본 발명의 일부 실시예들에 있어서, 상기 도판트 전구체를 감소할 필요가 없고, 상기 제3 반응물은 생략된다.
과잉의 제3 반응물 및 반응 부산물들이 존재하는 경우, 이들을 상기 반응 공간으로부터 제거하고(170), 이에 따라 상기 원자층 증착 사이클은 종료된다. 다시 말하면, 상기 공정은 상기 반응 공간을 퍼지하거나 및/또는 진공 펌프의 도움을 받아 상기 반응 공간을 비워냄으로서 구현할 수 있다. 상기 제3 반응물을 제공하기 위하여 불활성 가스를 이용하는 경우에는, 상기 캐리어 가스의 유동을 유지하면서 상기 제3 반응물의 제공을 중단하여 상기 반응 공간을 퍼지할 수 있다. 본 발명의 일부 실시예들에 있어서, 상기 도판트 반응물은 금속 산화물, 질화물, 탄화물, 또는 다른 금속 또는 다중 요소 혼합물을 포함할 수 있다. 따라서, 상기 제3 반응물은 산화물, 질화물, 탄화물 또는 다른 유형의 반응물들일 수 있다. 보다 복잡한 혼합물들을 형성하기 위하여 원자층 증착 차이클 내에서 추가적인 반응물들이 사용될 수 있다. 추가적인 반응물들은 상술한 다른 반응물들과 동일한 방법을 제공되거나 제거될 수 있다. 이러한 반응물들은 원하는 반응 및 도판트에 따라 선택될 수 있다. 본 발명의 일부 실시예들에 있어서, 상기 제3 반응물은 라디칼들이 생성되는 소스 가스의 유동을 유지하여 퍼지될 수 있다.
상기 도판트의 증착이 종료된 후에, 원하는 경우에는 공정이 계속될 수 있고, 예를 들어 상기 기판 상에 제2 막을 증착한다(180). 상기 제2 막은 상기 도판트의 바로 위에 상기 도판트와 접촉하도록 증착될 수 있다. 상기 제2 막의 증착은 원자층 증착 공정에 의하여 수행될 수 있고, 예를 들어, 새로운 원자층 증착 공정을 위한 적절한 표면 종료부(termination)를 제공하기 위하여 상기 기판 표면을 처리하는 것에 의하여 시작될 수 있다. 상기 제2 막은 상기 도판트의 증착과 인-싯츄로 증착될 수 있거나, 또는 다른 반응 챔버 내에서 증착될 수 있다.
본 발명의 일부 실시예들에 있어서, 도 2에 개략적으로 도시된 바와 같이, 도핑을 위한 원자층 증착 공정들은 하나 또는 그 이상의 차단 반응물들 및 도판트 전구체가 동시에 제공되는 단일 원자층 증착 사이클을 포함한다. 제1 막이 증착되고(210), 이어서 차단 반응물 및 도판트 전구체가 반응 공간 내로 펄스된다(220). 상기 차단 반응물 및 상기 도판트 전구체는, 예를 들어 아르곤(Ar)이나 질소(N2)와 같은 불활성 캐리어 가스의 도움으로 제공될 수 있다. 상기 차단 반응물 및 상기 도판트 전구체는 도핑되는 기판의 표면 상에 동일한 이용 가능한 결합 위치들에 대하여 경합하고, 서로 반응하지는 않으며, 포화 결합을 통하여 원하는 농도의 도판트 흡착을 함께 달성하도록 선택될 수 있다. 본 발명의 일부 실시예들에 있어서, 이들은 동일한 결합 위치들에 대하여 반드시 경합할 필요는 없으나, 상기 차단 반응물이 도판트 전구체의 결합을 감소되도록 선택될 수 있다.
상기 기판의 표면 상에 상기 차단 반응물 및 상기 도판트 전구체가 흡착되기에 충분한 시간을 허용한 후에, 과잉의 반응물, 전구체, 및 반응 부산물들이 존재하는 경우, 이들은 상기 반응 공간으로부터 제거된다(230). 이러한 공정은, 예를 들어, 상기 반응 공간을 퍼지하거나 및/또는 진공 펌프의 도움을 받아 상기 반응 공간을 비워냄으로서 달성될 수 있다. 불활성 가스의 도움을 받아 상기 차단 반응물 및 상기 도판트 전구체를 제공하는 일부 실시예들에 있어서, 상기 반응 공간을 퍼지하기 위하여 동일한 가스를 사용할 수 있고, 이 경우에는 상기 캐리어 가스의 유동을 유지하면서 상기 캐리어 가스의 흐름에 상기 차단 반응물 및 상기 도판트 전구체의 제공을 중단하여 구현할 수 있다.
이어서, 상기 도판트 전구체를 원하는 도판트로 변환시키기 위하여, H2O와 같은 제3 반응물의 펄스가 상기 반응 공간 내에 주입된다. 이러한 공정은, 상기 기판과 화학적으로 결합된 도판트 전구체들로부터 원하지 않는 표면 리간드들을 제거하고, 이에 따라 상기 도판트 전구체의 원자층 증착 반응을 종료하여 달성할 수 있다(240). 본 발명의 일부 실시예들에 있어서, 상기 도판트 전구체가 도판트로서 기능하고, 제3 반응물은 사용되지 않는다. 또한, 상기 제3 반응물은 상기 차단 반응물과 반응할 수 있다.
과잉의 제3 반응물 및 반응 부산물들이 존재하는 경우, 이들을 상기 반응 공간으로부터 제거하고(250), 이에 따라 상기 원자층 증착 사이클은 종료된다. 다시 말하면, 상기 공정은 상기 반응 공간을 퍼지하거나 및/또는 진공 펌프의 도움을 받아 상기 반응 공간을 비워냄으로서 구현할 수 있다. 상기 제3 반응물을 제공하기 위하여 불활성 가스를 이용하는 경우에는, 상기 캐리어 가스의 유동을 유지하면서 상기 제3 반응물의 제공을 중단하여 상기 반응 공간을 퍼지할 수 있다. 본 발명의 일부 실시예들에 있어서, 상기 제3 반응물은 라디칼들과 같이 여기된 종들일 수 있다. 본 발명의 일부 실시예들에 있어서, 상기 제3 반응물은 라디칼들이 생성되는 소스 가스의 유동을 유지하여 퍼지될 수 있다.
상기 도판트의 증착이 종료된 후에, 원하는 경우에는 공정이 계속될 수 있고, 예를 들어 상기 기판 상에 제2 막을 증착한다(260). 상기 제2 막은 상기 도판트의 바로 위에 상기 도판트와 접촉하도록 증착될 수 있다. 상기 제2 막의 증착은 원자층 증착 공정에 의하여 수행될 수 있고, 예를 들어, 원자층 증착 공정을 위한 적절한 표면 종료부를 제공하기 위하여 상기 기판 표면을 처리하는 것에 의하여 시작될 수 있다. 상기 제2 막은 상기 도판트의 증착과 인-싯츄로 증착될 수 있거나, 또는 다른 반응 챔버 내에서 증착될 수 있다.
본 발명의 바람직한 실시예에 있어서, 상기 도판트를 증착하기 위하여 상기 차단 반응물, 도핑 반응물 및 제3 반응물이 제공되는 단일 원자층 증착 사이클이 이용된다. 그러나, 본 발명의 일부 실시예들에 있어서, 원하는 도판트 농도를 달성하기 위하여 추가적인 사이클들이 수행될 수 있다. 예를 들어, 하나의 사이클, 2회, 3회, 4회, 5회 또는 10회의 사이클들이 수행될 수 있다. 본 발명의 일부 실시예들에 있어서, 각각의 사이클에서 동일한 차단 반응물이 사용될 수 있다. 다른 실시예들에서, 상기 차단 반응물은 변화할 수 있다.
상술한 바와 같이, 상기 반응물들은 불활성 가스, 예를 들어, 질소(N2), 헬륨(He), 아르곤(Ar)의 도움을 받아 펄스되거나, 또는 스스로 펄스될 수 있다(즉 기상으로 인입되는 경우임(vapor draw scheme)). 과잉의 차단 반응물, 도핑 반응물, 감소 반응물, 및 반응 부산물들(존재하는 경우에 있어서)은 퍼지 가스,예를 들어, 질소(N2), 헬륨(He), 아르곤(Ar)의 도움을 받거나, 및/또는 펌프 시스템으로 생성된 진공에 의하여 상기 반응 공간으로부터 제거된다. 상기 반응물들이 불활성 가스의 도움을 받아 공급되는 경우에는, 과잉의 반응물들 및 반응 부산물들은 상기 반응물들의 유동을 종료하고 상기 불활성 가스의 공급을 유지하여 제거할 수 있다. 이러한 관점에서, 캐리어 가스는 퍼지 가스의 기능을 수행한다.
본 발명의 일부 실시예들에 있어서, 상기 도판트 전구체는 금속 소스 화학물(또한 금속 반응물로 지칭함)이다. 예를 들어, 상기 도판트 전구체는 Ti, Hf, Zr, Si, Al, Ta, Sr, Ba, Sc, Y, La, Eu, 및 Dy 중 적어도 하나를 포함하는 기상 종들(vapor phase species)일 수 있다. 상기 도판트 전구체는 반응성, 기체 압력, 및 다른 반응물들과의 교환 가능성을 기초로 하여 통상적으로 선택된다. 본 발명의 일부 실시예들에 있어서, 상기 도판트 전구체는 금속 할로겐화물(metal halide) 소스 화학물(chemical)이다. 본 발명의 일부 실시예들에 있어서, 상기 도판트 전구체는 금속 할로겐화물이다. 본 발명의 일부 실시예들에 있어서 상기 도판트 전구체는 HfCl4와 같은 하프늄 할로겐화 화합물이다.
본 발명의 일부 실시예들에 있어서, 상기 차단 반응물은 또한 금속 소스 화학물일 수 있다. 예를 들어, 상기 금속 반응물은 Ti, Hf, Zr, Si, Al, Ta, Sr, Ba, Sc, Y, La, Eu, 및 Dy 중 적어도 하나를 포함하는 기상 종들 일 수 있다. 상기 차단 반응물들은 하기의 기준들 중의 하나 또는 그 이상을 기초로 하여 통상적으로 걸러지고, 선택된다:
1) 상기 차단 반응물들은 원자층 증착 전구체로서 적절하여야 한다;
2) 상기 차단 반응물들은, 불순물들의 결합을 최소화하기 위하여, 요구되는 압력 및/또는 온도 범위 내에서 상기 도판트 전구체와 열적 및 화학적으로 양립할 수 있어야 한다;
3) 상기 차단 반응물들은 상기 도판트 전구체들과 동일한 반응성을 가져야 하며, 예를 들어 상기 도판트 전구체들과 동일한 산화성 반응물과 반응하여야 한다;
4) 상기 차단 반응물들은, 반응 위치들을 차단(원자 배치적인 방해 효과, steric hindrance effect)하거나 소모하여 상기 반응 위치들의 이용 가능성을 조절할 수 있어야 하며, 상기 반응 위치들이 상기 도판트 전구체들에 의하여 소진되어서는 안된다. 적절한 반응물들은 상기 도판트 전구체의 흡착의 포화 수준을 원하는 수준으로 제한하도록 일반적으로 선택되고, 이에 따라 도판트의 원하는 농도가 달성된다. 바람직하게는, 상기 차단 반응물들은 또한 상기 표면 상에 원하지 않는 요소들을 주입하지 않도록 선택된다.
원하는 면적에 의존하여, 도판트 밀도, 표면 반응성 및 차단제의 분자 크기는 상기 도판트 전구체와 비교되어야 한다. 예를 들어, 차단 반응물 및 도판트 전구체를 선택할 때에, 경합하는 결합 동안에, 반응의 상대적인 속도가 고려되어야 한다. 다른 예에 있어서, 낮은 도판트 수준을 달성하기 위하여, 높은 표면 커버리지 및 분자 크기를 가지는 더 빠른 반응물이 바람직하다. 본 발명의 일부 실시예들에 있어서, 상기 차단 반응물은 트리메틸 알루미늄이다.
본 발명의 일부 실시예들에 있어서, 상기 차단 반응물은 예를 들어 SixWyHz 과 같은 실리콘 할로겐화(silicon halide) 화합물이다. 여기에서 "W"는 F, Cl, Br 및 I으로 이루어진 군에서 선택된 할로겐 원소이고, "x" 및 "y"는 0보다 큰 정수이고, "z"는 0이거나 0보다 큰 정수이다. 상기 실리콘 할로겐화물 소스 화합물은 실리콘 불화물(silicon fluorides, 예를 들어, SiF4), 실리콘 염화물(silicon chlorides, 예를 들어, SiCl4), 실리콘 브롬화물(silicon bromides, 예를 들어, SiBr4), 및 실리콘 요오드화물(silicon iodides, 예를 들어, SiI4)로 이루어진 군에서 선택될 수 있다. 본 발명의 일부 실시예들에 있어서, 상기 실리콘 할로겐화 화합물은 실리콘 테트라클로라이드(silicon tetrachloride, SiCl4)이다.
상기 도판트를 증착하기 위한 원자층 증착 공정을 시작하기 전에, 상기 기판에는 초기 표면 종료부(initial surface termination)가 제공될 수 있다. 예를 들어, 실리콘 상에 OH 표면 종료부를 형성하기 위하여, 실리콘 기판은 물과 접촉될 수 있다. 상기 표면 종료부는, 예를 들어 상기 차단 반응물 및 상기 도판트 전구체 중의 어느 하나 또는 이들 모두와 표면 반응할 수 있다.
상기 차단 반응물은 형성된 구조의 특성들 또는 상기 도판트의 특성들에 부정적인 영향을 끼치지 않도록 선택되는 것이 바람직하다. 따라서, 본 발명의 일부 실시예들에 있어서 상기 차단 반응물은 하측에 위치하는 막 또는 상측에 위치하는 막의 구성 요소를 포함한다. 예를 들어, 실리콘 산화물과 게이트 전극 사이의 계면에서와 같이 실리콘 및 다른 막을 포함하는 막의 계면에서 상기 도판트를 증착하는 경우에 있어서, 상기 차단 반응물은 실리콘 소스 화학물(본 명세서에서는 "실리콘 소스 물질"로 또한 지칭됨)일 수 있다. 본 발명의 일부 실시예들에 있어서 상기 차단 반응물은 하측에 위치하는 막 또는 상측에 위치하는 막 내에 존재하는 금속을 포함할 수 있다.
본 발명의 일부 실시예들에 있어서, 상기 차단 반응물은, 하측에 위치하는 SiO층 또는 SiON을 증착하기 위하여 실리콘 화합물이 사용되는 것과 같이, 상기 하측에 위치하는 막을 증착하기 위하여 원자층 증착 공정에서 사용된 전구체와 동일할 수 있다. 따라서, 본 발명의 일부 실시예들에 있어서, 원자층 증착법에 의하여 하측에 위치하는 막을 증착한 후에, 도핑 원자층 증착 공정을 동일한 반응 공간 내에서 수행할 수 있고, 다른 경우에 있어서, 선행하는 증착에서 사용된 전구체들의 적어도 하나를 사용할 수 있다. 본 발명의 일부 실시예들에 있어서, 상측에 위치하는 막은 도핑 공정과 동일한 반응 공간 내에서 원자층 증착법에 의하거나 다른 증착 방법에 의하여 증착될 수 있다.
예 1
실리콘 산질화막(SiON)과 게이트 전극 사이의 계면을 도핑하기 위하여 하프늄이 사용되었다. 구조는 도 3에 도시된 바와 같다. 화학 기상 증착(CVD) 반응기 내에서 실리콘 기판(300) 상에 실리콘 산질화막(310)이 증착되었다. 상기 실리콘 산질화막이 증착된 후에, 반응 챔버는 퍼지되었고, 상기 기판은 하기의 원자층 증착 사이클에 따라 교대하여 순차적으로 HfCl4, 트리메틸 알루미늄(trimethyl aluminum, TMA), 및 H2O와 접촉하였다.
반응물 펄스 시간
HfCl4 1000 ms
퍼지 3000 ms
TMA 500 ms
퍼지 3000 ms
H2O 500 ms
퍼지 3000 ms
상기 증착 사이클은 상기 실리콘 산질화막의 표면 상에 약 1 × 1014 Hf atoms/cm2 의 하프늄 농도를 제공하였다. 이어서, 폴리실리콘 게이트(320)가 상기 기판의 표면 상에 형성되고, 이에 따라 상기 폴리실리콘 게이트 구조와 원하는 농도의 하프늄을 가지는 상기 실리콘 산질화막 사이에 하프늄-알루미늄 도판트 층이 계면(330)을 형성하였다.
예 2
실리콘 기판 상에 실리콘 산질화막이 증착된다. 상기 기판이 트리메틸 알루미늄(TMA) 및 HfCl4와 동시에 접촉하는 단일 원자층 증착 사이클에 의하여 하프늄의 서브 단일층이 상기 실리콘 산질화막 상에 증착된다. 상기 기판의 표면 상에 반응물들이 흡착되도록 충분한 시간 후에, 상기 반응 공간은 퍼지되고 상기 기판은 H2O와 접촉한다. 상기 단일 원자층 증착 사이클의 퍼지 및 펄스 시간은 하기와 같다.
반응물 펄스 시간
TMA 및 HfCl4 500 ms
퍼지 3000 ms
H2O 500 ms
퍼지 3000 ms
상기 원자층 증착 사이클이 종료된 후에, 폴리실리콘 게이트가 상기 기판의 표면 상에 증착되고, 이에 따라 폴리실리콘 게이트 구조와 상기 실리콘 산질화막 사이의 계면이 약 1 × 1014 Hf atoms/cm2 의 하프늄 농도를 가진다.
예 3
실리콘 산질화막과 게이트 전극 사이의 계면을 도핑하기 위하여 하프늄이 사용되었다. 구조는 도 3에 도시된 바와 같다. 반응기 내에서 실리콘 기판(300) 상에 실리콘 산질화막(310)이 증착되었다. 상기 실리콘 산질화막이 증착된 후에, 반응 챔버는 퍼지되었고, 상기 기판은 하기의 원자층 증착 사이클에 따라 교대하여 순차적으로 SiCl4, HfCl4 및 H2O와 접촉하였다.
반응물 펄스 시간
SiCl4 100 ms
퍼지 3000 ms
HfCl4 500 ms
퍼지 3000 ms
H2O 500 ms
퍼지 3000 ms
상기 증착 사이클은 상기 실리콘 산질화막의 표면 상에 약 1 × 1014 Hf atoms/cm2 의 하프늄 농도를 제공하였다. 이어서, 폴리실리콘 게이트(320)가 상기 기판의 표면 상에 형성되고, 이에 따라 상기 폴리실리콘 게이트 구조와 원하는 농도의 하프늄을 가지는 상기 실리콘 산질화막 사이에 하프늄-알루미늄 도판트 층이 계면(330)을 형성하였다.
본 기술 분야의 당업자는 본 발명의 범위를 벗어나지 않고 상술한 방법들 및 구조들에 다양한 다른 생략들, 추가들 및 변형들이 적용될 수 있음을 이해할 수 있다. 이러한 변형들 및 변화들 모두는 첨부된 청구항들에 의하여 한정되는 바와 같이 본 발명의 기술적 사상의 범위 내에 포함된다.

Claims (31)

  1. 기판 상의 두 개의 막들 사이의 계면을 도판트의 서브-단일층으로 도핑하는 방법으로서,
    단일 원자층 증착(atomic layer deposition, ALD) 사이클을 이용하여 기판 상의 제1 막 상에 도판트의 서브-단일층을 증착하는 단계; 및
    이어서, 상기 도판트 상에 제2 박막을 증착하는 단계;
    를 포함하고,
    상기 서브-단일층을 증착하는 단계는:
    상기 기판이 차단 반응물인 제1 반응물과 접촉하여, 상기 차단 반응물이 자기 제한 방법(self-limiting manner)으로 상기 제1 막 상에 흡착되는 단계;
    상기 반응 공간으로부터 과잉의 차단 반응물을 제거하는 단계;
    상기 기판이 도판트 전구체인 제2 반응물과 접촉하여, 상기 도판트 전구체가 자기 제한 방법으로 상기 제1 막의 표면 상에 흡착되는 단계;
    과잉의 도판트 전구체를 제거하는 단계; 및
    상기 기판이 상기 도판트 전구체와 반응하는 제3 반응물과 접촉하여, 상기 제1 막 상에 도판트를 형성하는 단계;
    를 포함하고,
    상기 제1 막 상에 원하는 농도의 도판트가 증착되도록, 상기 차단 반응물 및 상기 도판트 전구체가 선택되는 것을 특징으로 하는 도핑 방법.
  2. 제 1 항에 있어서,
    상기 도판트 전구체는 금속 소스 화학물인 것을 특징으로 하는 도핑 방법.
  3. 제 2 항에 있어서,
    상기 금속 소스 화학물은 전이 금속 소스 화학물인 것을 특징으로 하는 도핑 방법.
  4. 제 3 항에 있어서,
    상기 금속 소스 화학물은 Ti, Hf, Zr, Si, Al, Ta, Sr, Ba, Sc, Y, La, Eu, 및 Dy으로 이루어진 군으로부터 선택된 금속을 포함하는 것을 특징으로 하는 도핑 방법.
  5. 제 4 항에 있어서,
    상기 금속 소스 화학물은 하프늄 할로겐화물(hafnium halide)인 것을 특징으로 하는 도핑 방법.
  6. 제 5 항에 있어서,
    상기 금속 할로겐화물(halide) 소스 화학물은 HfCl4 인 것을 특징으로 하는 도핑 방법.
  7. 제 4 항에 있어서,
    상기 금속 소스 화학물은 지르코늄 할로겐화물(zirconium halide)인 것을 특징으로 하는 도핑 방법.
  8. 제 7 항에 있어서,
    상기 금속 소스 화학물은 ZrCl4 인 것을 특징으로 하는 도핑 방법.
  9. 제 1 항에 있어서,
    상기 차단 반응물은 금속 소스 화학물인 것을 특징으로 하는 도핑 방법.
  10. 제 9 항에 있어서,
    상기 차단 반응물은 트리메틸 알루미늄(trimethyl aluminum, TMA)인 것을 특징으로 하는 도핑 방법.
  11. 제 1 항에 있어서,
    상기 차단 반응물은 실리콘 소스 화학물인 것을 특징으로 하는 도핑 방법.
  12. 제 11 항에 있어서,
    상기 실리콘 소스 화학물은 실리콘 할로겐화물(silicon halide)인 것을 특징으로 하는 도핑 방법.
  13. 제 12 항에 있어서,
    상기 실리콘 소스 화학물은 SiCl4 인 것을 특징으로 하는 도핑 방법.
  14. 제 1 항에 있어서,
    상기 제3 반응물은 H2O, O3, O 라디칼들, H2O2 및 D2O로 이루어진 군으로부터 선택된 것을 특징으로 하는 도핑 방법.
  15. 제 1 항에 있어서,
    상기 기판이 상기 차단 반응물과 접촉하기 전에, 상기 기판 상에 초기 표면 종료부(termination)를 제공하는 단계를 더 포함하는 것을 특징으로 하는 도핑 방법.
  16. 제 1 항에 있어서,
    상기 기판은 상기 차단 반응물 및 상기 도판트 전구체와 동시에 접촉하는 것을 특징으로 하는 도핑 방법.
  17. 제 1 항에 있어서,
    상기 도판트 전구체와 접촉하기 전에, 상기 기판은 상기 차단 반응물과 접촉하는 것을 것을 특징으로 하는 도핑 방법.
  18. 제 1 항에 있어서,
    상기 도판트 전구체와 접촉하기 전에, 상기 기판은 상기 차단 반응물과 복수회 접촉하는 것을 것을 특징으로 하는 도핑 방법.
  19. 유전체 박막과 게이트 전극 사이의 계면의 도핑 방법으로서,
    반응 공간 내에 기판 상에 유전체 박막을 증착하는 단계;
    단일 사이클 원자층 증착(atomic layer deposition, ALD) 공정을 이용하여 상기 유전체 박막의 표면 상에 하프늄(hafnium)을 증착하는 단계; 및
    상기 하프늄을 증착하는 단계를 수행한 후에 상기 유전체 박막 상에 게이트 전극을 증착하는 단계;
    를 포함하고,
    상기 단일 사이클 원자층 증착 공정은:
    상기 유전체 박막이 차단 반응물과 접촉하여, 상기 차단 반응물이 자기 제한 방법으로 상기 유전체 박막의 표면 상에 흡착되는 단계;
    상기 반응 공간으로부터 과잉의 차단 반응물을 제거하는 단계;
    상기 유전체 박막이 하프늄을 포함하는 도판트 전구체와 접촉하여, 상기 도판트 전구체가 자기 제한 방법으로 상기 유전체 박막의 표면 상에 흡착되는 단계; 및
    과잉의 도판트 전구체를 제거하는 단계;
    를 포함하고,
    상기 유전체 박막 상에 원하는 농도의 하프늄이 증착되도록, 상기 차단 반응물 및 상기 도판트 전구체가 선택되는 것을 특징으로 하는 도핑 방법.
  20. 제 19 항에 있어서,
    상기 유전체 박막은 상기 도판트 전구체 및 상기 차단 반응물과 동시에 접촉하는 것을 특징으로 하는 도핑 방법.
  21. 제 19 항에 있어서,
    상기 유전체 박막은 상기 차단 반응물 및 상기 도판트 전구체와 순차적으로 접촉하는 것을 특징으로 하는 도핑 방법.
  22. 제 19 항에 있어서,
    상기 하측 계면 막은 SiON를 포함하는 것을 특징으로 하는 도핑 방법.
  23. 제 19 항에 있어서,
    상기 도판트 전구체는 HfCl4 를 포함하는 것을 특징으로 하는 도핑 방법.
  24. 제 19 항에 있어서,
    상기 차단 반응물은 트리메틸 알루미늄(TMA)을 포함하는 것을 특징으로 하는 도핑 방법.
  25. 제 19 항에 있어서,
    상기 차단 반응물은 실리콘을 포함하는 것을 특징으로 하는 도핑 방법.
  26. 제 25 항에 있어서,
    상기 차단 반응물은 실리콘 할로겐화 화합물인 것을 특징으로 하는 도핑 방법.
  27. 제 26 항에 있어서,
    상기 실리콘 할로겐화 화합물은 SiF4, SiCl4, SiBr4, 및 SiI4 으로 이루어진 군으로부터 선택된 것을 특징으로 하는 도핑 방법.
  28. 제 19 항에 있어서,
    상기 유전체 박막을, 하프늄을 형성하기 위하여, 상기 도판트 전구체와 반응하는 제3 반응물과 접촉시키는 단계를 더 포함하는 것을 특징으로 하는 도핑 방법.
  29. 제 19 항에 있어서,
    상기 제3 반응물은 H2O, O3, O 라디칼들, H2O2 및 D2O로 이루어진 군으로부터 선택된 것을 특징으로 하는 도핑 방법.
  30. 제 19 항에 있어서,
    상기 게이트 전극은 폴리 실리콘을 포함하는 것을 특징으로 하는 도핑 방법.
  31. 제 19 항에 있어서,
    상기 하측 계면 막이 상기 제3 반응물과 접촉한 후의 상기 하프늄의 농도는 약 1 × 1014 atoms/cm2 인 것을 특징으로 하는 도핑 방법.
KR1020090016503A 2008-02-27 2009-02-26 원자층 증착 기술을 이용한 도핑 방법 KR20090092728A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/038,764 US9139906B2 (en) 2001-03-06 2008-02-27 Doping with ALD technology
US12/038,764 2008-02-27

Publications (1)

Publication Number Publication Date
KR20090092728A true KR20090092728A (ko) 2009-09-01

Family

ID=40998582

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090016503A KR20090092728A (ko) 2008-02-27 2009-02-26 원자층 증착 기술을 이용한 도핑 방법

Country Status (4)

Country Link
US (1) US9139906B2 (ko)
JP (1) JP2009218586A (ko)
KR (1) KR20090092728A (ko)
TW (1) TW200947529A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130049752A (ko) * 2011-11-04 2013-05-14 에이에스엠 인터내셔널 엔.브이. 도핑된 실리콘 산화물 박막들을 형성하는 방법들
WO2015060636A1 (ko) * 2013-10-23 2015-04-30 한국화학연구원 단원자 증착법을 이용한 복합 및 비대칭적인 복합박막 및 이의 제조방법
KR20160042404A (ko) * 2016-03-28 2016-04-19 한국화학연구원 단원자 증착법을 이용한 복합 및 비대칭적인 복합박막 및 이의 제조방법

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102094683B1 (ko) 2008-09-19 2020-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치
US9379011B2 (en) 2008-12-19 2016-06-28 Asm International N.V. Methods for depositing nickel films and for making nickel silicide and nickel germanide
US8012859B1 (en) * 2010-03-31 2011-09-06 Tokyo Electron Limited Atomic layer deposition of silicon and silicon-containing films
US8871617B2 (en) 2011-04-22 2014-10-28 Asm Ip Holding B.V. Deposition and reduction of mixed metal oxide thin films
US10707082B2 (en) 2011-07-06 2020-07-07 Asm International N.V. Methods for depositing thin films comprising indium nitride by atomic layer deposition
KR101929224B1 (ko) 2012-03-14 2018-12-14 삼성전자주식회사 반도체 소자의 제조 방법
US9349583B2 (en) 2012-03-14 2016-05-24 Samsung Electronis Co., Ltd. Method of fabricating semiconductor device
US9607904B2 (en) 2013-03-11 2017-03-28 Intermolecular, Inc. Atomic layer deposition of HfAlC as a metal gate workfunction material in MOS devices
US9607842B1 (en) 2015-10-02 2017-03-28 Asm Ip Holding B.V. Methods of forming metal silicides
US10629749B2 (en) * 2017-11-30 2020-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method of treating interfacial layer on silicon germanium

Family Cites Families (159)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE410873C (de) 1923-08-18 1925-03-26 Neufeldt & Kuhnke Fa Asynchronmaschine mit Kondensatoren zur Erzeugung des Magnetisierungstromes
US3405801A (en) 1967-06-15 1968-10-15 Sunkist Growers Inc Fruit sizing machine
SE393967B (sv) 1974-11-29 1977-05-31 Sateko Oy Forfarande och for utforande av stroleggning mellan lagren i ett virkespaket
FI64878C (fi) 1982-05-10 1984-01-10 Lohja Ab Oy Kombinationsfilm foer isynnerhet tunnfilmelektroluminensstrukturer
US4477296A (en) 1982-09-30 1984-10-16 E. I. Du Pont De Nemours And Company Method for activating metal particles
US5294286A (en) * 1984-07-26 1994-03-15 Research Development Corporation Of Japan Process for forming a thin film of silicon
US5769950A (en) 1985-07-23 1998-06-23 Canon Kabushiki Kaisha Device for forming deposited film
US4747367A (en) 1986-06-12 1988-05-31 Crystal Specialties, Inc. Method and apparatus for producing a constant flow, constant pressure chemical vapor deposition
US4761269A (en) 1986-06-12 1988-08-02 Crystal Specialties, Inc. Apparatus for depositing material on a substrate
US5158653A (en) 1988-09-26 1992-10-27 Lashmore David S Method for production of predetermined concentration graded alloys
FI84562C (fi) 1990-01-16 1991-12-27 Neste Oy Foerfarande och anordning foer framstaellning av heterogena katalysatorer.
US5071670A (en) 1990-06-11 1991-12-10 Kelly Michael A Method for chemical vapor deposition under a single reactor vessel divided into separate reaction chambers each with its own depositing and exhausting means
US5453494A (en) 1990-07-06 1995-09-26 Advanced Technology Materials, Inc. Metal complex source reagents for MOCVD
DE69122573T2 (de) 1990-07-30 1997-03-13 Mitsubishi Gas Chemical Co Verfahren zur Herstellung von Mehrschichtplatinen
US5382333A (en) 1990-07-30 1995-01-17 Mitsubishi Gas Chemical Company, Inc. Process for producing copper clad laminate
US5865365A (en) 1991-02-19 1999-02-02 Hitachi, Ltd. Method of fabricating an electronic circuit device
US5291066A (en) 1991-11-14 1994-03-01 General Electric Company Moisture-proof electrical circuit high density interconnect module and method for making same
WO1993010652A1 (en) 1991-11-22 1993-05-27 Electrochemicals, Inc. Process for improved adhesion between a metallic oxide and a polymer surface
EP0553791A1 (en) 1992-01-31 1993-08-04 Nec Corporation Capacitor electrode for dram and process of fabrication thereof
US5306666A (en) 1992-07-24 1994-04-26 Nippon Steel Corporation Process for forming a thin metal film by chemical vapor deposition
US5561082A (en) 1992-07-31 1996-10-01 Kabushiki Kaisha Toshiba Method for forming an electrode and/or wiring layer by reducing copper oxide or silver oxide
SG43836A1 (en) 1992-12-11 1997-11-14 Intel Corp A mos transistor having a composite gate electrode and method of fabrication
US5795495A (en) 1994-04-25 1998-08-18 Micron Technology, Inc. Method of chemical mechanical polishing for dielectric layers
US5449314A (en) 1994-04-25 1995-09-12 Micron Technology, Inc. Method of chimical mechanical polishing for dielectric layers
FI97731C (fi) 1994-11-28 1997-02-10 Mikrokemia Oy Menetelmä ja laite ohutkalvojen valmistamiseksi
US6006763A (en) 1995-01-11 1999-12-28 Seiko Epson Corporation Surface treatment method
US5610106A (en) 1995-03-10 1997-03-11 Sony Corporation Plasma enhanced chemical vapor deposition of titanium nitride using ammonia
US6342277B1 (en) 1996-08-16 2002-01-29 Licensee For Microelectronics: Asm America, Inc. Sequential chemical vapor deposition
US5916365A (en) 1996-08-16 1999-06-29 Sherman; Arthur Sequential chemical vapor deposition
EP0854505A3 (en) 1997-01-21 1998-11-11 Texas Instruments Incorporated Process of depositing a TiN based film during the fabrication of a semiconductor device
US6124189A (en) 1997-03-14 2000-09-26 Kabushiki Kaisha Toshiba Metallization structure and method for a semiconductor device
US6387805B2 (en) 1997-05-08 2002-05-14 Applied Materials, Inc. Copper alloy seed layer for copper metallization
US5939334A (en) 1997-05-22 1999-08-17 Sharp Laboratories Of America, Inc. System and method of selectively cleaning copper substrate surfaces, in-situ, to remove copper oxides
JP3727449B2 (ja) 1997-09-30 2005-12-14 シャープ株式会社 半導体ナノ結晶の製造方法
US6033584A (en) 1997-12-22 2000-03-07 Advanced Micro Devices, Inc. Process for reducing copper oxide during integrated circuit fabrication
KR100269328B1 (ko) 1997-12-31 2000-10-16 윤종용 원자층 증착 공정을 이용하는 도전층 형성방법
WO1999057344A1 (fr) 1998-05-01 1999-11-11 Nippon Steel Corporation Plaquette de semi-conducteur en silicium et son procede de fabrication
US6399522B1 (en) 1998-05-11 2002-06-04 Taiwan Semiconductor Manufacturing Company PE-silane oxide particle performance improvement
US6225168B1 (en) 1998-06-04 2001-05-01 Advanced Micro Devices, Inc. Semiconductor device having metal gate electrode and titanium or tantalum nitride gate dielectric barrier layer and process of fabrication thereof
US6323131B1 (en) 1998-06-13 2001-11-27 Agere Systems Guardian Corp. Passivated copper surfaces
US6166417A (en) 1998-06-30 2000-12-26 Intel Corporation Complementary metal gates and a process for implementation
US6130123A (en) 1998-06-30 2000-10-10 Intel Corporation Method for making a complementary metal gate electrode technology
US6461675B2 (en) 1998-07-10 2002-10-08 Cvc Products, Inc. Method for forming a copper film on a substrate
KR100275738B1 (ko) 1998-08-07 2000-12-15 윤종용 원자층 증착법을 이용한 박막 제조방법
KR20000013654A (ko) 1998-08-12 2000-03-06 윤종용 원자층 증착 방법으로 형성한 알루미나/알루미늄나이트라이드복합 유전체막을 갖는 캐패시터와 그제조 방법
FI108375B (fi) 1998-09-11 2002-01-15 Asm Microchemistry Oy Menetelmõ eristõvien oksidiohutkalvojen valmistamiseksi
US6066533A (en) 1998-09-29 2000-05-23 Advanced Micro Devices, Inc. MOS transistor with dual metal gate structure
US20020008257A1 (en) 1998-09-30 2002-01-24 John P. Barnak Mosfet gate electrodes having performance tuned work functions and methods of making same
US6362526B1 (en) 1998-10-08 2002-03-26 Advanced Micro Devices, Inc. Alloy barrier layers for semiconductors
US6294836B1 (en) 1998-12-22 2001-09-25 Cvc Products Inc. Semiconductor chip interconnect barrier material and fabrication method
US6174799B1 (en) 1999-01-05 2001-01-16 Advanced Micro Devices, Inc. Graded compound seed layers for semiconductors
CN1150347C (zh) 1999-02-11 2004-05-19 哈迪德有限公司 碳化钨涂层及其制造方法
WO2000047404A1 (en) 1999-02-12 2000-08-17 Gelest, Inc. Chemical vapor deposition of tungsten nitride
US6444868B1 (en) 1999-02-17 2002-09-03 Exxon Mobil Chemical Patents Inc. Process to control conversion of C4+ and heavier stream to lighter products in oxygenate conversion reactions
US6303500B1 (en) 1999-02-24 2001-10-16 Micron Technology, Inc. Method and apparatus for electroless plating a contact pad
US6291282B1 (en) 1999-02-26 2001-09-18 Texas Instruments Incorporated Method of forming dual metal gate structures or CMOS devices
US6200893B1 (en) 1999-03-11 2001-03-13 Genus, Inc Radical-assisted sequential CVD
US6331484B1 (en) 1999-03-29 2001-12-18 Lucent Technologies, Inc. Titanium-tantalum barrier layer film and method for forming the same
US6635939B2 (en) 1999-08-24 2003-10-21 Micron Technology, Inc. Boron incorporated diffusion barrier material
US6391785B1 (en) 1999-08-24 2002-05-21 Interuniversitair Microelektronica Centrum (Imec) Method for bottomless deposition of barrier layers in integrated circuit metallization schemes
US6593653B2 (en) 1999-09-30 2003-07-15 Novellus Systems, Inc. Low leakage current silicon carbonitride prepared using methane, ammonia and silane for copper diffusion barrier, etchstop and passivation applications
US6153935A (en) 1999-09-30 2000-11-28 International Business Machines Corporation Dual etch stop/diffusion barrier for damascene interconnects
US6902763B1 (en) 1999-10-15 2005-06-07 Asm International N.V. Method for depositing nanolaminate thin films on sensitive surfaces
KR100737901B1 (ko) 1999-10-15 2007-07-10 에이에스엠 인터내셔널 엔.브이. 민감한 표면에 나노적층박막을 증착하는 방법
US6475276B1 (en) 1999-10-15 2002-11-05 Asm Microchemistry Oy Production of elemental thin films using a boron-containing reducing agent
US6261950B1 (en) 1999-10-18 2001-07-17 Infineon Technologies Ag Self-aligned metal caps for interlevel metal connections
US6373111B1 (en) 1999-11-30 2002-04-16 Intel Corporation Work function tuning for MOSFET gate electrodes
JP2001160558A (ja) 1999-12-02 2001-06-12 Nec Corp 半導体装置の製造方法及び製造装置
FI118804B (fi) 1999-12-03 2008-03-31 Asm Int Menetelmä oksidikalvojen kasvattamiseksi
US6383879B1 (en) 1999-12-03 2002-05-07 Agere Systems Guardian Corp. Semiconductor device having a metal gate with a work function compatible with a semiconductor device
US6780704B1 (en) 1999-12-03 2004-08-24 Asm International Nv Conformal thin films over textured capacitor electrodes
US6329704B1 (en) 1999-12-09 2001-12-11 International Business Machines Corporation Ultra-shallow junction dopant layer having a peak concentration within a dielectric layer
KR100358056B1 (ko) 1999-12-27 2002-10-25 주식회사 하이닉스반도체 반도체 소자의 게이트 산화막 형성방법
US6407435B1 (en) 2000-02-11 2002-06-18 Sharp Laboratories Of America, Inc. Multilayer dielectric stack and method
AU2001245388A1 (en) 2000-03-07 2001-09-17 Asm America, Inc. Graded thin films
JP3851752B2 (ja) 2000-03-27 2006-11-29 株式会社東芝 半導体装置の製造方法
US20020013487A1 (en) 2000-04-03 2002-01-31 Norman John Anthony Thomas Volatile precursors for deposition of metals and metal-containing films
TW496907B (en) 2000-04-14 2002-08-01 Asm Microchemistry Oy Method and apparatus of growing a thin film onto a substrate
TW508658B (en) 2000-05-15 2002-11-01 Asm Microchemistry Oy Process for producing integrated circuits
US6482733B2 (en) 2000-05-15 2002-11-19 Asm Microchemistry Oy Protective layers prior to alternating layer deposition
US7494927B2 (en) 2000-05-15 2009-02-24 Asm International N.V. Method of growing electrical conductors
EP2293322A1 (en) 2000-06-08 2011-03-09 Genitech, Inc. Method for forming a metal nitride layer
US6602753B2 (en) 2000-07-26 2003-08-05 Kabushiki Kaisha Toshiba Semiconductor device having a gate insulating film comprising a metal oxide and method of manufacturing the same
US6368954B1 (en) 2000-07-28 2002-04-09 Advanced Micro Devices, Inc. Method of copper interconnect formation using atomic layer copper deposition
JP3574383B2 (ja) 2000-07-31 2004-10-06 富士通株式会社 半導体装置及びその製造方法
JP3906020B2 (ja) 2000-09-27 2007-04-18 株式会社東芝 半導体装置及びその製造方法
US6613695B2 (en) 2000-11-24 2003-09-02 Asm America, Inc. Surface preparation prior to deposition
WO2002050922A1 (en) 2000-12-18 2002-06-27 Stanford University Gate electrode with depletion suppression and tunable workfunction
KR100387259B1 (ko) 2000-12-29 2003-06-12 주식회사 하이닉스반도체 반도체 소자의 제조 방법
US6537901B2 (en) 2000-12-29 2003-03-25 Hynix Semiconductor Inc. Method of manufacturing a transistor in a semiconductor device
US6713846B1 (en) 2001-01-26 2004-03-30 Aviza Technology, Inc. Multilayer high κ dielectric films
US6844604B2 (en) 2001-02-02 2005-01-18 Samsung Electronics Co., Ltd. Dielectric layer for semiconductor device and method of manufacturing the same
KR100708640B1 (ko) 2001-02-07 2007-04-18 삼성에스디아이 주식회사 광학적 전기적 특성을 지닌 기능성 박막
KR100768175B1 (ko) 2001-02-07 2007-10-17 삼성에스디아이 주식회사 광학적 전기적 특성을 지닌 기능성 박막
KR100768176B1 (ko) 2001-02-07 2007-10-17 삼성에스디아이 주식회사 광학적 전기적 특성을 지닌 기능성 박막
US7491634B2 (en) 2006-04-28 2009-02-17 Asm International N.V. Methods for forming roughened surfaces and applications thereof
US7563715B2 (en) 2005-12-05 2009-07-21 Asm International N.V. Method of producing thin films
US6541280B2 (en) 2001-03-20 2003-04-01 Motorola, Inc. High K dielectric film
JP4184686B2 (ja) 2001-03-28 2008-11-19 株式会社東芝 半導体装置の製造方法
US6596576B2 (en) 2001-04-10 2003-07-22 Applied Materials, Inc. Limiting hydrogen ion diffusion using multiple layers of SiO2 and Si3N4
US6518106B2 (en) 2001-05-26 2003-02-11 Motorola, Inc. Semiconductor device and a method therefor
US6891231B2 (en) 2001-06-13 2005-05-10 International Business Machines Corporation Complementary metal oxide semiconductor (CMOS) gate stack with high dielectric constant gate dielectric and integrated diffusion barrier
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US6511876B2 (en) 2001-06-25 2003-01-28 International Business Machines Corporation High mobility FETS using A1203 as a gate oxide
US6700771B2 (en) 2001-08-30 2004-03-02 Micron Technology, Inc. Decoupling capacitor for high frequency noise immunity
US6806145B2 (en) 2001-08-31 2004-10-19 Asm International, N.V. Low temperature method of forming a gate stack with a high k layer deposited over an interfacial oxide layer
WO2003025243A2 (en) 2001-09-14 2003-03-27 Asm International N.V. Metal nitride deposition by ald using gettering reactant
US6605549B2 (en) 2001-09-29 2003-08-12 Intel Corporation Method for improving nucleation and adhesion of CVD and ALD films deposited onto low-dielectric-constant dielectrics
US6720259B2 (en) * 2001-10-02 2004-04-13 Genus, Inc. Passivation method for improved uniformity and repeatability for atomic layer deposition and chemical vapor deposition
US6960537B2 (en) 2001-10-02 2005-11-01 Asm America, Inc. Incorporation of nitrogen into high k dielectric film
US6458695B1 (en) 2001-10-18 2002-10-01 Chartered Semiconductor Manufacturing Ltd. Methods to form dual metal gates by incorporating metals and their conductive oxides
US6815354B2 (en) 2001-10-27 2004-11-09 Nutool, Inc. Method and structure for thru-mask contact electrodeposition
US6551893B1 (en) 2001-11-27 2003-04-22 Micron Technology, Inc. Atomic layer deposition of capacitor dielectric
US6730588B1 (en) 2001-12-20 2004-05-04 Lsi Logic Corporation Method of forming SiGe gate electrode
US6696332B2 (en) 2001-12-26 2004-02-24 Texas Instruments Incorporated Bilayer deposition to avoid unwanted interfacial reactions during high K gate dielectric processing
US6824816B2 (en) 2002-01-29 2004-11-30 Asm International N.V. Process for producing metal thin films by ALD
US6730163B2 (en) 2002-03-14 2004-05-04 Micron Technology, Inc. Aluminum-containing material and atomic layer deposition methods
US6717226B2 (en) 2002-03-15 2004-04-06 Motorola, Inc. Transistor with layered high-K gate dielectric and method therefor
US6787912B2 (en) 2002-04-26 2004-09-07 International Business Machines Corporation Barrier material for copper structures
US6933246B2 (en) 2002-06-14 2005-08-23 Trikon Technologies Limited Dielectric film
US20040071878A1 (en) 2002-08-15 2004-04-15 Interuniversitair Microelektronica Centrum (Imec Vzw) Surface preparation using plasma for ALD Films
US20040036129A1 (en) 2002-08-22 2004-02-26 Micron Technology, Inc. Atomic layer deposition of CMOS gates with variable work functions
US6714435B1 (en) 2002-09-19 2004-03-30 Cova Technologies, Inc. Ferroelectric transistor for storing two data bits
US6723581B1 (en) 2002-10-21 2004-04-20 Agere Systems Inc. Semiconductor device having a high-K gate dielectric and method of manufacture thereof
US7045406B2 (en) 2002-12-03 2006-05-16 Asm International, N.V. Method of forming an electrode with adjusted work function
US6858524B2 (en) 2002-12-03 2005-02-22 Asm International, Nv Method of depositing barrier layer for metal gates
US6787453B2 (en) 2002-12-23 2004-09-07 Intel Corporation Barrier film integrity on porous low k dielectrics by application of a hydrocarbon plasma treatment
US7244683B2 (en) 2003-01-07 2007-07-17 Applied Materials, Inc. Integration of ALD/CVD barriers with porous low k materials
US6955986B2 (en) 2003-03-27 2005-10-18 Asm International N.V. Atomic layer deposition methods for forming a multi-layer adhesion-barrier layer for integrated circuits
US6737313B1 (en) 2003-04-16 2004-05-18 Micron Technology, Inc. Surface treatment of an oxide layer to enhance adhesion of a ruthenium metal layer
EP1623454A2 (en) 2003-05-09 2006-02-08 ASM America, Inc. Reactor surface passivation through chemical deactivation
JP2007502551A (ja) 2003-06-13 2007-02-08 アプライド　マテリアルズ　インコーポレイテッド 銅メタライゼーションのためのａｌｄ窒化タンタルの集積
JP2007523994A (ja) 2003-06-18 2007-08-23 アプライド　マテリアルズ　インコーポレイテッド バリヤ物質の原子層堆積
US7045851B2 (en) 2003-06-20 2006-05-16 International Business Machines Corporation Nonvolatile memory device using semiconductor nanocrystals and method of forming same
US6939815B2 (en) 2003-08-28 2005-09-06 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
US8152922B2 (en) 2003-08-29 2012-04-10 Asm America, Inc. Gas mixer and manifold assembly for ALD reactor
US20050045092A1 (en) 2003-09-03 2005-03-03 Taiwan Semiconductor Manufacturing Co. Method of multi-element compound deposition by atomic layer deposition for IC barrier layer applications
US7618681B2 (en) 2003-10-28 2009-11-17 Asm International N.V. Process for producing bismuth-containing oxide films
US20050145956A1 (en) * 2004-01-05 2005-07-07 Taiwan Semiconductor Manufacturing Co. Devices with high-k gate dielectric
US7405143B2 (en) 2004-03-25 2008-07-29 Asm International N.V. Method for fabricating a seed layer
US20050252449A1 (en) 2004-05-12 2005-11-17 Nguyen Son T Control of gas flow and delivery to suppress the formation of particles in an MOCVD/ALD system
US8323754B2 (en) 2004-05-21 2012-12-04 Applied Materials, Inc. Stabilization of high-k dielectric materials
US7132360B2 (en) * 2004-06-10 2006-11-07 Freescale Semiconductor, Inc. Method for treating a semiconductor surface to form a metal-containing layer
KR100615093B1 (ko) 2004-08-24 2006-08-22 삼성전자주식회사 나노크리스탈을 갖는 비휘발성 메모리 소자의 제조방법
US7476618B2 (en) 2004-10-26 2009-01-13 Asm Japan K.K. Selective formation of metal layers in an integrated circuit
US7235501B2 (en) * 2004-12-13 2007-06-26 Micron Technology, Inc. Lanthanum hafnium oxide dielectrics
US7438949B2 (en) 2005-01-27 2008-10-21 Applied Materials, Inc. Ruthenium containing layer deposition method
EP1851794A1 (en) 2005-02-22 2007-11-07 ASM America, Inc. Plasma pre-treating surfaces for atomic layer deposition
US8025922B2 (en) 2005-03-15 2011-09-27 Asm International N.V. Enhanced deposition of noble metals
US7666773B2 (en) 2005-03-15 2010-02-23 Asm International N.V. Selective deposition of noble metal thin films
US20070014919A1 (en) 2005-07-15 2007-01-18 Jani Hamalainen Atomic layer deposition of noble metal oxides
US8034727B2 (en) 2005-10-14 2011-10-11 Nec Corporation Method and apparatus for manufacturing semiconductor devices
US7713584B2 (en) 2005-12-22 2010-05-11 Asm International N.V. Process for producing oxide films
JP2007266464A (ja) * 2006-03-29 2007-10-11 Hitachi Ltd 半導体集積回路装置の製造方法
US8722547B2 (en) * 2006-04-20 2014-05-13 Applied Materials, Inc. Etching high K dielectrics with high selectivity to oxide containing layers at elevated temperatures with BC13 based etch chemistries
EP1863072A1 (en) * 2006-05-29 2007-12-05 Interuniversitair Microelektronica Centrum ( Imec) Method for modulating the effective work function
US7795160B2 (en) * 2006-07-21 2010-09-14 Asm America Inc. ALD of metal silicate films
JP2010506408A (ja) 2006-10-05 2010-02-25 エーエスエム アメリカ インコーポレイテッド 金属シリケート膜のａｌｄ
US20080085210A1 (en) * 2006-10-05 2008-04-10 Henry Griesbach Decontamination of filtration media for respiration

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130049752A (ko) * 2011-11-04 2013-05-14 에이에스엠 인터내셔널 엔.브이. 도핑된 실리콘 산화물 박막들을 형성하는 방법들
KR20190019979A (ko) * 2011-11-04 2019-02-27 에이에스엠 인터내셔널 엔.브이. 도핑된 실리콘 산화물 박막들을 형성하는 방법들
KR20190120151A (ko) * 2011-11-04 2019-10-23 에이에스엠 인터내셔널 엔.브이. 도핑된 실리콘 산화물 박막들을 형성하는 방법들
WO2015060636A1 (ko) * 2013-10-23 2015-04-30 한국화학연구원 단원자 증착법을 이용한 복합 및 비대칭적인 복합박막 및 이의 제조방법
KR20160042404A (ko) * 2016-03-28 2016-04-19 한국화학연구원 단원자 증착법을 이용한 복합 및 비대칭적인 복합박막 및 이의 제조방법

Also Published As

Publication number Publication date
JP2009218586A (ja) 2009-09-24
US20090214767A1 (en) 2009-08-27
US9139906B2 (en) 2015-09-22
TW200947529A (en) 2009-11-16

Similar Documents

Publication Publication Date Title
US9139906B2 (en) Doping with ALD technology
KR101427142B1 (ko) 금속 규산염 막의 원자층 증착
KR101505970B1 (ko) 금속 실리케이트 막들의 원자층 증착
TWI426547B (zh) 用於批次原子層沈積反應器之處理製程
US8563443B2 (en) Method of depositing dielectric film by ALD using precursor containing silicon, hydrocarbon, and halogen
US6451119B2 (en) Apparatus and concept for minimizing parasitic chemical vapor deposition during atomic layer deposition
US6540838B2 (en) Apparatus and concept for minimizing parasitic chemical vapor deposition during atomic layer deposition
US7077904B2 (en) Method for atomic layer deposition (ALD) of silicon oxide film
KR20090068179A (ko) 실리콘 이산화물을 포함하는 박막의 제조 방법
TWI841680B (zh) 於反應腔室中藉由循環沉積製程於基板上沉積鉿鑭氧化物膜之方法
US20200263297A1 (en) Deposition of oxides and nitrides
JP2010010686A (ja) 高成長率の二酸化ケイ素の堆積
KR20080064259A (ko) 개선된 금속 전구체 공급 및 퍼지 단계를 갖는 박막 증착방법
JP2006173299A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid