JPS63299250A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS63299250A
JPS63299250A JP13146187A JP13146187A JPS63299250A JP S63299250 A JPS63299250 A JP S63299250A JP 13146187 A JP13146187 A JP 13146187A JP 13146187 A JP13146187 A JP 13146187A JP S63299250 A JPS63299250 A JP S63299250A
Authority
JP
Japan
Prior art keywords
film
copper
alloy
sio2
deposited
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13146187A
Other languages
English (en)
Inventor
Kazuhiro Hoshino
和弘 星野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP13146187A priority Critical patent/JPS63299250A/ja
Publication of JPS63299250A publication Critical patent/JPS63299250A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 V−LSI  (超LSI )の配線材料としてfl(
Cu)を用いたとき、パターニングしたCuの上にスパ
ンタシリコンを堆積し、自己整合(セルファライン)で
Cu −5i02合金を形成し、配線間の絶縁性も同時
に得る。
〔産業上の利用分野〕
本発明は半導体装置の製造方法、特に半導体装置の電極
配線に銅を用いる場合に銅の酸化を防ぎ、かつ、銅電極
配線相互間の絶縁性を得る方法に関する。
〔従来の技術〕
半導体装置のための電極配線の材料としては、従来純粋
アルミニウム(AI)中にシリコン(Si)を混入した
Ql −St金合金用いられていた。
しかし、LSIの高集積化(V−LSI化)により、電
極配線材料には、低抵抗で、エレクトロ・マイグレーシ
ョンおよびストレスに強い性質が求められ、銅は従来の
Al−5t系の配線に比べ、低抵抗で、エレクトロ・マ
イグレーションに強いため、次期配線材料に有望なもの
として着目されている。
〔発明が解決しようとする問題点〕
銅配線の問題点は、銅が極めて酸化しやす(、マタ絶縁
膜材料である二酸化シリコン(5i02)燐・珪酸ガラ
ス(PSG)などと反応しゃすいことである。
従来例を断面で示す第2図を参照すると、シリコン基板
21上のS+02膜22に銅配線23が形成され、その
上に絶縁膜としてPSG膜24が被着されている場合に
、Cuと5i02またはPSGが接合するため、銅配線
23間に折線25で示す配線間短絡が生じてリーク電流
が流れる問題がある。
さらに第3図に示される如く、p−型シリコン基板31
にn+型型数散層32作られ、基板上のPSG膜33に
n“型拡散N32とコンタクトをとるためのコンタクト
窓が開口され、このコンタクト窓部にTi/TiNのバ
リアメタル34を介して銅配線35が形成され、その上
にPSG膜3膜外6着されている場合に、銅配線35の
側壁とn++散層32との間に折線37で示す方向に電
流がリークしてpn接合破壊を発生する問題もある。
本発明はこのような点に鑑みて創作されたもので、LS
Iの電極配線を銅で形成する場合に、銅の酸化を防止し
、かつ、配線間短絡およびpn接合破壊を防止する方法
を提供することを目的とする。
〔問題点を解決するための手段〕
第1図!8)〜(C)は本発明実施例断面図で、図中、
11はCu、 12は拡散バリアであるTiN 、 1
3はオーミックコンタクトをとるためのコンタクトメタ
ルであるTi、 14は絶縁膜である5i02膜、15
はスパッタによって堆積したスパッタシリコン、16は
Cu −5iOz合金、17はスパッタシリコンが酸化
してできた5iOz膜である。
本発明においては、セルファラインでCuをCu −S
iO2合金(分散強化型合金)とし、Sio2膜14上
のスパッタシリコンをSiO2膜17に変質し、Cu−
5iOz合金16の配線間の絶縁性を得る。
〔作用〕
上記した方法では、パターニングしたv411の上にス
パッタリング法などを用いてシリコン15を堆積し、そ
の後酸素雰囲気の高温熱処理で5i02膜14上に堆積
したスパッタシリコンは5i02となし絶縁性をもたせ
、また銅11上に堆積したシリコン15は胴中に拡散し
Cu−5l合金となす。ここで、雰囲気中の酸素は胴中
に取り込まれるが、胴中のシリコンと結合し、胴中にS
iO2の偏析が形成される。このため、銅は酸化されず
、またCu −5iOz合金は分散強化型合金であり、
外部からストレスに対し強い耐性をもつという副次的効
果を発生する。
〔実施例〕
以下、図面を参照して本発明の実施例を詳細に説明する
第1図(a)参照: 同図は銅配線を断面で示すもので、厚さ700nmの銅
11の下には拡散バリアとして150nmのTIN%コ
ンタクトメタルとして50nmのTiが敷いである。
拡散バリアはTiW 、 Wなどでよく、コンタクトメ
タルはAJ 、 PtSiでもよい。
図示の構造を得るには、SiO+膜14上にTi13、
TiN 12、Cu1lを順に被着し、先ずCu1lを
パターニングし、かくして得られたCu1lをマスクに
TiN12、Ti13をパターニングする。か(して、
図示の構造はセルファラインで形成される。
第1図(b)参照: Cu配線を含むSiO2膜14上にスパッタ法でSiを
10〜50nmの厚さに堆積する。
第1図(C1参照: 800〜1000℃、02雰囲気中で熱処理を行うと、
Cu14に接触した部分の5i15はCu1l中に拡散
しCu −St金合金なる。しかし、雰囲気の02の存
在によって、Cu−3l合金はSiが02を取り込んで
SiO2となって(:u −5iOz合金16となり、
Cuの結晶粒界にSiO+が入り込んで(SiO+の偏
析) 、Cuの酸化は防止される。
Cu −SiO2合金16は分散強化型合金であるので
外部からのストレスに対して強い性質をもつ。
SfO+膜14上のシリコン15は5i02膜17とな
り、配線間の絶縁性を良好なものとする・ 〔発明の効果〕 以上述べてきたように本発明によれば、半導体装置の電
極配線を銅を用いて形成する場合に、銅の酸化が防止さ
れ、かつ、電極配線材料である銅が耐ストレス性に優れ
たCu −5iOz合金となって外部からのストレスに
強くなり、電極配線間に良好な絶縁性が確保される効果
がある。
【図面の簡単な説明】
第1図(a)〜(C)は本発明実施例断面図、第2図と
第3図は従来例断面図である。 第1図において、 11はCL1% 12はTiN 。 13はTi1 14は 5i02膜、 15はスパッタシリコン、 16はCu −5i02合金、 17は5i02膜である。 代理人  弁理士  久木元   彰 復代理人 弁理士  大 菅 義 之 本登明虹堵例断面閏 第1図 1定米例crLt7圀 第2図 従来例−澗 第3図

Claims (1)

    【特許請求の範囲】
  1. 銅(11)を用いる電極配線の形成において、絶縁膜(
    14)上にコンタクトメタル(13)、拡散バリア(1
    2)、銅(11)を順に被着し、銅(11)をパターニ
    ングし、次いでパターニングされた銅(11)をマスク
    にして拡散バリア(12)、コンタクトメタル(13)
    をパターニングする工程、銅(11)上にシリコン(1
    5)を堆積し、酸素雰囲気中で熱処理して鋼を銅−二酸
    化シリコン(Cu−SiO_2)合金とし、絶縁膜(1
    4)上のシリコンを二酸化シリコン膜(17)とするこ
    とを特徴とする半導体装置の製造方法。
JP13146187A 1987-05-29 1987-05-29 半導体装置の製造方法 Pending JPS63299250A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13146187A JPS63299250A (ja) 1987-05-29 1987-05-29 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13146187A JPS63299250A (ja) 1987-05-29 1987-05-29 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS63299250A true JPS63299250A (ja) 1988-12-06

Family

ID=15058501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13146187A Pending JPS63299250A (ja) 1987-05-29 1987-05-29 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS63299250A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6153507A (en) * 1997-01-13 2000-11-28 Nec Corporation Method of fabricating semiconductor device providing effective resistance against metal layer oxidation and diffusion
WO2002067319A2 (en) * 2000-12-06 2002-08-29 Asm International N.V. Copper interconnect structure having diffusion barrier

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6153507A (en) * 1997-01-13 2000-11-28 Nec Corporation Method of fabricating semiconductor device providing effective resistance against metal layer oxidation and diffusion
WO2002067319A2 (en) * 2000-12-06 2002-08-29 Asm International N.V. Copper interconnect structure having diffusion barrier
WO2002067319A3 (en) * 2000-12-06 2003-04-17 Asm Microchemistry Oy Copper interconnect structure having diffusion barrier
US6936535B2 (en) 2000-12-06 2005-08-30 Asm International Nv Copper interconnect structure having stuffed diffusion barrier
US7732331B2 (en) 2000-12-06 2010-06-08 Asm International N.V. Copper interconnect structure having stuffed diffusion barrier

Similar Documents

Publication Publication Date Title
KR950013737B1 (ko) 실리콘 함유 기판 및 절연막을 갖는 반도체 장치
JP2700103B2 (ja) 改良された集積回路構造および改良された集積回路構造を形成する方法
US5266519A (en) Method for forming a metal conductor in semiconductor device
JPH0547760A (ja) 半導体集積回路装置、その製造方法およびその製造に用いるスパツタターゲツト
JPH01202841A (ja) 半導体集積回路装置及びその製造方法
JPS62113421A (ja) 半導体装置の製造方法
JPS63299250A (ja) 半導体装置の製造方法
US5212150A (en) Oxide superconducting lead for interconnecting device component with a semiconductor substrate via at least one buffer layer
JPH01255250A (ja) 多層配線形成方法
US5227361A (en) Oxide superconducting lead for interconnecting device component with a semiconductor substrate via at least one buffer layer
JPH05121727A (ja) 半導体装置及びその製造方法
JPH0587144B2 (ja)
KR100415095B1 (ko) 반도체소자의제조방법
JPH01196142A (ja) 半導体装置
JP2797367B2 (ja) 半導体集積回路装置の製造方法
JPH0473972A (ja) 半導体装置の製造方法
JPH0245958A (ja) 半導体装置及びその製造方法
JPH0311732A (ja) 半導体装置の配線形成方法
JPH0441510B2 (ja)
JPH0251273A (ja) 半導体集積回路装置
JPH01133334A (ja) 半導体装置
JPH04196431A (ja) 半導体装置
JPH06291077A (ja) 半導体装置及びその製造方法
JPH05102156A (ja) 半導体装置
JPH02277254A (ja) 半導体装置