JP2797367B2 - 半導体集積回路装置の製造方法 - Google Patents
半導体集積回路装置の製造方法Info
- Publication number
- JP2797367B2 JP2797367B2 JP1019110A JP1911089A JP2797367B2 JP 2797367 B2 JP2797367 B2 JP 2797367B2 JP 1019110 A JP1019110 A JP 1019110A JP 1911089 A JP1911089 A JP 1911089A JP 2797367 B2 JP2797367 B2 JP 2797367B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- silicide
- forming
- layer
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置に関し、特に配線層と
してシリサイドを用いた際の下層配線層とのコンタクト
部の製造方法に関する。
してシリサイドを用いた際の下層配線層とのコンタクト
部の製造方法に関する。
従来のこの種のコンタクト部の構造の代表例を第３図
に示す。第３図に於いて、一導電型半導体基板１の主表
面に形成された絶縁層上に設けられた第１の導電層２は
それを覆うシリコン酸化膜等の層間絶縁膜３に開口され
たコンタクトホール４を介してタングステンシリサイド
等の高融点金属シリサイド層よりなる第２の導電層５に
接続されている。
に示す。第３図に於いて、一導電型半導体基板１の主表
面に形成された絶縁層上に設けられた第１の導電層２は
それを覆うシリコン酸化膜等の層間絶縁膜３に開口され
たコンタクトホール４を介してタングステンシリサイド
等の高融点金属シリサイド層よりなる第２の導電層５に
接続されている。
上述した従来のコンタクト部の構造は高融点金属シリ
サイド（以下、シリサイドと略記する）より成る第２の
導電層が通常スパッタ法により被着されるため、このコ
ンタクト部の側壁でのカバレッジが悪いという特徴をも
つ。すなわち、コンタクトホールの寸法によるものが一
般にコンタクト部の側壁部での導電層の被着率は平坦部
に比べ20〜40％と極端に小さくなる。一方、このシリサ
イド層の組成は下地との密着性を向上させるため、シリ
コンリッチとなっている。従って第２導電層の配線パタ
ーニング工程後に第２導電層に注入された不純物を拡散
するための高温窒素雰囲気のみのアニールでは第２導電
層のシリコンが過剰であるため、導電層としてのシート
抵抗が十分低下しないという問題がある。そこでシリサ
イド層中のシリコンと酸素とを結合させることにより、
不純物の拡散を推進できる酸化雰囲気での処理を行う
と、前述のカバレッジの悪いコンタクトの側壁部でシリ
コン酸化物の形成、いわゆる酸化くわれによりシリサイ
ド層が断線してしまうという欠点がある。そのため必要
以上にシリサイド層を厚く被着したり、シリサイド被着
後は、窒素雰囲気のみで熱処理を行う等の対策がとられ
てきた。しかるにコンタクトサイズの縮小、コンタクト
ホールのアスペクト比の悪化によりコンタクト部のシリ
サイドのカバレッジはますます悪くなり、集積回路装置
の微細化に伴い致命的な欠点となる。
サイド（以下、シリサイドと略記する）より成る第２の
導電層が通常スパッタ法により被着されるため、このコ
ンタクト部の側壁でのカバレッジが悪いという特徴をも
つ。すなわち、コンタクトホールの寸法によるものが一
般にコンタクト部の側壁部での導電層の被着率は平坦部
に比べ20〜40％と極端に小さくなる。一方、このシリサ
イド層の組成は下地との密着性を向上させるため、シリ
コンリッチとなっている。従って第２導電層の配線パタ
ーニング工程後に第２導電層に注入された不純物を拡散
するための高温窒素雰囲気のみのアニールでは第２導電
層のシリコンが過剰であるため、導電層としてのシート
抵抗が十分低下しないという問題がある。そこでシリサ
イド層中のシリコンと酸素とを結合させることにより、
不純物の拡散を推進できる酸化雰囲気での処理を行う
と、前述のカバレッジの悪いコンタクトの側壁部でシリ
コン酸化物の形成、いわゆる酸化くわれによりシリサイ
ド層が断線してしまうという欠点がある。そのため必要
以上にシリサイド層を厚く被着したり、シリサイド被着
後は、窒素雰囲気のみで熱処理を行う等の対策がとられ
てきた。しかるにコンタクトサイズの縮小、コンタクト
ホールのアスペクト比の悪化によりコンタクト部のシリ
サイドのカバレッジはますます悪くなり、集積回路装置
の微細化に伴い致命的な欠点となる。
本発明の目的はシリサイドあるいはシリサイドを含む
多層構造の配線のコンタクト部における断線を防止し、
かつ配線の低抵抗化が十分図れる構造を有する半導体集
積回路装置の製造方法を提供するものである。
多層構造の配線のコンタクト部における断線を防止し、
かつ配線の低抵抗化が十分図れる構造を有する半導体集
積回路装置の製造方法を提供するものである。
本発明のコンタクト構造は一導電型半導体基板上に形
成された第１の導電層と、それを覆う層間絶縁膜と、そ
れに形成された第１の導電層に接続するコンタクトホー
ルと、そのコンタクトホールを覆うように形成されたシ
リサイドよりなる、又はシリサイドを含む多層構造の第
２の導電層と、その第２の導電層に接し少くとも前述の
コンタクトホール部の側壁に設けられた耐酸化性の膜を
有している。このような構成により本発明では、コンタ
クトホール部における第２の導電層の酸化が防止される
ため、第２の導電層形成後に施されるアニール工程で酸
化雰囲気中での処理が可能となり、第２の導電層の低抵
抗化を図ることができる。
成された第１の導電層と、それを覆う層間絶縁膜と、そ
れに形成された第１の導電層に接続するコンタクトホー
ルと、そのコンタクトホールを覆うように形成されたシ
リサイドよりなる、又はシリサイドを含む多層構造の第
２の導電層と、その第２の導電層に接し少くとも前述の
コンタクトホール部の側壁に設けられた耐酸化性の膜を
有している。このような構成により本発明では、コンタ
クトホール部における第２の導電層の酸化が防止される
ため、第２の導電層形成後に施されるアニール工程で酸
化雰囲気中での処理が可能となり、第２の導電層の低抵
抗化を図ることができる。
次に、本発明について図面を参照して説明する。第１
図は本発明の第１の実施例の縦断面図である。一導電型
半導体基板１の主表面に形成された第１の導電層２と、
それらを覆うように形成され上層の導電体層との絶縁を
行う層間絶縁膜３に第１の導電層２に接続するためのコ
ンタクトホール４を形成してある。このコンタクトホー
ル４を覆うようにスパッタ法で被着したタングステンシ
リサイドWSix（ｘ＝2.2〜3.0）をパターニングし、第２
の導電層５を形成する。この際コンタクト部の側壁部に
おけるWSixのカバレッジは約20〜40％と良好ではない。
さらにLP CVD法で約500Åのシリコン窒化膜を被着、パ
ターニングし、前述のコンタクト部近傍を覆うように耐
酸化性のたとえば絶縁膜６を形成する。本実施例では第
２の導電層５はシリサイドとしたが下層を多結晶シリコ
ン、上層をシリサイドで構成した２層構造（ポリイミド
構造）の多層構造でもよい。このような構成により第２
の導電層形成後に施されるアニール工程において、酸化
雰囲気中での処理を行なっても導電層の断線が防止さ
れ、信頼性の高い良好な半導体集積回路装置が得られ
る。
図は本発明の第１の実施例の縦断面図である。一導電型
半導体基板１の主表面に形成された第１の導電層２と、
それらを覆うように形成され上層の導電体層との絶縁を
行う層間絶縁膜３に第１の導電層２に接続するためのコ
ンタクトホール４を形成してある。このコンタクトホー
ル４を覆うようにスパッタ法で被着したタングステンシ
リサイドWSix（ｘ＝2.2〜3.0）をパターニングし、第２
の導電層５を形成する。この際コンタクト部の側壁部に
おけるWSixのカバレッジは約20〜40％と良好ではない。
さらにLP CVD法で約500Åのシリコン窒化膜を被着、パ
ターニングし、前述のコンタクト部近傍を覆うように耐
酸化性のたとえば絶縁膜６を形成する。本実施例では第
２の導電層５はシリサイドとしたが下層を多結晶シリコ
ン、上層をシリサイドで構成した２層構造（ポリイミド
構造）の多層構造でもよい。このような構成により第２
の導電層形成後に施されるアニール工程において、酸化
雰囲気中での処理を行なっても導電層の断線が防止さ
れ、信頼性の高い良好な半導体集積回路装置が得られ
る。
第２図は本発明の第２の実施例の縦断面図である。前
述の第１の実施例は、耐酸化性の絶縁膜６を形成する
際、コンタクト部近傍を覆うようにしたためパターニン
グのためのリソグラフィー工程が必要であった。この実
施例ではLP CVD法で、約500Åのシリコン窒化膜被着
後、異方性のリアクティブエッチングを行い、コンタク
ト内の側壁部等、垂直側面部に耐酸化性の絶縁膜６を形
成することにより、エッチング工程を簡略化している。
なお、第２の導電層はシリサイド又はそれを含む多層構
造でもよいことは前述と同じである。
述の第１の実施例は、耐酸化性の絶縁膜６を形成する
際、コンタクト部近傍を覆うようにしたためパターニン
グのためのリソグラフィー工程が必要であった。この実
施例ではLP CVD法で、約500Åのシリコン窒化膜被着
後、異方性のリアクティブエッチングを行い、コンタク
ト内の側壁部等、垂直側面部に耐酸化性の絶縁膜６を形
成することにより、エッチング工程を簡略化している。
なお、第２の導電層はシリサイド又はそれを含む多層構
造でもよいことは前述と同じである。
以上説明したように本発明は、コンタクト部を覆うよ
うに形成されたシリサイドよりなる第２の導電層に接
し、少なくともコンタクト部の側壁に耐酸化性の絶縁膜
を設けることにより、このコンタクト部でのシリサイド
層の断線を起こすことなく酸化をすることができ、シリ
サイド層の本来の目的である低抵抗化が実現できる効果
がある。従って、導電層自身の膜厚の薄膜化を計ること
が可能となり、微細化・高集積化を進める際有利とな
る。
うに形成されたシリサイドよりなる第２の導電層に接
し、少なくともコンタクト部の側壁に耐酸化性の絶縁膜
を設けることにより、このコンタクト部でのシリサイド
層の断線を起こすことなく酸化をすることができ、シリ
サイド層の本来の目的である低抵抗化が実現できる効果
がある。従って、導電層自身の膜厚の薄膜化を計ること
が可能となり、微細化・高集積化を進める際有利とな
る。
第１図は本発明の第１の実施例の縦断面図、第２図は第
２の実施例の縦断面図、第３図は従来例の縦断面図を示
す。 １……一導電型半導体基板、２……第１の導電層、３…
…層間絶縁膜、４……コンタクトホール、５……シリサ
イドよりなる第２の導電層、６……耐酸化性の絶縁膜。
２の実施例の縦断面図、第３図は従来例の縦断面図を示
す。 １……一導電型半導体基板、２……第１の導電層、３…
…層間絶縁膜、４……コンタクトホール、５……シリサ
イドよりなる第２の導電層、６……耐酸化性の絶縁膜。
Claims (1)
- 【請求項１】半導体基板上に導電層を形成する工程と、
前記半導体基板および前記導電層上に層間絶縁膜を形成
する工程と、前記層間絶縁膜に前記導電層が露出するコ
ンタクト孔を形成する工程と、前記コンタクト孔を含む
全面に高融点金属シリサイド層を形成しパターニングす
ることにより前記導電層と電気的に接続した配線層を形
成する工程と、全面に耐酸化性膜を形成する工程と、前
記耐酸化性膜をパターニングして少なくとも前記コンタ
クト孔内に形成された前記配線層の側壁部に耐酸化性膜
を残す工程とを有することを特徴とする半導体集積回路
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1019110A JP2797367B2 (ja) | 1989-01-27 | 1989-01-27 | 半導体集積回路装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1019110A JP2797367B2 (ja) | 1989-01-27 | 1989-01-27 | 半導体集積回路装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02199852A JPH02199852A (ja) | 1990-08-08 |
| JP2797367B2 true JP2797367B2 (ja) | 1998-09-17 |
Family
ID=11990342
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1019110A Expired - Fee Related JP2797367B2 (ja) | 1989-01-27 | 1989-01-27 | 半導体集積回路装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2797367B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62154755A (ja) * | 1985-12-27 | 1987-07-09 | Hitachi Ltd | 半導体装置の電極 |
| JPH0834195B2 (ja) * | 1987-01-20 | 1996-03-29 | 富士通株式会社 | 半導体装置の製造方法 |
-
1989
- 1989-01-27 JP JP1019110A patent/JP2797367B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02199852A (ja) | 1990-08-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6173370A (ja) | 半導体装置及びその製造方法 | |
| US5266519A (en) | Method for forming a metal conductor in semiconductor device | |
| JP3104534B2 (ja) | 半導体装置とその製法 | |
| US20030020165A1 (en) | Semiconductor device, and method for manufacturing the same | |
| JPH06244185A (ja) | 配線構造とその製法 | |
| JP2797367B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPS63211672A (ja) | 半導体集積回路装置 | |
| JPH0283978A (ja) | 半導体装置 | |
| JPH05166753A (ja) | サブミクロンコンタクト用バリア金属プロセス | |
| JP3339901B2 (ja) | 多層配線構造の半導体装置及びその製造方法 | |
| JP3189399B2 (ja) | 半導体装置の製造方法 | |
| JPH10125676A (ja) | アルミニウム配線の作製方法 | |
| JP2950620B2 (ja) | 半導体装置 | |
| JPS6347952A (ja) | 半導体装置 | |
| JPH11168208A (ja) | 半導体装置及びその製造方法 | |
| JP2961544B2 (ja) | 半導体集積回路装置 | |
| JPH03276763A (ja) | 半導体装置 | |
| JPH06236931A (ja) | 配線構造及びその製造方法 | |
| JPH03154332A (ja) | 半導体装置の製造方法 | |
| JPH04286324A (ja) | 低抵抗コンタクト製造方法 | |
| JPH01291450A (ja) | 半導体装置 | |
| JPH06104428A (ja) | 半導体装置及びその製造方法 | |
| JPH08191102A (ja) | 半導体装置およびその製造方法 | |
| KR20000004358A (ko) | 반도체 소자의 배선 구조 | |
| JPH03173432A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |