JPH10125676A - アルミニウム配線の作製方法 - Google Patents
アルミニウム配線の作製方法Info
- Publication number
- JPH10125676A JPH10125676A JP27256696A JP27256696A JPH10125676A JP H10125676 A JPH10125676 A JP H10125676A JP 27256696 A JP27256696 A JP 27256696A JP 27256696 A JP27256696 A JP 27256696A JP H10125676 A JPH10125676 A JP H10125676A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- alloy
- wiring
- forming
- laminated structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 Ａｌ配線の抵抗上昇を抑制することができ、
かつエレクトロマイグレーション耐性を高めることが可
能なＡｌ配線の作製方法を提供する。 【解決手段】 絶縁性表面を有する基板１の該絶縁性表
面上に、Ａｌと高融点Ｔｉ金属またはＡｌと遷移金属と
の第１の合金からなる第１の層３，５、及びＡｌもしく
はＡｌを主成分とする合金からなる第２の層４を含む積
層構造を形成する。積層構造を加熱し、第１の層３，５
と第２の層４との少なくとも界面近傍において第１の層
と第２の層との間で合金反応を起こし、第１の合金より
も熱的に安定な第２の合金からなる第３の層６，７を形
成する。
かつエレクトロマイグレーション耐性を高めることが可
能なＡｌ配線の作製方法を提供する。 【解決手段】 絶縁性表面を有する基板１の該絶縁性表
面上に、Ａｌと高融点Ｔｉ金属またはＡｌと遷移金属と
の第１の合金からなる第１の層３，５、及びＡｌもしく
はＡｌを主成分とする合金からなる第２の層４を含む積
層構造を形成する。積層構造を加熱し、第１の層３，５
と第２の層４との少なくとも界面近傍において第１の層
と第２の層との間で合金反応を起こし、第１の合金より
も熱的に安定な第２の合金からなる第３の層６，７を形
成する。
Description
【０００１】
【発明の属する技術分野】本発明は、Ａｌ配線の作製方
法に関し、特に半導体集積回路装置の多層配線に利用さ
れるＡｌ配線の作製方法に関する。
法に関し、特に半導体集積回路装置の多層配線に利用さ
れるＡｌ配線の作製方法に関する。
【０００２】近年、半導体集積回路装置の集積度はます
ます高くなり、配線の幅は１μｍ以下になりつつある。
配線幅が１μｍ以下になると、エレクトロマイグレーシ
ョン及びストレスマイグレーション現象による配線の断
線等の故障が発生しやすくなる。このため、断線等の発
生しにくい配線構造が求められている。
ます高くなり、配線の幅は１μｍ以下になりつつある。
配線幅が１μｍ以下になると、エレクトロマイグレーシ
ョン及びストレスマイグレーション現象による配線の断
線等の故障が発生しやすくなる。このため、断線等の発
生しにくい配線構造が求められている。
【０００３】
【従来の技術】Ａｌ配線層をＴｉ層で挟み込み、この積
層構造をさらにＴｉＮ層で挟み込むことにより、Ａｌ配
線のエレクトロマイグレーション耐性が向上することが
知られている。
層構造をさらにＴｉＮ層で挟み込むことにより、Ａｌ配
線のエレクトロマイグレーション耐性が向上することが
知られている。
【０００４】
【発明が解決しようとする課題】ＴｉＮ／Ｔｉ／Ａｌ／
Ｔｉ／ＴｉＮ積層構造を形成した後、または形成する時
に、Ｔｉ層とＡｌ層が反応し、Ｔｉ層とＡｌ層との界面
にＡｌ3 Ｔｉ層が形成されてしまう。このため、Ａｌ層
が薄くなり、配線の抵抗が大きくなってしまう。
Ｔｉ／ＴｉＮ積層構造を形成した後、または形成する時
に、Ｔｉ層とＡｌ層が反応し、Ｔｉ層とＡｌ層との界面
にＡｌ3 Ｔｉ層が形成されてしまう。このため、Ａｌ層
が薄くなり、配線の抵抗が大きくなってしまう。
【０００５】また、Ｔｉ／Ａｌ／Ｔｉ積層構造を形成し
たのち、基板を３００〜５００℃程度に加熱して積極的
にＴｉ層とＡｌ層とを反応させ、Ａｌ3 Ｔｉ／Ａｌ／Ａ
ｌ3Ｔｉ積層構造を形成する方法も提案されている。こ
の場合も、ＴｉとＡｌとの合金反応によりＡｌ層が薄く
なってしまう。
たのち、基板を３００〜５００℃程度に加熱して積極的
にＴｉ層とＡｌ層とを反応させ、Ａｌ3 Ｔｉ／Ａｌ／Ａ
ｌ3Ｔｉ積層構造を形成する方法も提案されている。こ
の場合も、ＴｉとＡｌとの合金反応によりＡｌ層が薄く
なってしまう。
【０００６】本発明の目的は、Ａｌ配線の抵抗上昇を抑
制することができ、かつエレクトロマイグレーション耐
性を高めることが可能なＡｌ配線の作製方法を提供する
ことである。
制することができ、かつエレクトロマイグレーション耐
性を高めることが可能なＡｌ配線の作製方法を提供する
ことである。
【０００７】
【課題を解決するための手段】本発明の一観点による
と、絶縁性表面を有する基板の該絶縁性表面上に、Ａｌ
と高融点金属またはＡｌと遷移金属との第１の合金から
なる第１の層、及びＡｌもしくはＡｌを主成分とする合
金からなる第２の層を含む積層構造を形成する工程と、
前記積層構造を加熱し、前記第１の層と第２の層との少
なくとも界面近傍において前記第１の層と第２の層との
間で合金反応を起こし、前記第１の合金よりも熱的に安
定な第２の合金からなる第３の層を形成する熱処理工程
とを有するＡｌ配線の作製方法が提供される。
と、絶縁性表面を有する基板の該絶縁性表面上に、Ａｌ
と高融点金属またはＡｌと遷移金属との第１の合金から
なる第１の層、及びＡｌもしくはＡｌを主成分とする合
金からなる第２の層を含む積層構造を形成する工程と、
前記積層構造を加熱し、前記第１の層と第２の層との少
なくとも界面近傍において前記第１の層と第２の層との
間で合金反応を起こし、前記第１の合金よりも熱的に安
定な第２の合金からなる第３の層を形成する熱処理工程
とを有するＡｌ配線の作製方法が提供される。
【０００８】合金反応により第２の層内のＡｌが消費さ
れる量は、Ａｌ層と純粋な高融点金属層等とを接触させ
て熱処理した場合に比べて少ない。このため、熱処理に
よる第２の層の膜厚の減少量を少なくすることができ
る。比較的厚い第２の層を残すことができるため、配線
抵抗の増加を抑制することができる。
れる量は、Ａｌ層と純粋な高融点金属層等とを接触させ
て熱処理した場合に比べて少ない。このため、熱処理に
よる第２の層の膜厚の減少量を少なくすることができ
る。比較的厚い第２の層を残すことができるため、配線
抵抗の増加を抑制することができる。
【０００９】
【発明の実施の形態】図１を参照して、本発明の実施例
によるＡｌ配線の作製方法について説明する。
によるＡｌ配線の作製方法について説明する。
【００１０】図１（Ａ）に示すように、シリコン基板１
の表面上にＳｉＯ2 膜２が形成されている。ＳｉＯ2 膜
２の上に、厚さ約５０ｎｍのＡｌＴｉ層３、厚さ約５０
０ｎｍのＡｌ合金層４、及び厚さ約５０ｎｍのＡｌＴｉ
層５をこの順番に堆積する。ＡｌＴｉ層３及び５の堆積
は、ＡｌとＴｉの組成比が１：１の合金ターゲットを用
いたスパッタリングにより行う。Ａｌ合金層４の堆積
は、Ｃｕを０．５重量％含んだＡｌ−Ｃｕ合金ターゲッ
トを用いたスパッタリングにより行う。
の表面上にＳｉＯ2 膜２が形成されている。ＳｉＯ2 膜
２の上に、厚さ約５０ｎｍのＡｌＴｉ層３、厚さ約５０
０ｎｍのＡｌ合金層４、及び厚さ約５０ｎｍのＡｌＴｉ
層５をこの順番に堆積する。ＡｌＴｉ層３及び５の堆積
は、ＡｌとＴｉの組成比が１：１の合金ターゲットを用
いたスパッタリングにより行う。Ａｌ合金層４の堆積
は、Ｃｕを０．５重量％含んだＡｌ−Ｃｕ合金ターゲッ
トを用いたスパッタリングにより行う。
【００１１】図１（Ｂ）において、圧力を０．１気圧以
下としたＮ2 雰囲気中で、温度を３００〜５００℃と
し、約３０〜６０分間の熱処理を行う。ＡｌＴｉ層３と
Ａｌ合金層４の下層部分、及びＡｌＴｉ層５の下層部分
とＡｌ合金層４の上層部分がそれぞれ反応してＡｌ3 Ｔ
ｉ層６及び７が形成される。ＡｌＴｉ層５の上層部分は
Ｎ2 と反応し、ＴｉＮ膜８が形成される。熱処理前のＡ
ｌＴｉ層３は、その全厚さ部分においてＡｌ3 Ｔｉ層６
になり、ＡｌＴｉ層５は、その全厚さ部分において、Ａ
ｌ3 Ｔｉ層７とＴｉＮ層８になる。
下としたＮ2 雰囲気中で、温度を３００〜５００℃と
し、約３０〜６０分間の熱処理を行う。ＡｌＴｉ層３と
Ａｌ合金層４の下層部分、及びＡｌＴｉ層５の下層部分
とＡｌ合金層４の上層部分がそれぞれ反応してＡｌ3 Ｔ
ｉ層６及び７が形成される。ＡｌＴｉ層５の上層部分は
Ｎ2 と反応し、ＴｉＮ膜８が形成される。熱処理前のＡ
ｌＴｉ層３は、その全厚さ部分においてＡｌ3 Ｔｉ層６
になり、ＡｌＴｉ層５は、その全厚さ部分において、Ａ
ｌ3 Ｔｉ層７とＴｉＮ層８になる。
【００１２】反応開始原料をＡｌＴｉとＮ2 とし、シミ
ュレーションによって生成物質を求めたところ、圧力が
０．１気圧以下の場合にはＴｉＮが生成し、ＡｌＮはほ
とんど生成しないことがわかった。圧力を０．１気圧よ
りも高くすると、ＴｉＮのみならずＡｌＮも生成する。
ＡｌＮは絶縁体であるので、ＡｌＮが形成されることは
好ましくない。従って、図１（Ｂ）の熱処理工程におけ
る圧力を０．１気圧以下にすることが好ましい。
ュレーションによって生成物質を求めたところ、圧力が
０．１気圧以下の場合にはＴｉＮが生成し、ＡｌＮはほ
とんど生成しないことがわかった。圧力を０．１気圧よ
りも高くすると、ＴｉＮのみならずＡｌＮも生成する。
ＡｌＮは絶縁体であるので、ＡｌＮが形成されることは
好ましくない。従って、図１（Ｂ）の熱処理工程におけ
る圧力を０．１気圧以下にすることが好ましい。
【００１３】図１（Ｃ）に示すように、Ａｌ3 Ｔｉ層６
からＴｉＮ層８までの積層構造をパターニングする。下
層から順番にＡｌ3 Ｔｉ層、Ａｌ−Ｃｕ合金層、Ａｌ3
Ｔｉ層、及びＴｉＮ層が積層された配線９が形成され
る。各層のエッチングは、例えば、ＢＣｌ3 ＋Ｃｌ2 混
合ガスを用いたドライエッチングにより行う。
からＴｉＮ層８までの積層構造をパターニングする。下
層から順番にＡｌ3 Ｔｉ層、Ａｌ−Ｃｕ合金層、Ａｌ3
Ｔｉ層、及びＴｉＮ層が積層された配線９が形成され
る。各層のエッチングは、例えば、ＢＣｌ3 ＋Ｃｌ2 混
合ガスを用いたドライエッチングにより行う。
【００１４】図１（Ｄ）に示すように、配線９を覆う層
間絶縁膜１０を基板全面に形成する。
間絶縁膜１０を基板全面に形成する。
【００１５】上記実施例では、図１（Ｂ）に示す熱処理
工程前にＡｌ合金層４の上下にＡｌＴｉ層３と５が接し
ている。この積層構造を熱処理すると、
工程前にＡｌ合金層４の上下にＡｌＴｉ層３と５が接し
ている。この積層構造を熱処理すると、
【００１６】
【化１】 ２Ａｌ ＋ ＡｌＴｉ → Ａｌ3 Ｔｉ …（１） の反応により、Ａｌ3 Ｔｉ層が形成される。これに対
し、Ａｌ合金層にＴｉ層を接触させて熱処理すると、
し、Ａｌ合金層にＴｉ層を接触させて熱処理すると、
【００１７】
【化２】 ３Ａｌ ＋ Ｔｉ → Ａｌ3 Ｔｉ …（２） の反応によりＡｌ3 Ｔｉが形成される。反応（１）は、
反応（２）に比べてＡｌの消費量が少ない。従って、図
１（Ｂ）のＡｌ合金層４の膜厚の減少量を少なくするこ
とができる。Ａｌ3 Ｔｉの抵抗率は、Ａｌの抵抗率の１
０倍以上であるため、Ａｌ合金層の膜厚が減少すると配
線抵抗が上昇してしまう。上記実施例では、Ａｌ合金層
の膜厚の減少量が少なくなるため、配線抵抗の増加を抑
制することができる。また、図１（Ｄ）に示すように、
配線９のＡｌ合金層がＡｌ3 Ｔｉ層で挟まれているた
め、高いエレクトロマイグレーション耐性を得ることが
できる。
反応（２）に比べてＡｌの消費量が少ない。従って、図
１（Ｂ）のＡｌ合金層４の膜厚の減少量を少なくするこ
とができる。Ａｌ3 Ｔｉの抵抗率は、Ａｌの抵抗率の１
０倍以上であるため、Ａｌ合金層の膜厚が減少すると配
線抵抗が上昇してしまう。上記実施例では、Ａｌ合金層
の膜厚の減少量が少なくなるため、配線抵抗の増加を抑
制することができる。また、図１（Ｄ）に示すように、
配線９のＡｌ合金層がＡｌ3 Ｔｉ層で挟まれているた
め、高いエレクトロマイグレーション耐性を得ることが
できる。
【００１８】上記実施例では、ＳｉＯ2 膜２の上にＡｌ
Ｔｉ層３を直接堆積する場合を説明したが、ＳｉＯ2 膜
２とＡｌＴｉ層３との間にＴｉＮ層を形成してもよい。
Ｔｉ層３を直接堆積する場合を説明したが、ＳｉＯ2 膜
２とＡｌＴｉ層３との間にＴｉＮ層を形成してもよい。
【００１９】次に、図２を参照して、他の実施例による
Ａｌ配線の作製方法について説明する。
Ａｌ配線の作製方法について説明する。
【００２０】図２（Ａ）に示すように、シリコン基板２
１の表面上にＳｉＯ2 膜２２が形成されている。ＳｉＯ
2 膜２２の表面上に、厚さ約５０ｎｍのＡｌＴｉ層２３
と厚さ約５００ｎｍのＡｌ合金層２４からなる２層構造
のパターンを形成する。なお、Ａｌ合金層２４の上にＡ
ｌＴｉ層を形成して３層構造としてもよい。このパター
ンを覆うように、基板全面に厚さ約５０ｎｍのＡｌＴｉ
層２５を形成する。ＡｌＴｉ層２３と２５、及びＡｌ合
金層２４は、それぞれ図１（Ａ）の工程で説明した方法
と同様の方法で形成する。また、ＡｌＴｉ層２３とＡｌ
合金層２４のパターニングは、図１（Ｃ）の工程と同様
の方法で行う。
１の表面上にＳｉＯ2 膜２２が形成されている。ＳｉＯ
2 膜２２の表面上に、厚さ約５０ｎｍのＡｌＴｉ層２３
と厚さ約５００ｎｍのＡｌ合金層２４からなる２層構造
のパターンを形成する。なお、Ａｌ合金層２４の上にＡ
ｌＴｉ層を形成して３層構造としてもよい。このパター
ンを覆うように、基板全面に厚さ約５０ｎｍのＡｌＴｉ
層２５を形成する。ＡｌＴｉ層２３と２５、及びＡｌ合
金層２４は、それぞれ図１（Ａ）の工程で説明した方法
と同様の方法で形成する。また、ＡｌＴｉ層２３とＡｌ
合金層２４のパターニングは、図１（Ｃ）の工程と同様
の方法で行う。
【００２１】図２（Ｂ）において、図１（Ｂ）の工程と
同様の熱処理を行う。ＡｌＴｉ層２３がＡｌ合金層２４
の下層部分と反応してＡｌ3 Ｔｉ層２６に変わる。Ａｌ
合金層２４の上面及び側面の上に堆積したＡｌＴｉ層２
５がＡｌ合金層２４の表面部分と反応してＡｌ3 Ｔｉ層
２７に変わる。ＡｌＴｉ層２５の表面部分は、Ｎ2 と反
応してＴｉＮ層２８に変わる。ＳｉＯ2 膜２２の上に直
接堆積したＡｌＴｉ層２５の下層部分はそのまま残る。
同様の熱処理を行う。ＡｌＴｉ層２３がＡｌ合金層２４
の下層部分と反応してＡｌ3 Ｔｉ層２６に変わる。Ａｌ
合金層２４の上面及び側面の上に堆積したＡｌＴｉ層２
５がＡｌ合金層２４の表面部分と反応してＡｌ3 Ｔｉ層
２７に変わる。ＡｌＴｉ層２５の表面部分は、Ｎ2 と反
応してＴｉＮ層２８に変わる。ＳｉＯ2 膜２２の上に直
接堆積したＡｌＴｉ層２５の下層部分はそのまま残る。
【００２２】図２（Ｃ）に示すように、ＳｉＯ2 膜２２
の上に直接堆積したＡｌＴｉ層２５及びその上にＴｉＮ
層２８を除去する。基板全面に層間絶縁膜２９を形成
し、配線を覆う。
の上に直接堆積したＡｌＴｉ層２５及びその上にＴｉＮ
層２８を除去する。基板全面に層間絶縁膜２９を形成
し、配線を覆う。
【００２３】図２（Ｃ）に示す実施例では、Ａｌ合金層
２４の上下のみならず、側面もＡｌ 3 Ｔｉ層２７で覆わ
れている。配線の微細化が進み、配線の厚さと幅が同等
になってきた場合には、このように配線の側面をもＡｌ
3 Ｔｉ層で覆うことが好ましい。
２４の上下のみならず、側面もＡｌ 3 Ｔｉ層２７で覆わ
れている。配線の微細化が進み、配線の厚さと幅が同等
になってきた場合には、このように配線の側面をもＡｌ
3 Ｔｉ層で覆うことが好ましい。
【００２４】上記実施例では、Ａｌ合金層をＡｌＴｉ層
で挟んで熱処理する場合を説明したが、ＡｌＴｉ層の代
わりに、Ｔｉ以外の高融点金属もしくは遷移金属であっ
てＡｌと合金反応するものとＡｌとの合金からなる層を
用いてもよい。例えば、Ｃｒ、Ｔａ、Ｈｆ、Ｃｏ等を用
いてもよい。
で挟んで熱処理する場合を説明したが、ＡｌＴｉ層の代
わりに、Ｔｉ以外の高融点金属もしくは遷移金属であっ
てＡｌと合金反応するものとＡｌとの合金からなる層を
用いてもよい。例えば、Ｃｒ、Ｔａ、Ｈｆ、Ｃｏ等を用
いてもよい。
【００２５】また、上記実施例では、Ｃｕを含むＡｌ合
金層を形成する場合を説明したが、Ａｌ−Ｓｉ−Ｃｕ合
金等、その他のＡｌ合金層を形成してもよい。また、上
記実施例では、Ａｌ合金層をその上下からＡｌ3 Ｔｉ層
で挟む場合を説明したが、Ａｌ合金層の上下のいずれか
一方の面にＡｌ3 Ｔｉ層が接するようにしてもよい。
金層を形成する場合を説明したが、Ａｌ−Ｓｉ−Ｃｕ合
金等、その他のＡｌ合金層を形成してもよい。また、上
記実施例では、Ａｌ合金層をその上下からＡｌ3 Ｔｉ層
で挟む場合を説明したが、Ａｌ合金層の上下のいずれか
一方の面にＡｌ3 Ｔｉ層が接するようにしてもよい。
【００２６】図３は、上記実施例による配線の作製方法
により作製したＣＭＯＳ装置の一例を示す。ｐ型シリコ
ン基板３１の表面にｎ型ウェル４０とｐ型ウェル５０が
形成されている。シリコン基板３１の表面に形成された
フィールド酸化膜３２によって、ｎ型ウェル４０及びｐ
型ウェル５０の表面に活性領域が画定されている。
により作製したＣＭＯＳ装置の一例を示す。ｐ型シリコ
ン基板３１の表面にｎ型ウェル４０とｐ型ウェル５０が
形成されている。シリコン基板３１の表面に形成された
フィールド酸化膜３２によって、ｎ型ウェル４０及びｐ
型ウェル５０の表面に活性領域が画定されている。
【００２７】ｎ型ウェル４０の表面層及び表面上に、ソ
ース領域４１Ｓ、ドレイン領域４１Ｄ、ゲート絶縁膜４
１Ｉ、ゲート電極４１ＧからなるｐチャネルＭＯＳトラ
ンジスタが形成されている。ｐ型ウェル５０の表面層及
び表面上に、ソース領域５１Ｓ、ドレイン領域５１Ｄ、
ゲート絶縁膜５１Ｉ、ゲート電極５１Ｇからなるｎチャ
ネルＭＯＳトランジスタが形成されている。ゲート電極
４１Ｇ及び５１Ｇは、ポリシリコン層とタングステンシ
リサイド（ＷＳｉ）層との２層構造を有する。
ース領域４１Ｓ、ドレイン領域４１Ｄ、ゲート絶縁膜４
１Ｉ、ゲート電極４１ＧからなるｐチャネルＭＯＳトラ
ンジスタが形成されている。ｐ型ウェル５０の表面層及
び表面上に、ソース領域５１Ｓ、ドレイン領域５１Ｄ、
ゲート絶縁膜５１Ｉ、ゲート電極５１Ｇからなるｎチャ
ネルＭＯＳトランジスタが形成されている。ゲート電極
４１Ｇ及び５１Ｇは、ポリシリコン層とタングステンシ
リサイド（ＷＳｉ）層との２層構造を有する。
【００２８】図３の右端のフィールド酸化膜３２の表面
上に、ゲート電極４１Ｇ及び５１Ｇと同様の層構造を有
するローカル配線６０が形成されている。ゲート電極４
１Ｇ、５１Ｇ及びローカル配線６０の側壁上には、それ
ぞれサイドウォール絶縁物が形成されている。サイドウ
ォール絶縁物は、低濃度ドレイン（ＬＤＤ）構造のドレ
イン領域を形成するときのイオン注入用マスクとして使
用される。
上に、ゲート電極４１Ｇ及び５１Ｇと同様の層構造を有
するローカル配線６０が形成されている。ゲート電極４
１Ｇ、５１Ｇ及びローカル配線６０の側壁上には、それ
ぞれサイドウォール絶縁物が形成されている。サイドウ
ォール絶縁物は、低濃度ドレイン（ＬＤＤ）構造のドレ
イン領域を形成するときのイオン注入用マスクとして使
用される。
【００２９】シリコン基板３１の表面上に形成されたＭ
ＯＳトランジスタ、フィールド酸化膜３２、及びローカ
ル配線６０を覆うように、ＣＶＤによりＳｉＯ2 からな
る厚さ約０．１μｍの絶縁層７０が形成されている。絶
縁層７０の表面上に、原料ガスとしてＴＥＯＳと酸素を
用いたプラズマ励起型化学気相堆積（ＰＥ−ＣＶＤ）に
より、厚さ約０．８μｍのＴＥＯＳ酸化膜７１が形成さ
れている。
ＯＳトランジスタ、フィールド酸化膜３２、及びローカ
ル配線６０を覆うように、ＣＶＤによりＳｉＯ2 からな
る厚さ約０．１μｍの絶縁層７０が形成されている。絶
縁層７０の表面上に、原料ガスとしてＴＥＯＳと酸素を
用いたプラズマ励起型化学気相堆積（ＰＥ−ＣＶＤ）に
より、厚さ約０．８μｍのＴＥＯＳ酸化膜７１が形成さ
れている。
【００３０】ＴＥＯＳ酸化膜は成長時に下地表面上を流
動しやすいため、ＴＥＯＳ酸化膜７１の表面の凹凸が下
地表面の凹凸よりも緩和される。
動しやすいため、ＴＥＯＳ酸化膜７１の表面の凹凸が下
地表面の凹凸よりも緩和される。
【００３１】ＴＥＯＳ酸化膜７１及び絶縁層７０を貫通
し、ソース領域４１Ｓ、ドレイン領域５１Ｄ及びローカ
ル配線６０の一部表面をそれぞれ露出させるコンタクト
ホール７５、７６及び７７が形成されている。
し、ソース領域４１Ｓ、ドレイン領域５１Ｄ及びローカ
ル配線６０の一部表面をそれぞれ露出させるコンタクト
ホール７５、７６及び７７が形成されている。
【００３２】ＴＥＯＳ酸化膜７１の上に、図１もしくは
図２に示す実施例による方法で配線７８及び７９が形成
されている。ソース領域４１Ｓが配線７８に接続され、
ドレイン領域５１Ｄが配線７９を介してローカル配線６
０に接続されている。上記実施例による方法で配線７８
及び７９を形成することにより、低抵抗かつエレクトロ
マイグレーション耐性の優れた配線を形成することがで
きる。
図２に示す実施例による方法で配線７８及び７９が形成
されている。ソース領域４１Ｓが配線７８に接続され、
ドレイン領域５１Ｄが配線７９を介してローカル配線６
０に接続されている。上記実施例による方法で配線７８
及び７９を形成することにより、低抵抗かつエレクトロ
マイグレーション耐性の優れた配線を形成することがで
きる。
【００３３】以上実施例に沿って本発明を説明したが、
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
本発明はこれらに制限されるものではない。例えば、種
々の変更、改良、組み合わせ等が可能なことは当業者に
自明であろう。
【００３４】
【発明の効果】以上説明したように、本発明によれば、
Ａｌ合金層に接して高融点金属もしくは遷移金属とＡｌ
との合金層を配置して熱処理することにより、Ａｌ合金
層に高融点金属層もしくは遷移金属層を接触させて熱処
理する場合に比べて、Ａｌ合金層の膜厚の減少量を少な
くすることができる。このため、Ａｌ配線の抵抗の上昇
を抑制することが可能になる。
Ａｌ合金層に接して高融点金属もしくは遷移金属とＡｌ
との合金層を配置して熱処理することにより、Ａｌ合金
層に高融点金属層もしくは遷移金属層を接触させて熱処
理する場合に比べて、Ａｌ合金層の膜厚の減少量を少な
くすることができる。このため、Ａｌ配線の抵抗の上昇
を抑制することが可能になる。
【図１】本発明の実施例によるＡｌ配線の作製方法を説
明するための基板の断面図である。
明するための基板の断面図である。
【図２】本発明の他の実施例によるＡｌ配線の作製方法
を説明するための基板の断面図である。
を説明するための基板の断面図である。
【図３】本発明の実施例によるＡｌ配線の作製方法を用
いて作製したＣＭＯＳ装置の断面図である。
いて作製したＣＭＯＳ装置の断面図である。
１、２１ シリコン基板 ２、２２ ＳｉＯ2 膜 ３、５、２３、２５ ＡｌＴｉ層 ４、２４ Ａｌ合金層 ６、７、２６、２７ Ａｌ3 Ｔｉ層 ８、２８ ＴｉＮ層 ９ 配線 １０、２９ 層間絶縁膜
Claims (6)
- 【請求項１】 絶縁性表面を有する基板の該絶縁性表面
上に、Ａｌと高融点金属またはＡｌと遷移金属との第１
の合金からなる第１の層、及びＡｌもしくはＡｌを主成
分とする合金からなる第２の層を含む積層構造を形成す
る工程と、 前記積層構造を加熱し、前記第１の層と第２の層との少
なくとも界面近傍において前記第１の層と第２の層との
間で合金反応を起こし、前記第１の合金よりも熱的に安
定な第２の合金からなる第３の層を形成する熱処理工程
とを有するＡｌ配線の作製方法。 - 【請求項２】 前記積層構造を形成する工程が、前記第
１の合金からなる第４の層と前記第１の層とで前記第２
の層を挟んだ積層構造を形成し、 前記熱処理工程において、前記第２の層と第４の層との
少なくとも界面近傍において前記第２の層と第４の層と
の間で合金反応を起こし、前記第２の合金からなる第５
の層を形成する請求項１に記載のＡｌ配線の作製方法。 - 【請求項３】 前記積層構造を形成する工程の後に、さ
らに、 前記積層構造をパターニングする工程と、 パターニングされた前記積層構造を覆うように、基板上
に前記第１の合金からなる第６の層を形成する工程とを
含み、 前記熱処理工程が、前記第２の層と前記第６の層との少
なくとも界面近傍において、前記第２の層と第６の層と
の間で合金反応を起こし、前記第２の層の表面上に前記
第２の合金からなる第７の層を形成する工程を含む請求
項１または２に記載のＡｌ配線の作製方法。 - 【請求項４】 前記第１及び第２の合金が、ＡｌとＴｉ
との合金である請求項１〜３のいずれかに記載のＡｌ配
線の作製方法。 - 【請求項５】 前記第１の合金がＡｌＴｉであり、前記
第２の合金がＡｌ3Ｔｉである請求項４に記載のＡｌ配
線の作製方法。 - 【請求項６】 前記熱処理工程が、雰囲気圧力０．１気
圧以下、温度３００〜５００℃の条件で、窒素雰囲気中
で熱処理を行う請求項４または５に記載のＡｌ配線の作
製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27256696A JPH10125676A (ja) | 1996-10-15 | 1996-10-15 | アルミニウム配線の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27256696A JPH10125676A (ja) | 1996-10-15 | 1996-10-15 | アルミニウム配線の作製方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10125676A true JPH10125676A (ja) | 1998-05-15 |
Family
ID=17515699
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27256696A Withdrawn JPH10125676A (ja) | 1996-10-15 | 1996-10-15 | アルミニウム配線の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10125676A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6346480B2 (en) | 1999-02-25 | 2002-02-12 | Nec Corporation | Method for forming aluminum interconnection |
| JP2010087068A (ja) * | 2008-09-30 | 2010-04-15 | Hitachi Ltd | 表示装置 |
| JP2013528947A (ja) * | 2010-05-25 | 2013-07-11 | マイクロン テクノロジー， インク． | 半導体構造用オーミック接触 |
| JP2014096448A (ja) * | 2012-11-08 | 2014-05-22 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
-
1996
- 1996-10-15 JP JP27256696A patent/JPH10125676A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6346480B2 (en) | 1999-02-25 | 2002-02-12 | Nec Corporation | Method for forming aluminum interconnection |
| US6448172B1 (en) | 1999-02-25 | 2002-09-10 | Nec Corporation | Manufacturing method of forming interconnection in semiconductor device |
| JP2010087068A (ja) * | 2008-09-30 | 2010-04-15 | Hitachi Ltd | 表示装置 |
| JP2013528947A (ja) * | 2010-05-25 | 2013-07-11 | マイクロン テクノロジー， インク． | 半導体構造用オーミック接触 |
| US9608185B2 (en) | 2010-05-25 | 2017-03-28 | Micron Technology | Ohmic contacts for semiconductor structures |
| US10446727B2 (en) | 2010-05-25 | 2019-10-15 | Micron Technology, Inc. | Ohmic contacts for semiconductor structures |
| US10998481B2 (en) | 2010-05-25 | 2021-05-04 | Micron Technology, Inc. | Ohmic contacts for semiconductor structures |
| JP2014096448A (ja) * | 2012-11-08 | 2014-05-22 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4716131A (en) | Method of manufacturing semiconductor device having polycrystalline silicon layer with metal silicide film | |
| JP3626773B2 (ja) | 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法 | |
| US4870033A (en) | Method of manufacturing a multilayer electrode containing silicide for a semiconductor device | |
| JPH10125676A (ja) | アルミニウム配線の作製方法 | |
| JP3992439B2 (ja) | 半導体装置の製造方法 | |
| JPH09312291A (ja) | 半導体装置及びその製造方法 | |
| JP3381690B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2930102B2 (ja) | 半導体装置用配線構造及びその製造方法 | |
| JPS6312152A (ja) | 半導体装置およびその製造方法 | |
| JP2918914B2 (ja) | 半導体装置及びその製造方法 | |
| JPH05121727A (ja) | 半導体装置及びその製造方法 | |
| JP2001351878A (ja) | 半導体装置用ＷＳｉ膜、ならびにそのＷＳｉ膜を用いた半導体装置 | |
| JPH11168208A (ja) | 半導体装置及びその製造方法 | |
| JPH09213942A (ja) | 半導体装置およびその製造方法 | |
| KR960011816B1 (ko) | 반도체소자의 캐패시터 및 그의 제조방법 | |
| JPH0379864B2 (ja) | ||
| JPH03149818A (ja) | 半導体装置およびその製造方法 | |
| JP2797367B2 (ja) | 半導体集積回路装置の製造方法 | |
| KR100465940B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| JP3238804B2 (ja) | 半導体装置の製造方法 | |
| JPS58155767A (ja) | Ｍｏｓ型半導体装置の製造方法 | |
| JPH01298758A (ja) | 半導体装置の製造方法 | |
| JPH06104428A (ja) | 半導体装置及びその製造方法 | |
| JPH08181139A (ja) | 半導体装置及びその製造方法 | |
| JPH0613605A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040106 |