JPH08181139A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH08181139A JPH08181139A JP32267594A JP32267594A JPH08181139A JP H08181139 A JPH08181139 A JP H08181139A JP 32267594 A JP32267594 A JP 32267594A JP 32267594 A JP32267594 A JP 32267594A JP H08181139 A JPH08181139 A JP H08181139A
- Authority
- JP
- Japan
- Prior art keywords
- alloy layer
- layer
- wiring
- semiconductor device
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】マイグレーション耐性が大きく、配線後の配線
平坦化等の熱処理の際のシリコン基板からのＳｉの流入
や抵抗の増加を防止した積層配線を有する半導体装置及
びその製造方法を提供する。 【構成】バリア層２３，２４上にＡｌ−Ｔｉ合金層２１
を設けその上のＡｌ−Ｓｉ−Ｃｕ合金層２２を設けた積
層配線２０をシリコン基板１０上に設ける。
平坦化等の熱処理の際のシリコン基板からのＳｉの流入
や抵抗の増加を防止した積層配線を有する半導体装置及
びその製造方法を提供する。 【構成】バリア層２３，２４上にＡｌ−Ｔｉ合金層２１
を設けその上のＡｌ−Ｓｉ−Ｃｕ合金層２２を設けた積
層配線２０をシリコン基板１０上に設ける。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置及びその製造
方法に係わり、特にＡｌ（アルミ）系の積層配線を有す
る半導体装置及びその製造方法に関する。
方法に係わり、特にＡｌ（アルミ）系の積層配線を有す
る半導体装置及びその製造方法に関する。
【０００２】
【従来の技術】半導体装置の高集積化により微細化され
た配線に発生するマイグレーション対策として、Ｔｉ層
の上にＡｌ−Ｃｕ−Ｔｉ合金層を積層した積層配線が用
いられていた。このような積層配線では、Ｔｉ層のＴｉ
とＡｌ−Ｃｕ−Ｔｉ合金層のＡｌとが配線形成後の熱処
理により反応してＡｌ−Ｔｉ合金層を形成するから、た
とえマイグレーションにより上層のＡｌ−Ｃｕ−Ｔｉ合
金層が断線してもＡｌ−Ｔｉ合金層により導通が保た
れ、半導体装置の断線不良を低減することができる。
た配線に発生するマイグレーション対策として、Ｔｉ層
の上にＡｌ−Ｃｕ−Ｔｉ合金層を積層した積層配線が用
いられていた。このような積層配線では、Ｔｉ層のＴｉ
とＡｌ−Ｃｕ−Ｔｉ合金層のＡｌとが配線形成後の熱処
理により反応してＡｌ−Ｔｉ合金層を形成するから、た
とえマイグレーションにより上層のＡｌ−Ｃｕ−Ｔｉ合
金層が断線してもＡｌ−Ｔｉ合金層により導通が保た
れ、半導体装置の断線不良を低減することができる。
【０００３】ところが上記積層配線構造では、Ａｌ−Ｔ
ｉ合金層を形成するために上層のＡｌ−Ｃｕ−Ｔｉ合金
層のＡｌを消費し上層の膜厚が減少するから熱処理後に
配線の電気抵抗が上昇してしまう。
ｉ合金層を形成するために上層のＡｌ−Ｃｕ−Ｔｉ合金
層のＡｌを消費し上層の膜厚が減少するから熱処理後に
配線の電気抵抗が上昇してしまう。
【０００４】この問題を解決するために特開平４−１７
３３８号公報では最初からＡｌ−Ｔｉ合金層上にＡｌ−
Ｃｕ−Ｔｉ合金層を積層した積層配線構造を提案してい
る。このようにすれば、下層のＡｌ−Ｔｉ合金層、例え
ばＴｉＡｌ3 層はＡｌに富む層であるから熱処理中に上
層のＡｌ−Ｃｕ−Ｔｉ合金層との反応を最少限に抑える
ことができ、このため配線の電気抵抗の上昇を防止する
ことができるからである。
３３８号公報では最初からＡｌ−Ｔｉ合金層上にＡｌ−
Ｃｕ−Ｔｉ合金層を積層した積層配線構造を提案してい
る。このようにすれば、下層のＡｌ−Ｔｉ合金層、例え
ばＴｉＡｌ3 層はＡｌに富む層であるから熱処理中に上
層のＡｌ−Ｃｕ−Ｔｉ合金層との反応を最少限に抑える
ことができ、このため配線の電気抵抗の上昇を防止する
ことができるからである。
【０００５】しかしながらこのような積層配線構造にお
いても、図３に示すように積層配線がシリコン基板の不
純物領域に接続する場合に問題を生じる。
いても、図３に示すように積層配線がシリコン基板の不
純物領域に接続する場合に問題を生じる。
【０００６】図３において、Ｐ型シリコン基板１０の主
面に設けられたフィールド絶縁膜１２に区画された素子
領域にＮ型ソースおよびドレイン領域１４，１５が形成
され、両領域間のチャネル領域上にゲート絶縁膜１６を
介してゲート電極１７が形成され、全体的に堆積された
層間絶縁膜１３にＮ型ソースおよびドレイン領域１４，
１５に達するコンタクト孔１８がそれぞれ形成され、コ
ンタクト孔１８を通して積層配線３０がＮ型ソースおよ
びドレイン領域１４，１５にそれぞれ接続して形成され
ている。
面に設けられたフィールド絶縁膜１２に区画された素子
領域にＮ型ソースおよびドレイン領域１４，１５が形成
され、両領域間のチャネル領域上にゲート絶縁膜１６を
介してゲート電極１７が形成され、全体的に堆積された
層間絶縁膜１３にＮ型ソースおよびドレイン領域１４，
１５に達するコンタクト孔１８がそれぞれ形成され、コ
ンタクト孔１８を通して積層配線３０がＮ型ソースおよ
びドレイン領域１４，１５にそれぞれ接続して形成され
ている。
【０００７】積層配線３０は、下からＴｉ層３３、Ｔｉ
Ｎ層３４、Ａｌ−Ｔｉ合金層３１およびＡｌ−Ｃｕ−Ｔ
ｉ合金層３２を順に積層してパターニングすることによ
りこれらの層から構成されている。
Ｎ層３４、Ａｌ−Ｔｉ合金層３１およびＡｌ−Ｃｕ−Ｔ
ｉ合金層３２を順に積層してパターニングすることによ
りこれらの層から構成されている。
【０００８】この従来技術では、図３のようにＴｉ層３
３およびＴｉＮ層３４をバリア層として用いた場合でも
熱処理によりＡｌとＳｉとが反応し、基板のＳｉがＡｌ
の方へ流れ込むという欠点がある。この結果アロイスパ
イクが生じ、リークの原因となるため好ましくない。
３およびＴｉＮ層３４をバリア層として用いた場合でも
熱処理によりＡｌとＳｉとが反応し、基板のＳｉがＡｌ
の方へ流れ込むという欠点がある。この結果アロイスパ
イクが生じ、リークの原因となるため好ましくない。
【０００９】別の系としてＡｌ−Ｓｉ−Ｃｕ合金層を配
線材料に用いることが提案されている。すなわち、あら
かじめＡｌ層にＳｉを固溶度以上添加しておけば、熱処
理によるＡｌとＳｉの反応はＡｌ層内でのみ起こり、基
板のＳｉとの反応を防ぐことができるだけではなく、Ａ
ｌのグレインに析出しているＳｉがマイグレーション耐
性を改善することができる。また、ＣｕはＡｌにほとん
ど固溶せず析出するため、同様にマイグレーション耐性
を高めることになる。
線材料に用いることが提案されている。すなわち、あら
かじめＡｌ層にＳｉを固溶度以上添加しておけば、熱処
理によるＡｌとＳｉの反応はＡｌ層内でのみ起こり、基
板のＳｉとの反応を防ぐことができるだけではなく、Ａ
ｌのグレインに析出しているＳｉがマイグレーション耐
性を改善することができる。また、ＣｕはＡｌにほとん
ど固溶せず析出するため、同様にマイグレーション耐性
を高めることになる。
【００１０】ところがコンタクトの微細化が進み、Ａｌ
合金層の平坦化がより厳しく要求される中で、Ａｌ合金
層スパッタ後４００〜５００℃程度の熱処理を行い平坦
化を行うと、この配線構造にも問題が生じてきた。実際
にＡｌ−Ｓｉ−Ｃｕ合金層をバリア層の上に適用した場
合、例えば製造条件として、Ｓｉ基板上にフィールド絶
縁膜を形成後、層間絶縁膜を積層してコンタクトホール
を開口してから、２００℃でＴｉを３０ｎｍスパッタ、
続いて真空を破ることなくＴｉＮをリアクティブ・スパ
ッタ法により２００℃で５０ｎｍ形成した上に、Ａｌ−
１％Ｓｉ−０．５％Ｃｕ合金ターゲットによりＡｌ合金
層を１９０℃で１７０ｎｍ積層した場合、Ａｌ平坦化の
ための熱処理を４５０℃で５分間行うと、コンタクト抵
抗が熱処理前に比べ２桁程度上昇した。今後更に半導体
装置の微細化が進むことが必至であるから、Ａｌ平坦化
のための熱処理でこのようにコンタクト抵抗が上昇する
ことは好ましくない。
合金層の平坦化がより厳しく要求される中で、Ａｌ合金
層スパッタ後４００〜５００℃程度の熱処理を行い平坦
化を行うと、この配線構造にも問題が生じてきた。実際
にＡｌ−Ｓｉ−Ｃｕ合金層をバリア層の上に適用した場
合、例えば製造条件として、Ｓｉ基板上にフィールド絶
縁膜を形成後、層間絶縁膜を積層してコンタクトホール
を開口してから、２００℃でＴｉを３０ｎｍスパッタ、
続いて真空を破ることなくＴｉＮをリアクティブ・スパ
ッタ法により２００℃で５０ｎｍ形成した上に、Ａｌ−
１％Ｓｉ−０．５％Ｃｕ合金ターゲットによりＡｌ合金
層を１９０℃で１７０ｎｍ積層した場合、Ａｌ平坦化の
ための熱処理を４５０℃で５分間行うと、コンタクト抵
抗が熱処理前に比べ２桁程度上昇した。今後更に半導体
装置の微細化が進むことが必至であるから、Ａｌ平坦化
のための熱処理でこのようにコンタクト抵抗が上昇する
ことは好ましくない。
【００１１】
【発明が解決しようとする課題】前述したような従来技
術の説明に鑑み、積層配線には以下のような特性が必要
である。
術の説明に鑑み、積層配線には以下のような特性が必要
である。
【００１２】第１に、エレクトロマイグレーション、ス
トレスマイグレーションに対する耐性が大きいこと。第
２に、配線後の熱処理によって配線抵抗が増加しないこ
と。第３に、Ｓｉ基板との接触を有する配線構造にした
場合でも、基板のＳｉがＡｌの方へ流れ込まないこと。
第４に、Ａｌ平坦化のための熱処理によってコンタクト
抵抗の上昇が見られないこと。
トレスマイグレーションに対する耐性が大きいこと。第
２に、配線後の熱処理によって配線抵抗が増加しないこ
と。第３に、Ｓｉ基板との接触を有する配線構造にした
場合でも、基板のＳｉがＡｌの方へ流れ込まないこと。
第４に、Ａｌ平坦化のための熱処理によってコンタクト
抵抗の上昇が見られないこと。
【００１３】したがって本発明の目的は、これらの課題
を満たす半導体装置及び製造方法を提供することであ
る。
を満たす半導体装置及び製造方法を提供することであ
る。
【００１４】
【課題を解決するための手段】本発明の特徴は、Ａｌ−
Ｔｉ合金層の表面上にＡｌ−Ｓｉ−Ｃｕ合金層が被着し
て積層された積層配線がシリコン基板上に形成された半
導体装置にある。
Ｔｉ合金層の表面上にＡｌ−Ｓｉ−Ｃｕ合金層が被着し
て積層された積層配線がシリコン基板上に形成された半
導体装置にある。
【００１５】本発明の他の特徴は、シリコン基板上にＡ
ｌ−Ｔｉ合金層、好ましくは、ＴｉＡｌ3 を主成分とす
る合金層を堆積しその上にＡｌ−Ｓｉ−Ｃｕ合金層を被
着して堆積する工程と、この両層を同一平面形状にパタ
ーニングする工程とを有して上記積層配線を形成する半
導体装置の製造方法にある。
ｌ−Ｔｉ合金層、好ましくは、ＴｉＡｌ3 を主成分とす
る合金層を堆積しその上にＡｌ−Ｓｉ−Ｃｕ合金層を被
着して堆積する工程と、この両層を同一平面形状にパタ
ーニングする工程とを有して上記積層配線を形成する半
導体装置の製造方法にある。
【００１６】ここで前記Ａｌ−Ｓｉ−Ｃｕ合金層は、
０．３モル％以上で２．０モル％以下のＳｉ、および
０．１モル％以上で５．０モル％以下のＣｕの組成であ
ることが好ましい。
０．３モル％以上で２．０モル％以下のＳｉ、および
０．１モル％以上で５．０モル％以下のＣｕの組成であ
ることが好ましい。
【００１７】すなわちＡｌ−Ｓｉ二元系合金状態図か
ら、ＡｌへのＳｉの固溶度は４００℃において０．３モ
ル％、５００℃において０．８モル％である。本発明で
は、あらかじめＡｌ層にＳｉを固溶度以上添加しておき
ＡｌとＳｉとの反応を上層のＡｌ−Ｓｉ−Ｃｕ合金層内
でのみ起こさせる事が主旨である。Ａｌ−Ｓｉ−Ｃｕ合
金層を堆積させるスパッタ後の熱処理温度は４００〜５
００℃程度で行なうことからＳｉの濃度の下限は０．３
モル％となる。またＳｉが多量に析出すると抵抗が上昇
する。抵抗の上昇を実用的に支障が無い範囲内に押える
ことからＳｉの濃度の上限は２．０モル％となる。
ら、ＡｌへのＳｉの固溶度は４００℃において０．３モ
ル％、５００℃において０．８モル％である。本発明で
は、あらかじめＡｌ層にＳｉを固溶度以上添加しておき
ＡｌとＳｉとの反応を上層のＡｌ−Ｓｉ−Ｃｕ合金層内
でのみ起こさせる事が主旨である。Ａｌ−Ｓｉ−Ｃｕ合
金層を堆積させるスパッタ後の熱処理温度は４００〜５
００℃程度で行なうことからＳｉの濃度の下限は０．３
モル％となる。またＳｉが多量に析出すると抵抗が上昇
する。抵抗の上昇を実用的に支障が無い範囲内に押える
ことからＳｉの濃度の上限は２．０モル％となる。
【００１８】一方、ＣｕはＳｉのように何らかの反応を
制御するという要求はないが、エレクトロマイグレーシ
ョン耐性という観点からＳｉと同様にＡｌのグレインバ
ウンダリーに析出している事が望ましい。ＣｕはＡｌに
ほとんど固溶しないことから実用的なＣｕ濃度の下限は
０．１モル％となる。また、Ａｌ−Ｓｉ−Ｃｕ合金層の
エッチングの際に生じるＣｕＣｌ2 は気化しにくくＣｕ
を多量に含むと加工が困難になる。このために実用的な
Ｃｕ濃度の上限は５．０モル％となる。
制御するという要求はないが、エレクトロマイグレーシ
ョン耐性という観点からＳｉと同様にＡｌのグレインバ
ウンダリーに析出している事が望ましい。ＣｕはＡｌに
ほとんど固溶しないことから実用的なＣｕ濃度の下限は
０．１モル％となる。また、Ａｌ−Ｓｉ−Ｃｕ合金層の
エッチングの際に生じるＣｕＣｌ2 は気化しにくくＣｕ
を多量に含むと加工が困難になる。このために実用的な
Ｃｕ濃度の上限は５．０モル％となる。
【００１９】さらに、シリコン基板の不純物領域に上記
積層配線層の所定箇所が接続することができる。この際
に、前記Ａｌ−Ｓｉ−Ｃｕ合金層を上に載置した前記Ａ
ｌ−Ｔｉ合金層がＴｉ系の層を介して前記不純物領域に
接続することが出来る。
積層配線層の所定箇所が接続することができる。この際
に、前記Ａｌ−Ｓｉ−Ｃｕ合金層を上に載置した前記Ａ
ｌ−Ｔｉ合金層がＴｉ系の層を介して前記不純物領域に
接続することが出来る。
【００２０】
【作用】Ａｌ−Ｓｉ−Ｃｕ合金層をバリア層の上に適用
した場合、Ａｌ平坦化のための熱処理によってコンタク
ト抵抗の上昇が見られた。これは、Ａｌ−Ｓｉ−Ｃｕ合
金層中のＡｌと、ＴｉＮ中のＮが反応して、高抵抗層の
ＡｌＮを生じるためである。
した場合、Ａｌ平坦化のための熱処理によってコンタク
ト抵抗の上昇が見られた。これは、Ａｌ−Ｓｉ−Ｃｕ合
金層中のＡｌと、ＴｉＮ中のＮが反応して、高抵抗層の
ＡｌＮを生じるためである。
【００２１】しかしながら、ＴｉＡｌ3 −ＴｉＮ系は非
常に安定であり、６００℃以上で２０時間加熱してもＡ
ｌＮを生成しないことが知られている。本発明の半導体
装置の積層配線構造、Ａｌ−Ｓｉ−Ｃｕ合金層／Ａｌ−
Ｔｉ合金層をバリア層のＴｉＮ上に適用すると、熱処理
によってＡｌ−Ｔｉ合金層内でＴｉＡｌ3 を形成する反
応が起こるため、ＴｉＡｌ3 −ＴｉＮ系の安定性から、
ＡｌＮを形成しないのでコンタクト抵抗は上昇しないと
いう利点がある。特に、Ａｌ−Ｔｉ合金層の主成分を初
めからＴｉＡｌ3 にしておいてもよく、同様の効果があ
る。
常に安定であり、６００℃以上で２０時間加熱してもＡ
ｌＮを生成しないことが知られている。本発明の半導体
装置の積層配線構造、Ａｌ−Ｓｉ−Ｃｕ合金層／Ａｌ−
Ｔｉ合金層をバリア層のＴｉＮ上に適用すると、熱処理
によってＡｌ−Ｔｉ合金層内でＴｉＡｌ3 を形成する反
応が起こるため、ＴｉＡｌ3 −ＴｉＮ系の安定性から、
ＡｌＮを形成しないのでコンタクト抵抗は上昇しないと
いう利点がある。特に、Ａｌ−Ｔｉ合金層の主成分を初
めからＴｉＡｌ3 にしておいてもよく、同様の効果があ
る。
【００２２】また、ＡｌにＳｉ及びＣｕを添加している
ため、従来例のように熱処理によるＡｌとＳｉの反応は
上層内でのみ起こり、基板のＳｉとの反応を防ぐことが
できるだけではなく、Ａｌのグレインに析出しているＳ
ｉがマイグレーション耐性を改善することができる。ま
た、ＣｕはＡｌにほとんど固溶せず析出するため、同様
にマイグレーション耐性を高めることになる。
ため、従来例のように熱処理によるＡｌとＳｉの反応は
上層内でのみ起こり、基板のＳｉとの反応を防ぐことが
できるだけではなく、Ａｌのグレインに析出しているＳ
ｉがマイグレーション耐性を改善することができる。ま
た、ＣｕはＡｌにほとんど固溶せず析出するため、同様
にマイグレーション耐性を高めることになる。
【００２３】配線後の熱処理による配線抵抗の増加を防
ぐという課題に対しては、Ａｌ−Ｃｕ−Ｔｉ合金層／Ａ
ｌ−Ｔｉ合金層の積層構造と同じ理由で解決できる。
ぐという課題に対しては、Ａｌ−Ｃｕ−Ｔｉ合金層／Ａ
ｌ−Ｔｉ合金層の積層構造と同じ理由で解決できる。
【００２４】
【実施例】以下、図面を参照して本発明を説明する。
【００２５】図１は本発明の第１の実施例を示す図であ
り、（Ａ）が積層配線の延在方向の断面図、（Ｂ）は
（Ａ）のＢ−Ｂ部の断面図である。
り、（Ａ）が積層配線の延在方向の断面図、（Ｂ）は
（Ａ）のＢ−Ｂ部の断面図である。
【００２６】シリコン基板１０の主面に形成されたフィ
ールド絶縁膜１２上の層間絶縁膜１３の上に、Ａｌ−Ｔ
ｉ合金層２１を下層としＡｌ−Ｓｉ−Ｃｕ合金層２２を
上層とする積層配線２０が形成されている。
ールド絶縁膜１２上の層間絶縁膜１３の上に、Ａｌ−Ｔ
ｉ合金層２１を下層としＡｌ−Ｓｉ−Ｃｕ合金層２２を
上層とする積層配線２０が形成されている。
【００２７】すなわち、半導体素子が形成されたＳｉ基
板１０上に層間絶縁膜であるＰＳＧ膜１３を８００ｎｍ
の厚さに形成し、その上にＴｉＡｌ3 からなるターゲッ
トを用いてスパッタ法により１５０〜２５０℃にて厚さ
２５ｎｍのＡｌ−Ｔｉ合金層２１を形成する。このＡｌ
−Ｔｉ合金層２１はＴｉＡｌ3 を主成分とする合金層で
ある。つづいて、真空を破ることなくＡｌ−１モル％Ｓ
ｉ−０．５モル％Ｃｕ合金ターゲットを用いて厚さ１μ
ｍのＡｌ−Ｓｉ−Ｃｕ合金層２２を形成する。次に、通
常のフォトリソグラフィー技術とドライエッチング技術
を用いて、Ａｌ−Ｓｉ−Ｃｕ合金層２２及びＡｌ−Ｔｉ
合金層２１を同一平面形状にパターニングし、幅１μｍ
の積層配線パターン２０を得る。
板１０上に層間絶縁膜であるＰＳＧ膜１３を８００ｎｍ
の厚さに形成し、その上にＴｉＡｌ3 からなるターゲッ
トを用いてスパッタ法により１５０〜２５０℃にて厚さ
２５ｎｍのＡｌ−Ｔｉ合金層２１を形成する。このＡｌ
−Ｔｉ合金層２１はＴｉＡｌ3 を主成分とする合金層で
ある。つづいて、真空を破ることなくＡｌ−１モル％Ｓ
ｉ−０．５モル％Ｃｕ合金ターゲットを用いて厚さ１μ
ｍのＡｌ−Ｓｉ−Ｃｕ合金層２２を形成する。次に、通
常のフォトリソグラフィー技術とドライエッチング技術
を用いて、Ａｌ−Ｓｉ−Ｃｕ合金層２２及びＡｌ−Ｔｉ
合金層２１を同一平面形状にパターニングし、幅１μｍ
の積層配線パターン２０を得る。
【００２８】Ａｌ−Ｔｉ合金層３の形成方法について
は、ＴｉＡｌ3 からなるターゲットを用いてスパッタ法
によって行う方法の他に、まずＴｉを２ｎｍスパッタ法
により形成し、続いて真空を破ることなくＡｌを２ｎｍ
スパッタした後で、４５０〜５００℃の熱処理を行って
ＴｉＡｌ3 をを形成するという方法にしても良い。
は、ＴｉＡｌ3 からなるターゲットを用いてスパッタ法
によって行う方法の他に、まずＴｉを２ｎｍスパッタ法
により形成し、続いて真空を破ることなくＡｌを２ｎｍ
スパッタした後で、４５０〜５００℃の熱処理を行って
ＴｉＡｌ3 をを形成するという方法にしても良い。
【００２９】この積層構造は、配線後の熱処理によって
も配線抵抗の増加が無く、かつマイグレーション耐性が
大きいことが確認できた。また、アロイスパイクの出現
率は大幅に減少した。
も配線抵抗の増加が無く、かつマイグレーション耐性が
大きいことが確認できた。また、アロイスパイクの出現
率は大幅に減少した。
【００３０】次に図２を参照して本発明の第２の実施例
を説明する。図２は電界効果トランジスタのソース，ド
レイン領域に接続する配線にＡｌ−Ｓｉ−Ｃｕ／ＴｉＡ
ｌ3積層構造を適用した例である。
を説明する。図２は電界効果トランジスタのソース，ド
レイン領域に接続する配線にＡｌ−Ｓｉ−Ｃｕ／ＴｉＡ
ｌ3積層構造を適用した例である。
【００３１】図２は次のような方法で構造したものであ
る。まず、Ｐ型Ｓｉ基板１０上に素子分離のためにフィ
ールド酸化膜１２を形成後、ゲート酸化膜１６を形成
し、続いてポリシリコンを堆積しゲート電極１７をパタ
ーン化する。その後イオン注入法により、ソース領域１
４及びドレイン領域１５を形成する。更に、ＰＳＧ膜等
の層間絶縁膜１３を堆積した後、ドライエッチング法に
より同膜１３にソース領域１４及びドレイン領域１５に
それぞれ達するコンタクト孔１８を形成する。そしてこ
の上に２００℃でＴｉ層２３を膜厚５０ｎｍスパッタ、
続いて真空を破ることなくＴｉＮ層２４をリアクティブ
・スパッタ法により２００℃で膜厚５０ｎｍ形成する。
そしてＴｉＡｌ3 からなるターゲットを用いてスパッタ
法により１５０〜２５０℃にて厚さ２５ｎｍのＡｌ−Ｔ
ｉ合金層であるＴｉＡｌ3 層２１を形成する。このＴｉ
Ａｌ3 層２１は、第１の実施例で述べたようにＴｉとＡ
ｌとを別々に連続してスパッタしてから、４５０〜５０
０℃の熱処理を行ってＴｉＡｌ3 を形成するという方法
で形成しても良い。
る。まず、Ｐ型Ｓｉ基板１０上に素子分離のためにフィ
ールド酸化膜１２を形成後、ゲート酸化膜１６を形成
し、続いてポリシリコンを堆積しゲート電極１７をパタ
ーン化する。その後イオン注入法により、ソース領域１
４及びドレイン領域１５を形成する。更に、ＰＳＧ膜等
の層間絶縁膜１３を堆積した後、ドライエッチング法に
より同膜１３にソース領域１４及びドレイン領域１５に
それぞれ達するコンタクト孔１８を形成する。そしてこ
の上に２００℃でＴｉ層２３を膜厚５０ｎｍスパッタ、
続いて真空を破ることなくＴｉＮ層２４をリアクティブ
・スパッタ法により２００℃で膜厚５０ｎｍ形成する。
そしてＴｉＡｌ3 からなるターゲットを用いてスパッタ
法により１５０〜２５０℃にて厚さ２５ｎｍのＡｌ−Ｔ
ｉ合金層であるＴｉＡｌ3 層２１を形成する。このＴｉ
Ａｌ3 層２１は、第１の実施例で述べたようにＴｉとＡ
ｌとを別々に連続してスパッタしてから、４５０〜５０
０℃の熱処理を行ってＴｉＡｌ3 を形成するという方法
で形成しても良い。
【００３２】つづいて、真空を破ることなくＡｌ−１モ
ル％Ｓｉ−０．５モル％Ｃｕ合金ターゲットを用いて厚
さ１μｍのＡｌ−Ｓｉ−Ｃｕ合金層２２を形成する。更
にＡｌ平坦化のための熱処理を３５０〜５００℃で５〜
１５分間行う。
ル％Ｓｉ−０．５モル％Ｃｕ合金ターゲットを用いて厚
さ１μｍのＡｌ−Ｓｉ−Ｃｕ合金層２２を形成する。更
にＡｌ平坦化のための熱処理を３５０〜５００℃で５〜
１５分間行う。
【００３３】次に、通常のフォトリソグラフィー技術と
ドライエッチング技術を用いて、Ａｌ−Ｓｉ−Ｃｕ合金
層２２及びＴｉＡｌ3 層２１、さらにＴｉＮ層２４およ
びＴｉ層２３をパターニングし、幅１μｍの積層配線パ
ターンを得る。
ドライエッチング技術を用いて、Ａｌ−Ｓｉ−Ｃｕ合金
層２２及びＴｉＡｌ3 層２１、さらにＴｉＮ層２４およ
びＴｉ層２３をパターニングし、幅１μｍの積層配線パ
ターンを得る。
【００３４】この第２の実施例のように、ＳｉとＡｌと
の反応を防ぐＴｉＮ等のバリア層の上に、本発明の積層
配線を用いてもよい。
の反応を防ぐＴｉＮ等のバリア層の上に、本発明の積層
配線を用いてもよい。
【００３５】この第２の実施例でも第１の実施例と同様
に、配線後の熱処理によっても配線抵抗の増加が無く、
かつマイグレーション耐性が大きいことが確認できた。
また、アロイスパイクの出現率は大幅に減少した。ま
た、Ａｌ平坦化のための熱処理によっても、高抵抗層で
あるＡｌＮを形成しないため、配線抵抗の増加がみられ
なかった。
に、配線後の熱処理によっても配線抵抗の増加が無く、
かつマイグレーション耐性が大きいことが確認できた。
また、アロイスパイクの出現率は大幅に減少した。ま
た、Ａｌ平坦化のための熱処理によっても、高抵抗層で
あるＡｌＮを形成しないため、配線抵抗の増加がみられ
なかった。
【００３６】
【発明の効果】以上説明したように、上記構成により、
Ｓｉ基板との接触を有する配線構造にした場合でも基板
のＳｉがＡｌの方へ流れ込まず、配線後の熱処理によっ
ても配線抵抗の増加が無く、かつマイグレーション耐性
の大きい積層配線を有する半導体装置を提供することが
できる。
Ｓｉ基板との接触を有する配線構造にした場合でも基板
のＳｉがＡｌの方へ流れ込まず、配線後の熱処理によっ
ても配線抵抗の増加が無く、かつマイグレーション耐性
の大きい積層配線を有する半導体装置を提供することが
できる。
【００３７】更に、微細コンタクト形成のために熱処理
を行っても、コンタクト抵抗が上昇しないため、将来的
にもより微細な半導体装置を製造する方法として有益で
ある。
を行っても、コンタクト抵抗が上昇しないため、将来的
にもより微細な半導体装置を製造する方法として有益で
ある。
【図１】本発明の第１の実施例を示す図であり、（Ａ）
は積層配線方向の断面図、（Ｂ）は（Ａ）のＢ−Ｂ部の
断面図である。
は積層配線方向の断面図、（Ｂ）は（Ａ）のＢ−Ｂ部の
断面図である。
【図２】本発明の第２の実施例を示す断面図である。
【図３】従来技術を示す断面図である。
１０ シリコン基板 １２ フィールド絶縁膜 １３ 層間絶縁膜 １４ ソース領域 １５ ドレイン領域 １６ ゲート絶縁膜 １７ ゲート電極 １８ コンタクト孔 ２０，３０ 積層配線 ２１，３１ Ａｌ−Ｔｉ合金層 ２２ Ａｌ−Ｓｉ−Ｃｕ合金層 ２３，３３ Ｔｉ層 ２４，３４ ＴｉＮ層 ３２ Ａｌ−Ｃｕ−Ｔｉ合金層
Claims (5)
- 【請求項１】 Ａｌ−Ｔｉ合金層の表面上にＡｌ−Ｓｉ
−Ｃｕ合金層が被着して積層された積層配線がシリコン
基板上に形成されていることを特徴とする半導体装置。 - 【請求項２】 前記Ａｌ−Ｓｉ−Ｃｕ合金層は、０．３
モル％以上で２．０モル％以下のＳｉ、および０．１モ
ル％以上で５．０モル％以下のＣｕの組成であることを
特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記シリコン基板の不純物領域に上記積
層配線の所定箇所が接続していることを特徴とする請求
項１又は請求項２記載の半導体装置。 - 【請求項４】 前記Ａｌ−Ｓｉ−Ｃｕ合金層を上に載置
した前記Ａｌ−Ｔｉ合金層がＴｉ系の層を介して前記不
純物領域に接続していることを特徴とする請求項３記載
の半導体装置。 - 【請求項５】 シリコン基板上にＡｌ−Ｔｉ合金層を堆
積しその上にＡｌ−Ｓｉ−Ｃｕ合金層を被着して堆積す
る工程と、この両層を同一平面形状にパターニングする
工程とにより前記積層配線を形成することを特徴とする
請求項１、請求項２、請求項３又は請求項４に記載の半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32267594A JPH08181139A (ja) | 1994-12-26 | 1994-12-26 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32267594A JPH08181139A (ja) | 1994-12-26 | 1994-12-26 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08181139A true JPH08181139A (ja) | 1996-07-12 |
Family
ID=18146360
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32267594A Pending JPH08181139A (ja) | 1994-12-26 | 1994-12-26 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08181139A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021215178A1 (ja) * | 2020-04-22 | 2021-10-28 | ローム株式会社 | 半導体装置およびその製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63221669A (ja) * | 1987-03-11 | 1988-09-14 | Fujitsu Ltd | 半導体装置用電極及びその製造方法 |
| JPH0434939A (ja) * | 1990-05-30 | 1992-02-05 | Nec Corp | 半導体装置およびその製造方法 |
| JPH04186729A (ja) * | 1990-11-21 | 1992-07-03 | Hitachi Ltd | 半導体装置 |
| JPH05299655A (ja) * | 1992-04-08 | 1993-11-12 | Nec Corp | 薄膜トランジスタ |
-
1994
- 1994-12-26 JP JP32267594A patent/JPH08181139A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63221669A (ja) * | 1987-03-11 | 1988-09-14 | Fujitsu Ltd | 半導体装置用電極及びその製造方法 |
| JPH0434939A (ja) * | 1990-05-30 | 1992-02-05 | Nec Corp | 半導体装置およびその製造方法 |
| JPH04186729A (ja) * | 1990-11-21 | 1992-07-03 | Hitachi Ltd | 半導体装置 |
| JPH05299655A (ja) * | 1992-04-08 | 1993-11-12 | Nec Corp | 薄膜トランジスタ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021215178A1 (ja) * | 2020-04-22 | 2021-10-28 | ローム株式会社 | 半導体装置およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4392150A (en) | MOS Integrated circuit having refractory metal or metal silicide interconnect layer | |
| JP3626773B2 (ja) | 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法 | |
| JPH06151736A (ja) | 半導体集積回路装置及びその製造方法 | |
| JP3226726B2 (ja) | アンチフューズ素子及びその製造方法 | |
| JP2600593B2 (ja) | 半導体装置およびその製造方法 | |
| JPH10209156A (ja) | 半導体装置及びその形成方法 | |
| JPH08181139A (ja) | 半導体装置及びその製造方法 | |
| JP2000114263A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH05121727A (ja) | 半導体装置及びその製造方法 | |
| US20040150108A1 (en) | Low resistance barrier for a microelectronic component and method for fabricating the same | |
| JP2858636B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11102877A (ja) | 窒化金属変換方法および半導体装置の製造方法 | |
| JPH10125676A (ja) | アルミニウム配線の作製方法 | |
| JP2587103B2 (ja) | 半導体装置の製造方法 | |
| KR20000043055A (ko) | 반도체 소자의 비트 라인 형성 방법 | |
| JPH053254A (ja) | 積層配線形成方法 | |
| JP4196843B2 (ja) | 半導体装置の製法 | |
| JP3393455B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3034348B2 (ja) | 半導体素子及び製造方法 | |
| JP3189399B2 (ja) | 半導体装置の製造方法 | |
| JPH0730108A (ja) | Ｍｉｓ型半導体装置及びその製造方法 | |
| JPH07111969B2 (ja) | 半導体装置の製造方法 | |
| JPH0435035A (ja) | 半導体装置 | |
| JPH04324636A (ja) | 半導体装置およびその製造方法 | |
| JP3238804B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970325 |