JP2858636B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2858636B2 JP2858636B2 JP7078454A JP7845495A JP2858636B2 JP 2858636 B2 JP2858636 B2 JP 2858636B2 JP 7078454 A JP7078454 A JP 7078454A JP 7845495 A JP7845495 A JP 7845495A JP 2858636 B2 JP2858636 B2 JP 2858636B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- titanium silicide
- titanium
- forming
- silicide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は半導体装置およびその製
造方法に関し、特にゲート電極あるいは配線層の構造お
よびその製造方法に関するものである。
造方法に関し、特にゲート電極あるいは配線層の構造お
よびその製造方法に関するものである。
【０００２】
【従来の技術】半導体装置が微細化するにつれ、ゲート
電極幅あるいは配線幅も縮小され、ゲート電極抵抗およ
び配線抵抗は益々増大している。これら抵抗の増大はデ
バイスの動作速度の低下につながるので、これら抵抗を
小さくすることが重要となってきている。
電極幅あるいは配線幅も縮小され、ゲート電極抵抗およ
び配線抵抗は益々増大している。これら抵抗の増大はデ
バイスの動作速度の低下につながるので、これら抵抗を
小さくすることが重要となってきている。
【０００３】そこで、従来一般的に用いられてきたタン
グステンシリサイドを抵抗の小さいチタンシリサイドに
置き換えることが試みられている（J.Appl.phys. 60
(1) p.243, 1986 ）。このような構造を図４に示す。シ
リコン基板１上にゲート酸化膜２が形成され、その上に
ポリシリコン膜３およびチタンシリサイド膜５が形成さ
れている。さらに、シリコン基板１の表面に導電層を挟
んで高濃度不純物領域７が形成されている。
グステンシリサイドを抵抗の小さいチタンシリサイドに
置き換えることが試みられている（J.Appl.phys. 60
(1) p.243, 1986 ）。このような構造を図４に示す。シ
リコン基板１上にゲート酸化膜２が形成され、その上に
ポリシリコン膜３およびチタンシリサイド膜５が形成さ
れている。さらに、シリコン基板１の表面に導電層を挟
んで高濃度不純物領域７が形成されている。
【０００４】ポリシリコン膜３およびチタンシリサイド
膜５はトランジスタのゲート電極を構成し、高濃度不純
物領域７はトランジスタのソースおよびドレイン領域を
構成している。このような構成のゲート電極は、構成要
素として比抵抗の小さいチタンシリサイド膜５を含んで
いるので配線抵抗の小さいゲート電極構造となってい
る。
膜５はトランジスタのゲート電極を構成し、高濃度不純
物領域７はトランジスタのソースおよびドレイン領域を
構成している。このような構成のゲート電極は、構成要
素として比抵抗の小さいチタンシリサイド膜５を含んで
いるので配線抵抗の小さいゲート電極構造となってい
る。
【０００５】しかし、ポリシリコン膜３とチタンシリサ
イド膜５との二層構造においては、８００℃程度の高温
熱処理を加えるとチタンシリサイド膜５が凝集を起こ
し、チタンシリサイド膜５に不連続点が生じ、配線抵抗
が増大するという問題がある。この凝集は、シリコンが
チタンシリサイド膜中に拡散することによって引き起こ
されるものと考えられている。また、チタンシリサイド
がポリシリコン膜３の結晶粒界に沿って侵入し、ゲート
酸化膜２に到達してゲート酸化膜２の絶縁耐圧を劣化さ
せるという問題もある。
イド膜５との二層構造においては、８００℃程度の高温
熱処理を加えるとチタンシリサイド膜５が凝集を起こ
し、チタンシリサイド膜５に不連続点が生じ、配線抵抗
が増大するという問題がある。この凝集は、シリコンが
チタンシリサイド膜中に拡散することによって引き起こ
されるものと考えられている。また、チタンシリサイド
がポリシリコン膜３の結晶粒界に沿って侵入し、ゲート
酸化膜２に到達してゲート酸化膜２の絶縁耐圧を劣化さ
せるという問題もある。
【０００６】このような絶縁耐圧の劣化を防ぐことを目
的として、特開昭６３−２２４２５５号公報において、
図５に示す構造の半導体装置が提案されている。この構
造は、図４に示した構造のポリシリコン膜３とチタンシ
リサイド膜５との間に窒化チタン膜８を設けた構造であ
り、ポリシリコン膜３、窒化チタン膜８およびチタンシ
リサイド膜５の三層膜によりゲート電極を構成してい
る。このような構成のゲート電極は構成要素として比抵
抗の小さいチタンシリサイド膜５を含んでいるので配線
抵抗の小さいゲート電極構造となっている。
的として、特開昭６３−２２４２５５号公報において、
図５に示す構造の半導体装置が提案されている。この構
造は、図４に示した構造のポリシリコン膜３とチタンシ
リサイド膜５との間に窒化チタン膜８を設けた構造であ
り、ポリシリコン膜３、窒化チタン膜８およびチタンシ
リサイド膜５の三層膜によりゲート電極を構成してい
る。このような構成のゲート電極は構成要素として比抵
抗の小さいチタンシリサイド膜５を含んでいるので配線
抵抗の小さいゲート電極構造となっている。
【０００７】しかも、ポリシリコン膜３とチタンシリサ
イド膜５との間に窒化チタン膜８を設けているので、８
００℃程度の熱処理を行ってもチタンシリサイドがポリ
シリコン膜３の結晶粒界中へ侵入してゲート酸化膜２に
到達することはなく、ゲート酸化膜２の絶縁耐圧を劣化
させることはない。また、この従来例においては、特に
記述されていないが、窒化チタン膜８が存在するために
ポリシリコン膜３中のシリコンがチタンシリサイド膜５
の中へ侵入できなくなっており、その結果、チタンシリ
サイド膜５が凝集を起こしにくくなっている。したがっ
てこの構造は配線抵抗増大のおそれの少ない構造にもな
っている。
イド膜５との間に窒化チタン膜８を設けているので、８
００℃程度の熱処理を行ってもチタンシリサイドがポリ
シリコン膜３の結晶粒界中へ侵入してゲート酸化膜２に
到達することはなく、ゲート酸化膜２の絶縁耐圧を劣化
させることはない。また、この従来例においては、特に
記述されていないが、窒化チタン膜８が存在するために
ポリシリコン膜３中のシリコンがチタンシリサイド膜５
の中へ侵入できなくなっており、その結果、チタンシリ
サイド膜５が凝集を起こしにくくなっている。したがっ
てこの構造は配線抵抗増大のおそれの少ない構造にもな
っている。
【０００８】また、特開平３−４６３２３号公報には、
配線抵抗の増大を防ぐ構造として、図６に示すゲート電
極構造が提案されている。これは、図４を用いて説明し
た構造のチタンシリサイド膜５の表面に酸化チタン膜９
を設けたものである。このような構造においては、高温
熱処理を行った場合にチタンシリサイド膜５が凝集しよ
うとしても強固な膜である酸化チタン膜９が存在するた
め、チタンシリサイド膜５の動きが止められ凝集が抑制
される。その結果、配線抵抗の増大が抑えられる。
配線抵抗の増大を防ぐ構造として、図６に示すゲート電
極構造が提案されている。これは、図４を用いて説明し
た構造のチタンシリサイド膜５の表面に酸化チタン膜９
を設けたものである。このような構造においては、高温
熱処理を行った場合にチタンシリサイド膜５が凝集しよ
うとしても強固な膜である酸化チタン膜９が存在するた
め、チタンシリサイド膜５の動きが止められ凝集が抑制
される。その結果、配線抵抗の増大が抑えられる。
【０００９】
【発明が解決しようとする課題】図４に示した二層構造
の従来例においては、先に述べたように、８００℃程度
の熱処理を加えるとチタンシリサイド膜５が凝集を起こ
し、チタンシリサイド膜５に不連続点が生じ、配線抵抗
が増大するという問題がある。また、ゲート酸化膜２の
絶縁耐圧が劣化するという欠点も有している。
の従来例においては、先に述べたように、８００℃程度
の熱処理を加えるとチタンシリサイド膜５が凝集を起こ
し、チタンシリサイド膜５に不連続点が生じ、配線抵抗
が増大するという問題がある。また、ゲート酸化膜２の
絶縁耐圧が劣化するという欠点も有している。
【００１０】図５に示した三層構造の従来例において
は、上述の欠点は克服されているものの、バリア層が酸
化されやすい窒化チタンにより構成されているため、こ
れが熱処理時に酸化され、抵抗が大きくなってしまうと
いう欠点がある。窒化チタン膜８の抵抗が大きくなる
と、チタンシリサイド膜５とポリシリコン膜３との接続
抵抗が大きくなり、デバイス特性が劣化する。この酸化
は配線の横側から進行するので配線幅が小さくなると大
きな問題となる。また、製造工程から見れば、窒化チタ
ン膜８の成膜工程が別途必要となり、製造工程が複雑に
なるという問題もある。
は、上述の欠点は克服されているものの、バリア層が酸
化されやすい窒化チタンにより構成されているため、こ
れが熱処理時に酸化され、抵抗が大きくなってしまうと
いう欠点がある。窒化チタン膜８の抵抗が大きくなる
と、チタンシリサイド膜５とポリシリコン膜３との接続
抵抗が大きくなり、デバイス特性が劣化する。この酸化
は配線の横側から進行するので配線幅が小さくなると大
きな問題となる。また、製造工程から見れば、窒化チタ
ン膜８の成膜工程が別途必要となり、製造工程が複雑に
なるという問題もある。
【００１１】また、図６に示した従来例においては、チ
タンシリサイドの凝集は若干は抑えられるものの、ポリ
シリコン膜３とチタンシリサイド膜５の間にバリア層は
存在しておらず、ポリシリコン膜３中のシリコンが自由
にチタンシリサイド膜５へ侵入できるのでその抑制効果
は小さい。また、ポリシリコン膜中へのチタンシリサイ
ドの侵入も妨げられないので、図４に示した従来例の場
合と同様に、ゲート酸化膜２の絶縁耐圧劣化の問題が起
こる。
タンシリサイドの凝集は若干は抑えられるものの、ポリ
シリコン膜３とチタンシリサイド膜５の間にバリア層は
存在しておらず、ポリシリコン膜３中のシリコンが自由
にチタンシリサイド膜５へ侵入できるのでその抑制効果
は小さい。また、ポリシリコン膜中へのチタンシリサイ
ドの侵入も妨げられないので、図４に示した従来例の場
合と同様に、ゲート酸化膜２の絶縁耐圧劣化の問題が起
こる。
【００１２】本発明の目的はこれらの欠点を排除し、ゲ
ート酸化膜の耐圧劣化を抑制することができ、しかも配
線抵抗の増大を抑えることのできる半導体装置を提供す
ることであり、さらにこの半導体装置の簡単な製造方法
を提供することである。
ート酸化膜の耐圧劣化を抑制することができ、しかも配
線抵抗の増大を抑えることのできる半導体装置を提供す
ることであり、さらにこの半導体装置の簡単な製造方法
を提供することである。
【００１３】
【課題を解決するための手段】上記目的を達成するた
め、本発明によれば、ポリシリコン膜と、チタンシリサ
イドとの相互の拡散を防止する酸化チタン含有チタンシ
リサイド膜と、チタンシリサイド膜との積層膜を含む導
電層を有し、前記酸化チタン含有チタンシリサイド膜
は、酸化チタンの含有率が３０ｍｏｌ％以上７０ｍｏｌ
％以下であることを特徴とする半導体装置、が提供され
る。
め、本発明によれば、ポリシリコン膜と、チタンシリサ
イドとの相互の拡散を防止する酸化チタン含有チタンシ
リサイド膜と、チタンシリサイド膜との積層膜を含む導
電層を有し、前記酸化チタン含有チタンシリサイド膜
は、酸化チタンの含有率が３０ｍｏｌ％以上７０ｍｏｌ
％以下であることを特徴とする半導体装置、が提供され
る。
【００１４】また、本発明によれば、 （１）ポリシリコン膜を形成する工程と、 （２）前記ポリシリコン膜上に化学気相成長法若しくは
熱酸化法によりシリコン酸化膜を形成する工程と、 （３）前記シリコン酸化膜上に直接チタンシリサイド膜
を形成する工程と、 （４）熱処理により前記シリコン酸化膜と前記チタンシ
リサイド膜の一部とを反応させてチタンシリサイドとの
相互の拡散を防止する酸化チタン含有チタンシリサイド
膜を形成する工程と、 を含む半導体装置の製造方法、が提供される。
熱酸化法によりシリコン酸化膜を形成する工程と、 （３）前記シリコン酸化膜上に直接チタンシリサイド膜
を形成する工程と、 （４）熱処理により前記シリコン酸化膜と前記チタンシ
リサイド膜の一部とを反応させてチタンシリサイドとの
相互の拡散を防止する酸化チタン含有チタンシリサイド
膜を形成する工程と、 を含む半導体装置の製造方法、が提供される。
【００１５】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。図１は本発明の一実施例を説明するための
断面図である。シリコン基板１上にゲート酸化膜２が約
１００Åの膜厚に形成されており、その上にポリシリコ
ン膜３が約５００Åの膜厚に、酸化チタン含有チタンシ
リサイド膜６が５０Å程度の膜厚に、チタンシリサイド
膜５が約１０００Åの膜厚に形成されており、さらにシ
リコン基板１の表面領域内には、上記三層膜を挟むよう
に高濃度不純物領域７が形成されている。ポリシリコン
膜３、酸化チタン含有チタンシリサイド膜６、およびチ
タンシリサイド膜５からなる三層膜はトランジスタのゲ
ート電極を構成し、高濃度不純物領域７はトランジスタ
のソースおよびドレイン領域を構成している。
て説明する。図１は本発明の一実施例を説明するための
断面図である。シリコン基板１上にゲート酸化膜２が約
１００Åの膜厚に形成されており、その上にポリシリコ
ン膜３が約５００Åの膜厚に、酸化チタン含有チタンシ
リサイド膜６が５０Å程度の膜厚に、チタンシリサイド
膜５が約１０００Åの膜厚に形成されており、さらにシ
リコン基板１の表面領域内には、上記三層膜を挟むよう
に高濃度不純物領域７が形成されている。ポリシリコン
膜３、酸化チタン含有チタンシリサイド膜６、およびチ
タンシリサイド膜５からなる三層膜はトランジスタのゲ
ート電極を構成し、高濃度不純物領域７はトランジスタ
のソースおよびドレイン領域を構成している。
【００１６】このような構造のトランジスタにおいて
は、酸化チタン含有チタンシリサイド膜６が設けられて
いるので膜中の酸化チタンにより、チタンシリサイドが
ポリシリコン膜３の結晶粒界に沿って侵入するのが抑制
される。その結果、ゲート酸化膜２の耐圧劣化が抑制さ
れる。同様に、酸化チタンの存在により、ポリシリコン
膜３中のシリコンがチタンシリサイド膜５へ侵入するの
が抑制されるのでチタンシリサイド膜５の凝集が抑制さ
れ、配線抵抗の増大は防止される。
は、酸化チタン含有チタンシリサイド膜６が設けられて
いるので膜中の酸化チタンにより、チタンシリサイドが
ポリシリコン膜３の結晶粒界に沿って侵入するのが抑制
される。その結果、ゲート酸化膜２の耐圧劣化が抑制さ
れる。同様に、酸化チタンの存在により、ポリシリコン
膜３中のシリコンがチタンシリサイド膜５へ侵入するの
が抑制されるのでチタンシリサイド膜５の凝集が抑制さ
れ、配線抵抗の増大は防止される。
【００１７】さらに、酸化チタン含有チタンシリサイド
膜は十分低い抵抗を有しており、しかも熱処理時に酸化
は進行しにくいのでチタンシリサイド膜５とポリシリコ
ン膜３との接続抵抗を小さく保つことができる。したが
って、このようなトランジスタ構造は、微細化されても
配線抵抗を小さく保つことができ、しかもゲート酸化膜
耐圧を劣化させないので半導体デバイスの微細化、高速
化に適した構造となっている。
膜は十分低い抵抗を有しており、しかも熱処理時に酸化
は進行しにくいのでチタンシリサイド膜５とポリシリコ
ン膜３との接続抵抗を小さく保つことができる。したが
って、このようなトランジスタ構造は、微細化されても
配線抵抗を小さく保つことができ、しかもゲート酸化膜
耐圧を劣化させないので半導体デバイスの微細化、高速
化に適した構造となっている。
【００１８】ここで、酸化チタン含有チタンシリサイド
膜の酸化チタンの含有率は、３０ｍｏｌ％以上７０ｍｏ
ｌ％以下が望ましく、より好ましくは４０ｍｏｌ％以上
６０ｍｏｌ％以下である。これ以下の比率では、チタン
シリサイドおよびシリコンの侵入に対する抑制効果が低
くなり、またこれ以上ではポリシリコン膜とチタンシリ
サイド膜との間の抵抗が高くなり、配線抵抗の増加を招
くからである。
膜の酸化チタンの含有率は、３０ｍｏｌ％以上７０ｍｏ
ｌ％以下が望ましく、より好ましくは４０ｍｏｌ％以上
６０ｍｏｌ％以下である。これ以下の比率では、チタン
シリサイドおよびシリコンの侵入に対する抑制効果が低
くなり、またこれ以上ではポリシリコン膜とチタンシリ
サイド膜との間の抵抗が高くなり、配線抵抗の増加を招
くからである。
【００１９】次に、本発明による半導体装置の製造方法
について説明する。図２（ａ）〜（ｆ）は、図１に示し
た半導体装置の第１の製造方法を説明するための工程順
断面図である。まず、図２（ａ）に示すように、シリコ
ン基板１上にゲート酸化膜２を約１００Åの膜厚に形成
する。次に、図２（ｂ）に示すように、シランガスとホ
スフィンガスを用いて化学気相成長法により、リンドー
プされたポリシリコン膜３を約５００Åの膜厚に形成す
る。この際、最終段階において酸素あるいはＮ2 Ｏを添
加することにより、シリコン酸化膜４を数十Å程度の膜
厚に形成する。このシリコン酸化膜４はシリコンリッチ
なシリコン酸化膜でよい。
について説明する。図２（ａ）〜（ｆ）は、図１に示し
た半導体装置の第１の製造方法を説明するための工程順
断面図である。まず、図２（ａ）に示すように、シリコ
ン基板１上にゲート酸化膜２を約１００Åの膜厚に形成
する。次に、図２（ｂ）に示すように、シランガスとホ
スフィンガスを用いて化学気相成長法により、リンドー
プされたポリシリコン膜３を約５００Åの膜厚に形成す
る。この際、最終段階において酸素あるいはＮ2 Ｏを添
加することにより、シリコン酸化膜４を数十Å程度の膜
厚に形成する。このシリコン酸化膜４はシリコンリッチ
なシリコン酸化膜でよい。
【００２０】次に、図２（ｃ）に示すように、反応性の
マグネトロンスパッタリング法によりチタンシリサイド
膜５を約１０００Åの膜厚に形成する。しかる後、８０
０℃程度の熱処理を行うと、シリコン酸化膜４とチタン
シリサイド膜５が反応し、図２（ｄ）に示すように、膜
厚約５０Åの酸化チタン含有チタンシリサイド膜６が形
成される。次に、図２（ｅ）に示すように、通常のリソ
グラフィー工程により、上記三層膜のパターニングを行
ってゲート電極を形成する。
マグネトロンスパッタリング法によりチタンシリサイド
膜５を約１０００Åの膜厚に形成する。しかる後、８０
０℃程度の熱処理を行うと、シリコン酸化膜４とチタン
シリサイド膜５が反応し、図２（ｄ）に示すように、膜
厚約５０Åの酸化チタン含有チタンシリサイド膜６が形
成される。次に、図２（ｅ）に示すように、通常のリソ
グラフィー工程により、上記三層膜のパターニングを行
ってゲート電極を形成する。
【００２１】次に、図２（ｆ）に示すように、イオン注
入法により、ソースおよびドレインとなる高濃度不純物
領域７を形成する。このようなトランジスタの製造方法
においては、ポリシリコン膜３を形成する工程におい
て、成膜工程の最終段階で酸素等を添加するだけでシリ
コン酸化膜４を形成し、後に熱処理を加えることにより
酸化チタン含有チタンシリサイド膜６を形成するので、
製造工程が簡単であり安価に半導体デバイスを製造する
ことができる。
入法により、ソースおよびドレインとなる高濃度不純物
領域７を形成する。このようなトランジスタの製造方法
においては、ポリシリコン膜３を形成する工程におい
て、成膜工程の最終段階で酸素等を添加するだけでシリ
コン酸化膜４を形成し、後に熱処理を加えることにより
酸化チタン含有チタンシリサイド膜６を形成するので、
製造工程が簡単であり安価に半導体デバイスを製造する
ことができる。
【００２２】図３（ａ）〜（ｃ）は、図１に示した半導
体装置の第２の製造方法を説明するための工程順断面図
である。まず、図３（ａ）に示すように、シリコン基板
１上にゲート酸化膜２を約１００Åの膜厚に形成する。
次に、図３（ｂ）に示すように、シランガスを用いて化
学気相成長法により膜厚約５００Åのポリシリコン膜３
を形成する。続いて、気相拡散法あるいはイオン注入法
を用いてポリシリコン膜３に不純物を導入し、導電性を
高める。
体装置の第２の製造方法を説明するための工程順断面図
である。まず、図３（ａ）に示すように、シリコン基板
１上にゲート酸化膜２を約１００Åの膜厚に形成する。
次に、図３（ｂ）に示すように、シランガスを用いて化
学気相成長法により膜厚約５００Åのポリシリコン膜３
を形成する。続いて、気相拡散法あるいはイオン注入法
を用いてポリシリコン膜３に不純物を導入し、導電性を
高める。
【００２３】続いて、酸素を含む雰囲気中でランプ加熱
を行うことにより、図３（ｃ）に示すように、数十Åの
膜厚のシリコン酸化膜４を形成する。以下、第１の製造
方法と同様にして図１に示す構造のトランジスタを得
る。このようなトランジスタの製造方法においては、ラ
ンプ加熱により薄いシリコン酸化膜４を制御性よく形成
し、後に熱処理を加えることにより酸化チタン含有チタ
ンシリサイド膜６を形成することができるので、製造工
程が簡単であり安価に半導体デバイスを製造することが
できる。
を行うことにより、図３（ｃ）に示すように、数十Åの
膜厚のシリコン酸化膜４を形成する。以下、第１の製造
方法と同様にして図１に示す構造のトランジスタを得
る。このようなトランジスタの製造方法においては、ラ
ンプ加熱により薄いシリコン酸化膜４を制御性よく形成
し、後に熱処理を加えることにより酸化チタン含有チタ
ンシリサイド膜６を形成することができるので、製造工
程が簡単であり安価に半導体デバイスを製造することが
できる。
【００２４】以上好ましい実施例について説明したが、
本発明は、これら実施例に限定されるものではなく、特
許請求の範囲に記載された範囲内において各種の変更が
可能である。例えば、実施例においては本発明をゲート
電極に適用した場合のみについて説明したが、ゲート電
極以外の配線にも適用が可能であり、さらに、ＭＯＳ型
の半導体装置以外の半導体装置にも適用が可能である。
本発明は、これら実施例に限定されるものではなく、特
許請求の範囲に記載された範囲内において各種の変更が
可能である。例えば、実施例においては本発明をゲート
電極に適用した場合のみについて説明したが、ゲート電
極以外の配線にも適用が可能であり、さらに、ＭＯＳ型
の半導体装置以外の半導体装置にも適用が可能である。
【００２５】
【発明の効果】以上説明したように、本発明による導電
層は、ポリシリコン膜上に酸化チタン含有チタンシリサ
イド膜を介してチタンシリサイド膜を形成したものであ
るので、チタンシリサイドのポリシリコン膜への侵入お
よびシリコンのチタンシリサイド膜への侵入の双方を抑
制することができる。したがって、本発明によれば、ゲ
ート酸化膜の耐圧劣化を抑制することができると同時に
配線抵抗の増大を抑制することができるので、信頼性が
高く、高速で、かつ微細化に適した半導体装置を実現す
ることができる。また、本発明の製造方法によれば、上
記の半導体装置を容易にかつ安価に提供することができ
る。
層は、ポリシリコン膜上に酸化チタン含有チタンシリサ
イド膜を介してチタンシリサイド膜を形成したものであ
るので、チタンシリサイドのポリシリコン膜への侵入お
よびシリコンのチタンシリサイド膜への侵入の双方を抑
制することができる。したがって、本発明によれば、ゲ
ート酸化膜の耐圧劣化を抑制することができると同時に
配線抵抗の増大を抑制することができるので、信頼性が
高く、高速で、かつ微細化に適した半導体装置を実現す
ることができる。また、本発明の製造方法によれば、上
記の半導体装置を容易にかつ安価に提供することができ
る。
【図１】本発明の一実施例を示す断面図。
【図２】図１に示した半導体装置の製造方法の第１の実
施例を示す工程順断面図。
施例を示す工程順断面図。
【図３】図１に示した半導体装置の製造方法の第２の実
施例を示す工程順断面図。
施例を示す工程順断面図。
【図４】第１の従来例を示す断面図。
【図５】第２の従来例を示す断面図。
【図６】第３の従来例を示す断面図。
１ シリコン基板 ２ ゲート酸化膜 ３ ポリシリコン膜 ４ シリコン酸化膜 ５ チタンシリサイド膜 ６ 酸化チタン含有チタンシリサイド膜 ７ 高濃度不純物領域 ８ 窒化チタン膜 ９ 酸化チタン膜
Claims (3)
- 【請求項１】 ポリシリコン膜と、シリコンとチタンシ
リサイドとの相互の拡散を防止する酸化チタン含有チタ
ンシリサイド膜と、チタンシリサイド膜との積層膜を含
む導電層を有する半導体装置において、前記酸化チタン
含有チタンシリサイド膜は、酸化チタンの含有率が３０
ｍｏｌ％以上７０ｍｏｌ％以下であることを特徴とする
半導体装置。 - 【請求項２】 （１）化学気相成長法によりポリシリコ
ン膜を形成する工程と、 （２）前記ポリシリコン膜の成膜工程の終了後、それに
続けてそのポリシリコン膜の成膜ガスに酸化性ガスを添
加して前記ポリシリコン膜上にシリコン酸化膜を形成す
る工程と、 （３）前記シリコン酸化膜上に直接チタンシリサイド膜
を形成する工程と、 （４）熱処理により前記シリコン酸化膜と前記チタンシ
リサイド膜の一部とを反応させてチタンシリサイドとの
相互の拡散を防止する酸化チタン含有チタンシリサイド
膜を形成する工程と、 を含むことを特徴とする半導体装置の製造方法。 - 【請求項３】 （１）ポリシリコン膜を形成する工程
と、 （２）酸化性雰囲気中で熱処理を行って前記ポリシリコ
ン膜の一部をシリコン酸化膜に変換する工程と、 （３）前記シリコン酸化膜上に直接チタンシリサイド膜
を形成する工程と、 （４）熱処理により前記シリコン酸化膜と前記チタンシ
リサイド膜の一部とを反応させてチタンシリサイドとの
相互の拡散を防止する酸化チタン含有チタンシリサイド
膜を形成する工程と、 を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7078454A JP2858636B2 (ja) | 1995-03-10 | 1995-03-10 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7078454A JP2858636B2 (ja) | 1995-03-10 | 1995-03-10 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08250727A JPH08250727A (ja) | 1996-09-27 |
| JP2858636B2 true JP2858636B2 (ja) | 1999-02-17 |
Family
ID=13662494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7078454A Expired - Lifetime JP2858636B2 (ja) | 1995-03-10 | 1995-03-10 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2858636B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11238697A (ja) | 1998-02-23 | 1999-08-31 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| KR100480907B1 (ko) * | 1998-12-30 | 2005-07-07 | 주식회사 하이닉스반도체 | 반도체소자의게이트전극형성방법 |
| KR100380153B1 (ko) * | 2001-06-29 | 2003-04-11 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2577342B2 (ja) * | 1985-03-30 | 1997-01-29 | 株式会社東芝 | 半導体装置およびその製造方法 |
| JPH01287963A (ja) * | 1988-05-14 | 1989-11-20 | Fuji Xerox Co Ltd | 半導体装置の製造方法 |
-
1995
- 1995-03-10 JP JP7078454A patent/JP2858636B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08250727A (ja) | 1996-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4538182B2 (ja) | Ｍｏｓｆｅｔの製造方法 | |
| JPH02273934A (ja) | 半導体素子およびその製造方法 | |
| JP3626773B2 (ja) | 半導体デバイスの導電層、ｍｏｓｆｅｔ及びそれらの製造方法 | |
| JP3417866B2 (ja) | 半導体装置およびその製造方法 | |
| JP2003324197A (ja) | 半導体装置およびその製造方法 | |
| JP2858636B2 (ja) | 半導体装置およびその製造方法 | |
| US6599821B2 (en) | Method for fabricating conductive line pattern for semiconductor device | |
| JPH04290447A (ja) | 電荷結合素子を持つ半導体集積回路装置の製造方法 | |
| JP2910839B2 (ja) | 半導体装置とその製造方法 | |
| JPH07142589A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP3264265B2 (ja) | Ｃｍｏｓ半導体装置及びその製造方法 | |
| JP4405458B2 (ja) | 半導体装置 | |
| KR100456316B1 (ko) | 반도체 소자의 게이트 형성 방법 | |
| JP3808702B2 (ja) | 半導体装置の製造方法 | |
| JPH07106559A (ja) | 半導体装置の製造方法 | |
| JP3260200B2 (ja) | 半導体装置の製造方法 | |
| JP3238804B2 (ja) | 半導体装置の製造方法 | |
| JPH07106566A (ja) | 半導体装置の製造方法 | |
| JPH06196689A (ja) | 絶縁ゲート電界効果半導体装置およびその製造方法 | |
| JP2003258241A (ja) | 半導体装置およびその製造方法 | |
| JPH04155967A (ja) | 半導体装置の製造方法 | |
| JPH0730108A (ja) | Ｍｉｓ型半導体装置及びその製造方法 | |
| JPH11168208A (ja) | 半導体装置及びその製造方法 | |
| JPH0923007A (ja) | 半導体装置およびその製造方法 | |
| JP3191313B2 (ja) | 半導体装置の製造方法 |