JP2003258241A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2003258241A
JP2003258241A JP2002058232A JP2002058232A JP2003258241A JP 2003258241 A JP2003258241 A JP 2003258241A JP 2002058232 A JP2002058232 A JP 2002058232A JP 2002058232 A JP2002058232 A JP 2002058232A JP 2003258241 A JP2003258241 A JP 2003258241A
Authority
JP
Japan
Prior art keywords
film
side wall
gate electrode
insulating film
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002058232A
Other languages
English (en)
Inventor
Masaoki Kajiyama
正興 梶山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002058232A priority Critical patent/JP2003258241A/ja
Publication of JP2003258241A publication Critical patent/JP2003258241A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【課題】 高誘電体ゲート絶縁膜の耐圧不良や信頼性劣
化を抑制し、かつ高い比誘電率の低下を防止した半導体
装置およびその製造方法を提供することを目的とする。 【解決手段】 ゲート電極を形成した後にその側壁に誘
電体膜からなる第1のサイドウォールが形成されるの
で、高誘電体ゲート絶縁膜の膜減りや損傷による耐圧不
良や信頼性劣化を抑制できる。さらに、第1のサイドウ
ォールを覆うように耐酸化性膜からなる第2のサイドウ
ォールが形成されるので、後の工程でSi界面に極薄の
SiO2膜が形成されることはない。すなわち、高誘電
体ゲート絶縁膜の高い比誘電率の低下を防止することが
できる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特に高誘電体(高誘電率材料)か
らなるゲート絶縁膜を有する絶縁ゲート型の電界効果ト
ランジスタに関する。
【0002】
【従来の技術】近年、半導体プロセスの加工技術の進展
によりシリコン酸化膜(以下、SiO 2膜と言う)を用
いた絶縁ゲート型の電界効果トランジスタ(以下、MO
SFETと言う)の微細化が進んでいる。しかし、MO
SFETの比例縮小に伴ってゲート絶縁膜の薄膜化を進
めると、トンネル電流によるゲートリーク電流の増大が
問題になる。この問題を回避するために、ジルコニウム
酸化膜(以下、ZrO2膜と言う)等を用いた高誘電体
からなるゲート絶縁膜(以下、高誘電体ゲート絶縁膜と
言う)を有するMOSFETの研究が行われている。一
方、素子の縮小に伴ってゲート電極の微細加工を進める
と、異方性を実現する反応性イオンエッチング(以下、
RIEと言う)により、ゲート電極の下地にあるゲート
絶縁膜に膜減りや損傷が生じる。これが原因となって、
ゲート絶縁膜の耐圧不良や信頼性劣化が発生する。この
問題を改善するために、従来のMOSFETでは、ゲー
ト電極を形成した後にシリコン基板を再酸化してゲート
電極のエッジ下部にバーズビーク(以下、ゲートバーズ
ビークと言う)を形成する。このようなゲートバーズビ
ークを有するMOSFETには、特開平6−20423
7号に記載されたものが知られている。
【0003】以下、従来のゲートバーズビークを有する
MOSFETの構造とその製造方法について図面を参照
しながら説明する。図4は、従来のn型のMOSFET
の製造工程を示す断面図である。
【0004】図4において、21はp型のシリコン単結
晶からなる半導体基板(以下、Si基板と言う)、22
はSiO2膜からなるゲート絶縁膜、23はn型の多結
晶シリコン膜(以下、ポリSi膜と言う)からなるゲー
ト電極、24はn型のLDD拡散層、25は一端がゲー
トバーズビークになるSiO2膜、26はTEOS膜か
らなるサイドウォール、27はn+型のソース・ドレイ
ン拡散層である。
【0005】まず、図4(A)に示すように、(10
0)面を有するp型のシリコン単結晶からなるSi基板
21上に素子分離層(図示せず)を形成した後、Si基
板21を熱酸化してゲート絶縁膜になるSiO2膜22
を形成する。その後、CVD法によりSiO2膜22上
にn型のポリSi膜を堆積した後、レジスト膜(図示せ
ず)をマスクにRIEを行ってゲート電極23を形成す
る。この時、下地膜のSiO2膜22もエッチングされ
て膜減りする。また、エッチングダメージによりSiO
2膜22の表面に損傷を生ずる。レジスト膜を除去した
後、ゲート電極23をマスクに例えばヒ素をイオン注入
してSi基板21の表面にn型のLDD拡散層24を形
成する。
【0006】次に、図4(B)に示すように、Si基板
21を再度熱酸化してLDD拡散層24上にSiO2
25を形成すると、ゲート電極23のエッジ下部にゲー
トバーズビークが形成される。このようにすると、エッ
チングで膜減りしたSiO2膜22が再酸化されて厚い
SiO2膜25に変わる。また、SiO2膜22の表面の
損傷も再酸化によって回復される。したがって、ゲート
絶縁膜の耐圧不良や信頼性劣化を抑制できる。
【0007】次に、図4(C)に示すように、CVD法
によりゲート電極23上を覆うようにTEOS膜を堆積
した後、このTEOS膜に対してRIEを行ってゲート
電極23の側壁にサイドウォール26を形成する。
【0008】次に、図4(D)に示すように、ゲート電
極23とサイドウォール26をマスクに例えばヒ素をイ
オン注入してSi基板21の表面にn+型のソース・ド
レイン拡散層27を形成する。最後に、周知の技術を用
いて、図示していないがSi基板21上に層間絶縁膜、
コンタクトホールおよび金属配線を順次形成して、従来
のMOSFETが完成する。
【0009】以上のように、ゲートバーズビークを形成
することによりゲートリーク電流の増加を抑制し、耐圧
不良や信頼性劣化の発生しないMOSFETを実現して
いる。
【0010】
【発明が解決しようとする課題】しかしながら、従来の
構成はSiO2膜を用いたMOSFETには適用できる
が、以下の理由からZrO2膜等からなる高誘電体ゲー
ト絶縁膜を用いたMOSFETには適用できなかった。
【0011】ゲートバーズビークを形成する酸化工程に
おいて、酸化種(酸素等)がゲート電極のエッジ下部か
らZrO2膜またはSi基板との界面に浸入し、さらに
膜中や界面を拡散し、ゲート電極下のSi基板を酸化し
て薄いSiO2膜が形成される。これによって、ゲート
絶縁膜は実質的にZrO2膜と薄いSiO2膜の積層膜に
なるので、ゲート絶縁膜全体の比誘電率は元々のZrO
2膜に比べて低下してしまう。例えば、比誘電率が15
〜20で膜厚が5.0nmのZrO2膜を形成した後に
ゲートバーズビークを形成すると、界面に比誘電率が
3.9で膜厚が0.2〜0.3nmの薄いSiO2膜が
形成される。この場合、ゲート絶縁膜全体の比誘電率は
13〜17で、膜厚は5.2〜5.3nmになる。すな
わち、ゲート絶縁膜全体の膜厚増加は5%程度にすぎな
いが、比誘電率は14%程度も低下するので、結果とし
てMOSFETの電流能力は大幅に低下する。また、ゲ
ート電極のエッジ下部にはくさび状に厚いSiO2膜が
形成されるので、実効的なゲート長は変化してMOSF
ETの閾値電圧は変動する。このように、高誘電体ゲー
ト絶縁膜を用いたMOSFETにゲートバーズビークを
形成すると、MOSFETの電気特性が劣化または変動
するという問題があった。
【0012】また、ゲートバーズビークを形成しない場
合でも、ゲート電極を形成した後に酸化または酸素ガス
を含む雰囲気での熱処理や絶縁膜の堆積を行うと、ゲー
トバーズビークを形成する場合と同様にして、Si界面
に極薄のSiO2膜が形成されるのでゲート絶縁膜全体
の比誘電率は低下してしまう。したがって、この場合に
も高誘電体ゲート絶縁膜を用いたMOSFETの電気特
性が劣化するという問題があった。
【0013】本発明は、上記の問題点を鑑みてなされた
ものであって、高誘電体ゲート絶縁膜の耐圧不良や信頼
性劣化を抑制し、かつ高い比誘電率の低下を防止した半
導体装置およびその製造方法を提供することを目的とす
る。
【0014】
【課題を解決するための手段】上記の目的を達成するた
めに、本発明の半導体装置は、MOSFETとして機能
する半導体装置において、半導体基板上に形成された高
誘電体膜からなるゲート絶縁膜と、ゲート絶縁膜上に形
成された導電性膜からなるゲート電極と、ゲート電極の
側壁に形成された誘電体膜からなる第1のサイドウォー
ルと、第1のサイドウォールを覆うように形成された耐
酸化性膜からなる第2のサイドウォールとを備えたこと
を特徴とする。
【0015】この構成によって、高誘電体ゲート絶縁膜
の膜減りや損傷による耐圧不良や信頼性劣化を抑制でき
る。さらに、後の工程でSi界面に極薄のSiO2膜が
形成されることがないので、高誘電体ゲート絶縁膜の高
い比誘電率の低下を防止することができる。
【0016】上記の半導体装置において、第1のサイド
ウォールの上部は、ゲート電極の高さよりも低いことが
好ましい。
【0017】上記の半導体装置において、ゲート絶縁膜
と第1のサイドウォールとが同一の誘電体膜からなるこ
とが好ましい。
【0018】上記の半導体装置において、ゲート電極上
に形成された耐酸化性膜からなるキャップ膜とをさらに
備えたことが好ましい。
【0019】また、本発明の半導体装置の製造方法は、
MOSFETとして機能する半導体装置の製造方法にお
いて、半導体基板上に高誘電体膜からなるゲート絶縁膜
を形成する工程(a)と、ゲート絶縁膜上に導電性膜か
らなるゲート電極を形成する工程(b)と、ゲート電極
の側壁に誘電体膜からなる第1のサイドウォールを形成
する工程(c)と、第1のサイドウォールを覆うように
耐酸化性膜からなる第2のサイドウォールを形成する工
程(d)とを備えたことを特徴とする。
【0020】この構成によって、高誘電体ゲート絶縁膜
の膜減りや損傷による耐圧不良や信頼性劣化を抑制でき
る。さらに、後の工程でSi界面に極薄のSiO2膜が
形成されることがないので、高誘電体ゲート絶縁膜の高
い比誘電率の低下を防止することができる。
【0021】上記の半導体装置の製造方法において、第
1のサイドウォールの上部は、ゲート電極の高さよりも
低くなるように形成することが好ましい。
【0022】上記の半導体装置の製造方法において、ゲ
ート絶縁膜と第1のサイドウォールとが同一の誘電体膜
からなることが好ましい。
【0023】さらに、本発明の半導体装置の製造方法
は、MOSFETとして機能する半導体装置の製造方法
において、半導体基板上に高誘電体膜からなるゲート絶
縁膜を形成する工程(a)と、ゲート絶縁膜上に導電性
膜と耐酸化性膜とを順次堆積する工程(b)と、耐酸化
性膜上にエッチングマスクを設けて耐酸化性膜と導電性
膜とを順次エッチングしてキャップ膜とゲート電極とを
形成する工程(c)と、ゲート電極の側壁にのみ誘電体
膜からなる第1のサイドウォールを形成する工程(d)
と、第1のサイドウォールを覆うように耐酸化性膜から
なる第2のサイドウォールを形成する工程(e)とを備
えたことを特徴とする。
【0024】この構成によって、高誘電体ゲート絶縁膜
の膜減りや損傷による耐圧不良や信頼性劣化を抑制でき
る。さらに、後の工程でSi界面に極薄のSiO2膜が
形成されることはないので、高誘電体ゲート絶縁膜の高
い比誘電率の低下を防止することができる。
【0025】上記の半導体装置の製造方法において、第
2のサイドウォールの上部は、キャップ膜の側壁に結合
していることが好ましい。
【0026】上記の半導体装置の製造方法において、ゲ
ート絶縁膜と第1のサイドウォールとが同一の誘電体膜
からなることが好ましい。
【0027】
【発明の実施の形態】(第1の実施形態)以下、本発明
の第1の実施形態について、図面を参照しながら説明す
る。図1は、本発明の第1の実施形態に係るn型のMO
SFETとして機能する半導体装置の製造工程を示す断
面図である。
【0028】図1において、1はp型のSi基板、2は
ZrO2膜からなる高誘電体ゲート絶縁膜、3はn型の
ポリSi膜からなるゲート電極、4はn型のLDD拡散
層、5はZrO2膜(絶縁膜)からなる第1のサイドウ
ォール、6はシリコン窒化膜(耐酸化性膜で、以下Si
34膜と言う)からなる第2のサイドウォール、7はn
+型のソース・ドレイン拡散層である。
【0029】まず、図1(A)に示すように、(10
0)面を有するSi基板1上に素子分離層(図示せず)
を形成した後、アルゴンガスと酸素ガスとの混合ガスの
雰囲気においてZrからなる金属ターゲットに対して反
応性スパッタリングを行って、Si基板1上に高誘電体
ゲート絶縁膜になるZrO2膜2を例えば5nm程度の
膜厚で形成する。その後、CVD法によりZrO2膜2
上にn型のポリSi膜を例えば200〜300nm程度
の膜厚で堆積した後、レジスト膜(図示せず)をマスク
にRIEを行ってZrO2膜2上にゲート電極3を形成
する。この時、従来例と同様にして、下地膜のZrO2
膜2もエッチングされて膜減りする。また、エッチング
ダメージによりZrO2膜2の表面に損傷を生ずる。レ
ジスト膜を除去した後、ゲート電極3をマスクに例えば
ヒ素をイオン注入してSi基板1の表面にn型のLDD
拡散層4を形成する。
【0030】次に、図1(B)に示すように、上記と同
様にして、反応性スパッタリングを行ってゲート電極3
上を覆うように絶縁膜になるZrO2膜を例えば20〜
100nm程度の膜厚で堆積した後、このZrO2膜に
対してRIEを行ってゲート電極3の側面にZrO2
からなる第1のサイドウォール5を形成する。この時、
下地膜のZrO2膜2も同時にエッチングしてすべて除
去する。このようにすると、ゲート電極3のエッジ下部
ではエッチングにより膜減りしたZrO2膜2上に再び
ZrO2膜が堆積されるので膜減りは解消される。ま
た、ZrO2膜2の表面の損傷も再堆積によって回復さ
れる。したがって、ゲートバーズビークを形成した従来
例と同様にして、高誘電体ゲート絶縁膜の耐圧不良や信
頼性劣化を抑制できる。
【0031】次に、図1(C)に示すように、CVD法
によりゲート電極3上を覆うように耐酸化性膜になるS
34膜を例えば50〜200nm程度の膜厚で堆積し
た後、このSi34膜に対してRIEを行ってゲート電
極3の側壁に設けた第1のサイドウォール5を覆うよう
に第2のサイドウォール6を形成する。このようにする
と、ゲート電極3の側壁はSi34膜からなる第2のサ
イドウォール6で覆われているので、この工程の後に酸
化または酸素ガスを含む雰囲気での熱処理や絶縁膜の堆
積を行っても、Si界面に極薄のSiO2膜が形成され
ることはない。したがって、高誘電体ゲート絶縁膜の場
合に問題となる、極薄のSiO2膜の形成による高い比
誘電率の低下を防止することができる。
【0032】次に、図1(D)に示すように、ゲート電
極3、第1のサイドウォール5および第2のサイドウォ
ール6をマスクに例えばヒ素をイオン注入してSi基板
1の表面にn+型のソース・ドレイン拡散層7を形成す
る。最後に、周知の技術を用いて、図示していないがS
i基板1上に層間絶縁膜、コンタクトホールおよび金属
配線を順次形成して、第1の実施形態のMOSFETが
完成する。
【0033】以上のように、第1の実施形態によると、
ゲート電極3を形成した後にその側壁にZrO2膜から
なる第1のサイドウォールが形成されるので、高誘電体
ゲート絶縁膜の膜減りや損傷による耐圧不良や信頼性劣
化を抑制できる。さらに、第1のサイドウォール5を覆
うようにSi34膜からなる第2のサイドウォール6が
形成されるので、後の工程でSi界面に極薄のSiO2
膜が形成されることはない。すなわち、高誘電体ゲート
絶縁膜の高い比誘電率の低下を防止することができる。
したがって、高誘電体ゲート絶縁膜の耐圧不良や信頼性
劣化を抑制し、かつ高い比誘電率の低下を防止したMO
SFETとして機能する半導体装置およびその製造方法
を実現することができる。
【0034】(第1の実施形態の変形例)以下、第1の
実施形態の変形例について、図面を参照しながら説明す
る。図2は、第1の実施形態の変形例に係るn型のMO
SFETの製造工程を示す断面図である。図2の構成要
素は図1と同じであるが、第1のサイドウォール5と第
2のサイドウォール6の形状が異なっている。
【0035】まず、図2(B)に示すように、ゲート電
極3上を覆うように絶縁膜になるZrO2膜を堆積した
後、このZrO2膜に対してRIEを行ってゲート電極
3の側面にZrO2膜からなる第1のサイドウォール5
を形成する。ここでは、図1(B)の形状とは異なり、
所定のオーバーエッチを行って第1のサイドウォール5
の上部がゲート電極3の高さよりも少なくとも50nm
程度低くなるように形成する。この場合も図1(B)と
同様にして、ゲート電極3のエッジ下部ではZrO2
の再堆積によりZrO2膜2の膜減りや損傷も改善され
る。したがって、高誘電体ゲート絶縁膜の耐圧不良や信
頼性劣化を抑制できる。
【0036】また、図2(C)に示すように、ゲート電
極3上を覆うように耐酸化性膜になるSi34膜を堆積
した後、このSi34膜に対してRIEを行ってゲート
電極3の側壁に設けた第1のサイドウォール5を覆うよ
うに第2のサイドウォール6を形成する。この場合も、
図1(C)の形状とは異なり、第1のサイドウォール5
の上部がゲート電極3の高さよりも低い分だけ第2のサ
イドウォール6の上部が厚く形成され、少なくとも50
nm程度の厚みになる。この場合も図1(C)と同様に
して、この工程の後に酸化または酸素ガスを含む雰囲気
での熱処理や絶縁膜の堆積を行っても、Si界面に極薄
のSiO2膜が形成されることはない。したがって、高
誘電体ゲート絶縁膜の場合に問題となる、極薄のSiO
2膜の形成による高い比誘電率の低下を防止することが
できる。
【0037】以上のように、第1の実施形態の変形例に
よると、第1の実施形態と同じ効果が得られる上、さら
に、第1のサイドウォール5の上部はゲート電極3の高
さよりも低いので、第2のサイドウォール6の上部は第
1の実施形態の場合に比べて厚く形成される。このた
め、サイドウォールの形成工程がばらついても、確実に
ゲート電極3の側壁は耐酸化性膜からなる第2のサイド
ウォールで覆うことができる。したがって、後の工程で
Si界面に極薄のSiO2膜が形成されることはないの
で、第1の実施形態よりも確実に高誘電体ゲート絶縁膜
の高い比誘電率の低下を防止することができる。
【0038】(第2の実施形態)以下、本発明の第2の
実施形態について、図面を参照しながら説明する。図3
は、本発明の第2の実施形態に係るn型のMOSFET
として機能する半導体装置の製造工程を示す断面図であ
る。
【0039】図3において、11はp型のSi基板、1
2はZrO2膜からなる高誘電体ゲート絶縁膜、13は
n型のポリSi膜からなるゲート電極、14はn型のL
DD拡散層、15はZrO2膜(絶縁膜)からなる第1
のサイドウォール、16はSi34膜(耐酸化性膜)か
らなる第2のサイドウォール、17はn+型のソース・
ドレイン拡散層、18はSi34膜(耐酸化性膜)から
なるキャップ膜である。
【0040】まず、図3(A)に示すように、(10
0)面を有するSi基板11上に素子分離層(図示せ
ず)を形成した後、アルゴンガスと酸素ガスとの混合ガ
スの雰囲気においてZrからなる金属ターゲットに対し
て反応性スパッタリングを行って、Si基板11上に高
誘電体ゲート絶縁膜になるZrO2膜12を例えば5n
m程度の膜厚で形成する。その後、CVD法によりZr
2膜12上にn型のポリSi膜を例えば200〜30
0nm程度の膜厚で堆積し、続いて耐酸化性膜になるS
34膜を例えば50〜100nm程度の膜厚で堆積し
た後、レジスト膜(図示せず)をマスクにRIEを行っ
てZrO2膜12上にn型のポリSi膜からなるゲート
電極13とSi34膜からなるキャップ膜18とを形成
する。この時、下地膜のZrO2膜12もエッチングさ
れて膜減りする。また、エッチングダメージによりZr
2膜12の表面に損傷を生ずる。レジスト膜を除去し
た後、ゲート電極13をマスクに例えばヒ素をイオン注
入してSi基板11の表面にn型のLDD拡散層14を
形成する。
【0041】次に、図3(B)に示すように、上記と同
様にして、反応性スパッタリングを行ってゲート電極1
3とキャップ膜18上を覆うように絶縁膜になるZrO
2膜を例えば20〜100nm程度の膜厚で堆積した
後、このZrO2膜に対してRIEを行ってゲート電極
13の側面にのみZrO2膜からなる第1のサイドウォ
ール15を形成する。この時、下地膜のZrO2膜12
も同時にエッチングしてすべて除去する。このようにす
ると、ゲート電極13のエッジ下部ではエッチングによ
り膜減りしたZrO2膜12上に再びZrO2膜が堆積さ
れるので膜減りは解消される。また、ZrO2膜12の
表面の損傷も再堆積によって回復される。したがって、
ゲートバーズビークを形成した従来例と同様にして、高
誘電体ゲート絶縁膜の耐圧不良や信頼性劣化を抑制でき
る。
【0042】次に、図3(C)に示すように、CVD法
によりゲート電極13上を覆うように耐酸化性膜になる
Si34膜を例えば50〜200nm程度の膜厚で堆積
した後、このSi34膜に対してRIEを行ってゲート
電極13の側壁に設けた第1のサイドウォール15を覆
うように第2のサイドウォール16を形成する。このよ
うにすると、ゲート電極13の側壁はSi34膜からな
る第2のサイドウォール16で覆われているので、この
工程の後に酸化または酸素ガスを含む雰囲気での熱処理
や絶縁膜の堆積を行っても、Si界面に極薄のSiO2
膜が形成されることはない。また、ゲート電極13の上
面もSi34膜からなるキャップ膜18で覆われている
ので、ゲート電極13を構成するポリSi膜の粒界を通
じた酸化種の拡散を防止するので、Si界面に極薄のS
iO2膜が形成されることはない。したがって、高誘電
体ゲート絶縁膜の場合に問題となる、極薄のSiO2
の形成による高い比誘電率の低下を防止することができ
る。
【0043】次に、図3(D)に示すように、ゲート電
極13、キャップ膜18、第1のサイドウォール15お
よび第2のサイドウォール16をマスクに例えばヒ素を
イオン注入してSi基板11の表面にn+型のソース・
ドレイン拡散層17を形成する。最後に、周知の技術を
用いて、図示していないがSi基板11上に層間絶縁
膜、コンタクトホールおよび金属配線を順次形成して、
第2の実施形態のMOSFETが完成する。
【0044】以上のように、第2の実施形態によると、
ゲート電極13を形成した後にその側壁にZrO2膜か
らなる第1のサイドウォールが形成されるので、高誘電
体ゲート絶縁膜の膜減りや損傷による耐圧不良や信頼性
劣化を抑制できる。さらに、ゲート電極13を覆うよう
にSi34膜からなるキャップ膜18と、第1のサイド
ウォール15を覆うようにSi34膜からなる第2のサ
イドウォール16とが形成されるので、後の工程でSi
界面に極薄のSiO2膜が形成されることはない。すな
わち、高誘電体ゲート絶縁膜の高い比誘電率の低下を防
止することができる。したがって、高誘電体ゲート絶縁
膜の耐圧不良や信頼性劣化を抑制し、かつ高い比誘電率
の低下を防止したMOSFETとして機能する半導体装
置およびその製造方法を実現することができる。
【0045】なお、第1〜第2の実施形態において、高
誘電体ゲート絶縁膜にZrO2膜を用いて説明したが、
これに代えて他の高誘電体膜、例えばHfO2膜、Ta2
5膜またはAl23膜を用いても本発明の効果が得ら
れるのは言うまでもない。さらに、高誘電体ゲート絶縁
膜に高誘電体とシリコンの3元系化合物からなるシリケ
ート膜を用いても本発明の効果は得られる。
【0046】また、高誘電体ゲート絶縁膜になるZrO
2膜をZrターゲットを用いた反応性スパッタリングを
行って形成したが、これに代えてZrO2ターゲットを
用いたスパッタリングを行って形成しても良い。あるい
は、Zrの有機化合物、例えばC1626HfO4、C16
404Zr等の液体ソースを用いたCVDを行って形
成しても良い。
【0047】また、第1のサイドウォールに高誘電体ゲ
ート絶縁膜と同じZrO2膜を用いて説明したが、これ
に代えて他の誘電体膜、例えばTEOS膜、BPSG膜
またはSiON膜を用いても本発明の効果は得られる。
【0048】さらに、ゲート電極にポリSi膜を用いて
説明したが、これに代えて他の導電性膜、例えばW膜、
TiN膜、WSi2膜等のメタルゲートまたはシリサイ
ドゲートを用いても本発明の効果は得られる。あるい
は、W/TiN/ポリSi膜、TiSi2/ポリSi膜
等のポリメタルゲートを用いても本発明の効果は得られ
る。
【0049】
【発明の効果】以上説明したように、本発明の半導体装
置およびその製造方法によれば、ゲート電極を形成した
後にその側壁に誘電体膜からなる第1のサイドウォール
が形成されるので、高誘電体ゲート絶縁膜の膜減りや損
傷による耐圧不良や信頼性劣化を抑制できる。さらに、
第1のサイドウォールを覆うように耐酸化性膜からなる
第2のサイドウォールが形成されるので、後の工程でS
i界面に極薄のSiO2膜が形成されることはない。す
なわち、高誘電体ゲート絶縁膜の高い比誘電率の低下を
防止することができる。したがって、高誘電体ゲート絶
縁膜の耐圧不良や信頼性劣化を抑制し、かつ高い比誘電
率の低下を防止したMOSFETとして機能する半導体
装置およびその製造方法を実現することができる。
【図面の簡単な説明】
【図1】(A)〜(D)は本発明の第1の実施形態にお
けるn型のMOSFETの製造工程を示す断面図
【図2】(A)〜(D)は本発明の第1の実施形態の変
形例におけるn型のMOSFETの製造工程を示す断面
【図3】(A)〜(D)は本発明の第2の実施形態にお
けるn型のMOSFETの製造工程を示す断面図
【図4】(A)〜(D)は従来のn型のMOSFETの
製造工程を示す断面図
【符号の説明】
1、11 p型のSi基板 2、12 ZrO2膜からなる高誘電体ゲート絶縁膜 3、13 n型のポリSi膜からなるゲート電極 4、14 n型のLDD拡散層 5、15 ZrO2膜(絶縁膜)からなる第1のサイド
ウォール 6、16 Si34膜(耐酸化性膜)からなる第2のサ
イドウォール 7、17 n+型のソース・ドレイン拡散層 18 Si34膜(耐酸化性膜)からなるキャップ膜
フロントページの続き Fターム(参考) 5F140 AA06 AA25 BA01 BA20 BD11 BE09 BE10 BF03 BF04 BF07 BF08 BF10 BF11 BF18 BF20 BF21 BF27 BG09 BG11 BG12 BG13 BG14 BG22 BG38 BG51 BG53 BH15 BK02 BK09 BK13

Claims (10)

    【特許請求の範囲】
  1. 【請求項1】 MOSFETとして機能する半導体装置
    において、 半導体基板上に形成された高誘電体膜からなるゲート絶
    縁膜と、前記ゲート絶縁膜上に形成された導電性膜から
    なるゲート電極と、前記ゲート電極の側壁に形成された
    誘電体膜からなる第1のサイドウォールと、前記第1の
    サイドウォールを覆うように形成された耐酸化性膜から
    なる第2のサイドウォールとを備えたことを特徴とする
    半導体装置。
  2. 【請求項2】 前記第1のサイドウォールの上部は、前
    記ゲート電極の高さよりも低いことを特徴とする請求項
    1に記載の半導体装置。
  3. 【請求項3】 前記ゲート絶縁膜と前記第1のサイドウ
    ォールとが同一の誘電体膜からなることを特徴とする請
    求項1または2に記載の半導体装置。
  4. 【請求項4】 前記ゲート電極上に形成された耐酸化性
    膜からなるキャップ膜とをさらに備えたことを特徴とす
    る請求項1〜3の何れか1項に記載の半導体装置。
  5. 【請求項5】 MOSFETとして機能する半導体装置
    の製造方法において、 半導体基板上に高誘電体膜からなるゲート絶縁膜を形成
    する工程(a)と、 前記ゲート絶縁膜上に導電性膜からなるゲート電極を形
    成する工程(b)と、 前記ゲート電極の側壁に誘電体膜からなる第1のサイド
    ウォールを形成する工程(c)と、 前記第1のサイドウォールを覆うように耐酸化性膜から
    なる第2のサイドウォールを形成する工程(d)とを備
    えたことを特徴とする半導体装置の製造方法。
  6. 【請求項6】 前記第1のサイドウォールの上部は、前
    記ゲート電極の高さよりも低くなるように形成すること
    を特徴とする請求項5に記載の半導体装置の製造方法。
  7. 【請求項7】 前記ゲート絶縁膜と前記第1のサイドウ
    ォールとが同一の誘電体膜からなることを特徴とする請
    求項5または6に記載の半導体装置の製造方法。
  8. 【請求項8】 MOSFETとして機能する半導体装置
    の製造方法において、 半導体基板上に高誘電体膜からなるゲート絶縁膜を形成
    する工程(a)と、 前記ゲート絶縁膜上に導電性膜と耐酸化性膜とを順次堆
    積する工程(b)と、 前記耐酸化性膜上にエッチングマスクを設けて前記耐酸
    化性膜と前記導電性膜とを順次エッチングしてキャップ
    膜とゲート電極とを形成する工程(c)と、 前記ゲート電極の側壁にのみ誘電体膜からなる第1のサ
    イドウォールを形成する工程(d)と、 前記第1のサイドウォールを覆うように耐酸化性膜から
    なる第2のサイドウォールを形成する工程(e)とを備
    えたことを特徴とする半導体装置の製造方法。
  9. 【請求項9】 前記第2のサイドウォールの上部は、前
    記キャップ膜の側壁に結合していることを特徴とする請
    求項8に記載の半導体装置の製造方法。
  10. 【請求項10】 前記ゲート絶縁膜と前記第1のサイド
    ウォールとが同一の誘電体膜からなることを特徴とする
    請求項8または9に記載の半導体装置の製造方法。
JP2002058232A 2002-03-05 2002-03-05 半導体装置およびその製造方法 Pending JP2003258241A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002058232A JP2003258241A (ja) 2002-03-05 2002-03-05 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002058232A JP2003258241A (ja) 2002-03-05 2002-03-05 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2003258241A true JP2003258241A (ja) 2003-09-12

Family

ID=28668250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002058232A Pending JP2003258241A (ja) 2002-03-05 2002-03-05 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2003258241A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007042964A (ja) * 2005-08-05 2007-02-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2009295621A (ja) * 2008-06-02 2009-12-17 Panasonic Corp 半導体装置及びその製造方法
US7872316B2 (en) 2007-05-17 2011-01-18 Sony Corporation Semiconductor device and method of manufacturing semiconductor device
WO2012012921A1 (zh) * 2010-07-30 2012-02-02 中国科学院微电子研究所 Mosfet结构及其制作方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007042964A (ja) * 2005-08-05 2007-02-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US8253180B2 (en) 2005-08-05 2012-08-28 Panasonic Corporation Semiconductor device
US8587076B2 (en) 2005-08-05 2013-11-19 Panasonic Corporation Semiconductor device
US7872316B2 (en) 2007-05-17 2011-01-18 Sony Corporation Semiconductor device and method of manufacturing semiconductor device
JP2009295621A (ja) * 2008-06-02 2009-12-17 Panasonic Corp 半導体装置及びその製造方法
WO2012012921A1 (zh) * 2010-07-30 2012-02-02 中国科学院微电子研究所 Mosfet结构及其制作方法
CN102347357A (zh) * 2010-07-30 2012-02-08 中国科学院微电子研究所 Mosfet结构及其制作方法

Similar Documents

Publication Publication Date Title
JP4538182B2 (ja) Mosfetの製造方法
US7851276B2 (en) Methods and structures for planar and multiple-gate transistors formed on SOI
US7193281B2 (en) Semiconductor device and process for producing the same
JP3600476B2 (ja) 半導体装置の製造方法
US20070178634A1 (en) Cmos semiconductor devices having dual work function metal gate stacks
US20060091469A1 (en) Dual-gate structure and method of fabricating integrated circuits having dual-gate structures
JP2001284466A (ja) 半導体装置及びその製造方法
JP2006108602A (ja) 半導体装置及びその製造方法
JP2002110815A (ja) 半導体装置及びその製造方法
JP2004214661A (ja) トランジスタゲートの製造及び高誘電率ゲート誘電体の粗さを減少する方法
US20080023774A1 (en) Semiconductor device and method for fabricating the same
US20060154425A1 (en) Semiconductor device and method for fabricating the same
US6884671B2 (en) Method for fabricating a gate electrode
US7820555B2 (en) Method of patterning multilayer metal gate structures for CMOS devices
KR20120003422A (ko) 트랜지스터의 매몰 게이트 전극 및 그 형성방법
JP2008103613A (ja) 半導体装置及びその製造方法
JP2003258241A (ja) 半導体装置およびその製造方法
JP2008514019A (ja) 半導体デバイス及び同デバイスを形成する方法
KR100289808B1 (ko) 모스 트랜지스터 제조방법
US7078347B2 (en) Method for forming MOS transistors with improved sidewall structures
JP3937894B2 (ja) 半導体装置
US6821853B1 (en) Differential implant oxide process
KR930006135B1 (ko) 매몰트렌치 커패시터 셀 제조방법
JP3966102B2 (ja) 半導体装置の製造方法
TWI473172B (zh) 具有鋯之金屬閘極