KR100289808B1 - 모스 트랜지스터 제조방법 - Google Patents
모스 트랜지스터 제조방법 Download PDFInfo
- Publication number
- KR100289808B1 KR100289808B1 KR1019990011222A KR19990011222A KR100289808B1 KR 100289808 B1 KR100289808 B1 KR 100289808B1 KR 1019990011222 A KR1019990011222 A KR 1019990011222A KR 19990011222 A KR19990011222 A KR 19990011222A KR 100289808 B1 KR100289808 B1 KR 100289808B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- forming
- oxide film
- metal
- polysilicon
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 239000002184 metal Substances 0.000 claims abstract description 65
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 57
- 229920005591 polysilicon Polymers 0.000 claims abstract description 52
- 238000000034 method Methods 0.000 claims abstract description 31
- 238000005530 etching Methods 0.000 claims abstract description 16
- 230000004888 barrier function Effects 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 24
- 238000005468 ion implantation Methods 0.000 claims description 17
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 9
- 150000002500 ions Chemical class 0.000 claims description 8
- 125000001475 halogen functional group Chemical group 0.000 claims description 6
- 230000002265 prevention Effects 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 4
- 239000003963 antioxidant agent Substances 0.000 claims description 3
- 230000003078 antioxidant effect Effects 0.000 claims description 3
- -1 hydrogen ions Chemical class 0.000 claims description 3
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 229910001873 dinitrogen Inorganic materials 0.000 claims description 2
- 238000000206 photolithography Methods 0.000 claims description 2
- 238000000059 patterning Methods 0.000 claims 1
- 238000010405 reoxidation reaction Methods 0.000 abstract description 16
- 230000003647 oxidation Effects 0.000 abstract description 7
- 238000007254 oxidation reaction Methods 0.000 abstract description 7
- 230000003064 anti-oxidating effect Effects 0.000 abstract description 5
- 238000007796 conventional method Methods 0.000 abstract description 2
- 230000000694 effects Effects 0.000 abstract description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28247—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 모스 트랜지스터 제조방법에 관한 것으로, 종래 모스 트랜지스터 제조방법은 금속게이트와 다결정실리콘 게이트를 형성하고, 식각공정에 의한 다결정실리콘의 측면손상을 복원하기 위해 재산화막을 증착하여, 그 다결정실리콘 게이트의 상부측에 위치하는 금속게이트의 측면이 산화되어 모스 트랜지스터의 특성이 열화되는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 금속 게이트를 형성한 후, 그 금속게이트의 측면에 산화방지막을 형성한 다음, 그 금속 게이트를 마스크로 하는 식각공정으로 다결정실리콘 게이트를 형성하고, 그 다결정실리콘 게이트의 측면 손상을 재산화막을 형성하여 복원함으로써, 가스의 추가사용이 없는 기존의 산화공정을 그대로 사용하면서 모스 트랜지스터의 특성을 향상시키는 효과가 있다.
Description
본 발명은 모스 트랜지스터 제조방법에 관한 것으로, 특히 실리콘 게이트의 상부에 금속게이트가 적층된 구조의 게이트를 갖는 모스 트랜지스터의 제조공정에 있어서, 그 게이트 형성시 그 금속게이트의 측면에 불순물 이온을 주입한 후, 다결정실리콘 게이트를 형성하고, 재산화막을 형성함으로써 금속게이트가 산화되는 것을 방지하여 모스 트랜지스터의 특성을 향상시키는데 적당하도록 한 모스 트랜지스터 제조방법에 관한 것이다.
도1a 내지 도1d는 종래 모스 트랜지스터의 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 일부에 필드산화막(2)을 증착하여, 소자형성영역을 정의하고, 그 소자형성영역의 상부에 게이트산화막(3)을 증착하는 단계(도1a)와; 상기 게이트산화막(3)의 상부에 다결정실리콘, 배리어금속, 금속, 산화막을 순차적으로 증착하고, 패턴을 형성하여 상기 게이트산화막(3)의 중앙상부에 순차적으로 적층된 다결정실리콘 게이트(4), 배리어금속층(5), 금속 게이트(6), 캡산화막(7)을 형성한 후, 상기 구조의 상부전면에 절연막(8)을 증착한 다음, 경사이온주입을 통해 상기 다결정실리콘 게이트(4)의 측면 기판(1) 하부영역에 할로방지영역(9)을 형성하는 단계(도1b)와; 불순물 이온주입공정을 통해 상기 다결정실리콘 게이트(4)의 측면 기판(1) 하부영역에 저농도 소스 및 드레인(10)을 형성하는 단계(도1c)와; 상기 다결정실리콘 게이트(4), 배리어금속층(5), 금속 게이트(6), 캡산화막(7)의 측면에 형성된 절연막(8)의 측면에 측벽(11)을 형성한 후, 불순물 이온주입을 통해 상기 측벽(11)의 측면 기판하부에 고농도 소스 및 드레인(12)을 형성하는 단계(도1d)로 구성된다.
이하, 상기와 같이 구성된 종래 모스 트랜지스터 제조방법을 좀 더 상세히 설명한다.
먼저, 도1a에 도시한 바와 같이 기판(1)의 상부 일부에 필드산화막(2)을 증착하여, 노출된 기판(1) 영역인 소자형성영역을 정의하고, 그 소자형성영역의 상부에 게이트산화막(3)을 증착한다.
그 다음, 도1b에 도시한 바와 같이 상기 게이트산화막(3)과 필드산화막(2)의 상부전면에 다결정실리콘, 배리어금속, 금속, 산화막을 순차적으로 증착하고, 그 산화막의 상부에 포토레지스트를 도포하고, 노광 및 현상하여 게이트 패턴을 형성한 후, 그 포토레지스트를 식각마스크로 사용하는 식각공정으로 상기 산화막, 금속, 배리어금속, 다결정실리콘을 순차적으로 식각하여 상기 게이트산화막(3)의 중앙상부에 다결정실리콘 게이트(4)를 형성하고, 그 다결정실리콘 게이트(4)의 상부에 순차적으로 적층된 배리어금속층(5), 금속 게이트(6), 캡산화막(7)구조를 형성한다.
그 다음, 상기 구조의 상부전면에 얇은 절연막(8)을 증착하고, 그 절연막(8)을 이온주입버퍼로 사용하는 경사이온주입공정으로 불순물 이온을 이온주입하여 상기 다결정실리콘 게이트(4)의 측면 기판(1) 하부영역과 그 다결정실리콘 게이트(4) 하부주변부의 기판영역에 할로방지영역(9)을 형성한다.
그 다음, 도1c에 도시한 바와 같이 상기 구조에 불순물이온을 이온주입하여 상기 다결정실리콘 게이트(4)의 측면 기판(1)하부에 저농도 소스 및 드레인(10)을 형성한다.
그 다음, 도1d에 도시한 바와 같이 상기 구조의 상부전면에 절연막을 두껍게 증착하고, 그 절연막을 건식식각하여 상기 다결정실리콘 게이트(4), 배리어금속층(5), 금속 게이트(6), 캡산화막(7)의 측면에 증착되어 있는 절연막(8)의 측면에 측벽(11)을 형성한다.
그 다음, 상기 측벽(11)을 이온주입 마스크로 사용하는 이온주입공정으로 불순물 이온을 이온주입하여 상기 측벽(11)의 측면 기판하부에 고농도 소스 및 드레인을 형성하여 모스 트랜지스터를 제조한다.
상기의 과정에서 보통 다결정실리콘 게이트를 형성하는 과정에서 그 다결정실리콘 게이트(4)의 측면이 손상되며, 이를 복원하기 위해서는 그 다결정실리콘 게이트(4)의 측면에 재산화막을 형성하게 되나, 이와 같은 과정에서 상기 금속 게이트(6)와 배리어금속층(5)의 측면부가 산화되어 모스 트랜지스터의 특성이 열화되는 경우가 있으며, 이를 방지하기 위해 다결정실리콘 게이트(4)의 측면 산화를 위한 반응가스에 수증기와 질소가스외에 수소가스를 사용해야 하며, 이때에는 반응가스의 추가에 의한 가스관의 설치 등 비용이 증가하게 된다.
상기한 바와 같이 종래 모스 트랜지스터 제조방법은 금속 게이트와 다결정실리콘 게이트를 동일 마스크를 사용하는 식각공정을 통해 순차적으로 형성함으로써, 식각공정에 의한 다결정실리콘의 측면손상을 복원하기 위해 재산화막을 증착하는 경우 그 다결정실리콘 게이트의 상부측에 위치하는 금속게이트의 측면이 산화되어 모스 트랜지스터의 특성이 열화되는 문제점이 있었다.
이와 같은 문제점을 감안한 본 발명은 금속 게이트의 측면산화를 방지하면서 다결정실리콘 게이트의 측면에 재산화막을 증착할 수 있는 모스 트랜지스터 제조방법을 제공함에 그 목적이 있다.
도1a 내지 도1d는 종래 모스 트랜지스터의 제조공정 수순단면도.
도2a 내지 도2e는 본 발명 모스 트랜지스터 제조공정 수순단면도.
***도면의 주요 부분에 대한 부호의 설명***
1:기판 2:필드산화막
3:게이트산화막 4:다결정실리콘 게이트
5:배리어 금속층 6:금속 게이트
7:캡산화막 8:절연막
9:할로방지영역 10:저농도 소스 및 드레인
11:측벽 12:고농도 소스 및 드레인
13:산화방지막 14:재산화막
상기와 같은 목적은 금속 게이트를 형성하고, 다결정실리콘 게이트의 형성 이전에 그 금속 게이트의 측면에 산화방지막을 형성한 후, 다결정실리콘 게이트를 형성하고, 그 다결정실리콘 게이트의 측면을 산화시킴으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설 명하면 다음과 같다.
도2a 내지 도2e는 본 발명 모스 트랜지스터의 제조공정 수순단면도로서, 이에 도시한 바와 같이 기판(1)의 상부에 필드산화막(2)을 형성하여 소자형성영역을 정의하고, 그 소자형성영역의 상부에 게이트산화막(3)을 형성하는 단계(도1a)와; 상기 게이트산화막(3)의 상부전면에 다결정실리콘(4), 배리어금속, 금속, 산화막을 순차적으로 증착하고, 사진식각공정을 통해 상기 산화막과 그 하부의 금속, 배리어금속을 패터닝하여, 캡산화막(7), 금속 게이트(6), 배리어금속층(5)을 형성한 다음, 수소이온을 경사이온주입하여 상기 금속 게이트(6)와 배리어금속층(5)의 측면에 산화방지막(13)을 형성하는 단계(도2b)와; 상기 캡산화막(7)을 식각마스크로 사용하는 식각공정으로 상기 다결정실리콘(4)을 식각하여 다결정실리콘 게이트(4)를 형성한 후, 그 다결정실리콘 게이트(4)를 산화시켜, 그 다결정실리콘 게이트(4)의 측면에 재산화막(14)을 형성하고, 상기의 구조 상부전면에 절연막(8)을 증착하는 단계(도2c)와; 경사이온주입을 통해 상기 재산화막(14)의 하부 및 그 측면 하부의 기판(1) 영역에 할로방지영역(9)을 형성한다음, 상기 캡산화막(7)과 필드산화막(2)을 이온주입마스크로 사용하는 이온주입공정으로 상기 재산화막(14)의 측면 기판(1) 하부에 저농도 소스 및 드레인(10)을 형성하는 단계(도2d)와; 상기 다결정실리콘 게이트(4), 배리어금속층(5), 금속 게이트(6), 캡산화막(7) 적층구조의 측면에 증착된 절연막(8)의 측면에 측벽(11)을 형성하고, 불순물 이온주입공정을 통해 상기 측벽(11)의 측면 기판(1) 하부에 고농도 소스 및 드레인(12)을 형성하는 단계(도2e)를 포함하여 구성된다.
이하, 상기와 같은 본 발명 모스 트랜지스터 제조방법을 좀 더 상세히 설명한다.
먼저, 도2a에 도시한 바와 같이 기판(1)의 상부에 필드산화막(2)을 형성하여 소자형성영역을 정의하고, 그 소자형성영역의 상부에 게이트산화막(3)을 형성한다.
그 다음, 도2b에 도시한 바와 같이 상기 게이트산화막(3)과 필드산화막(2)의 상부전면에 다결정실리콘(4), 배리어금속, 금속, 산화막을 순차적으로 증착한다.
그 다음, 상기 산화막의 상부전면에 포토레지스트를 도포하고, 노광 및 현상하여 게이트 패턴을 형성한 후, 그 게이트 패턴을 식각마스크로 사용하는 식각공정으로 상기 증착된 산화막과 금속, 배리어금속을 식각하여 배리어 금속층(5), 금속 게이트(6), 캡산화막(7)의 적층구조를 형성한다.
이때, 상기 증착한 다결정실리콘을 식각하지 않는다.
그 다음, 상기의 구조에서 수소이온을 경사이온주입하여 상기 금속 게이트(6)와 배리어 금속층(5)의 측면에 산화방지막(13)을 형성한다.
그 다음, 도2c에 도시한 바와 같이 상기 캡산화막(7)을 식각마스크로 사용하는 식각공정으로 상기 노출되어있는 다결정실리콘을 식각하여 다결정실리콘 게이트(4)를 형성한다.
이와 같은 식각공정으로 상기 다결정실리콘 게이트(4)의 측면은 손상되며, 이를 복원하기 위해 산화막을 증착하여 상기 다결정실리콘 게이트(4)의 측면에 재산화막(14)을 형성하게 된다. 이때의 재산화막(14)을 형성하는 공정은 일반적인 산화공정에서와 같이 수증기와 질소가스를 사용하여 형성하며, 이때 상기 배리어 금속층(5)과 금속 게이트(6)의 측면에는 수소이온주입에 의한 산화방지막(13)의 형성으로 산화를 방지할 수 있게 된다. 이와 같은 과정은 미리주입된 수소의 환원작용과 재산화막(14) 형성시 사용하는 수증기의 산화작용이 균형을 이루어 가능해진다.
그 다음, 도2d에 도시한 바와 같이 상기의 구조에 경사이온주입공정을 통해 할로방지영역(9)을 형성함과 아울러 일반적인 이온주입공정을 통해 상기 다결정실리콘 게이트(4)의 측면에 형성된 재산화막(14)의 측면 하부 기판(1)에 저농도 소스 및 드레인(10)을 형성한다.
그 다음, 도2e에 도시한 바와 같이 상기 구조의 상부전면에 절연막을 증착하고, 그 절연막을 건식식각하여 상기 다결정실리콘 게이트(4), 배리어금속층(5), 금속 게이트(6), 캡산화막(7) 적층구조의 측면에 증착된 절연막(8)의 측면에 측벽(11)을 형성하고, 그 측벽(11)을 이온주입마스크로 하는 이온주입공정으로 불순물 이온을 주입하여 상기 측벽(11)의 측면 기판(1) 하부에 고농도 소스 및 드레인(12)을 형성하여 모스 트랜지스터를 형성하게 된다.
상기한 바와 같이 본 발명은 다결정실리콘 게이트와 금속 게이트를 갖는 모스 트랜지스터를 형성하는 과정에서, 그 금속 게이트의 측면에 산화방지막을 형성한 후, 다결정실리콘 게이트를 형성하고, 그 다결정실리콘 게이트의 측면 손상을 복원하기 위한 재산화막을 형성함으로써, 기존의 산화공정을 그대로 사용하면서 소자의 특성을 향상시키는 효과가 있다.
Claims (3)
- 기판에 필드산화막을 형성하여 소자형성영역을 정의하는 액티브형성단계와; 상기 소자형성영역의 상부에 다결정실리콘과 금속 적층구조의 게이트를 형성하는 게이트 형성단계와; 상기 게이트의 측면 기판하부에 할로방지영역과 저농도 소스 및 드레인을 형성하는 저농도 소스 및 드레인 형성단계와; 상기 게이트의 측면에 측벽을 형성하고, 그 측벽의 하부 기판영역에 고농도 소스 및 드레인을 형성하는 고농도 소스 및 드레인 형성단계로 이루어지는 모스 트랜지스터 제조방법에 있어서, 상기 게이트 형성단계는 상기 소자형성영역의 상부에 다결정실리콘, 배리어 금속, 금속, 산화막을 순차적으로 증착하고, 사진식각공정을 통해 상기 산화막, 금속, 배리어 금속을 패터닝하여 캡산화막과, 금속 게이트 및 그 하부의 배리어 금속층을 형성하는 금속 게이트 형성단계와; 경사이온주입공정을 통해 불순물 이온을 주입하여 상기 금속 게이트 및 배리어 금속층의 측면에 산화방지막을 형성하는 산화방지막 형성단계와; 상기 캡산화막을 식각마스크로 사용하는 식각공정으로 다결정실리콘을 식각하여 다결정실리콘 게이트를 형성하는 다결정실리콘 게이트 형성단계와; 상기 다결정실리콘 게이트를 산화시켜 그 다결정실리콘의 측면에 재산화막을 형성하는 측면 손상 복원단계로 이루어진 것을 특징으로 하는 모스 트랜지스터 제조방법.
- 제 1항에 있어서, 상기 산화방지막 형성단계는 수소이온을 경사이온주입하여 형성하는 것을 특징으로 하는 모스 트랜지스터 제조방법.
- 제 1항에 있어서, 상기 측면 손상 복원단계는 질소 가스와 수증기를 사용하여 상기 다결정실리콘 게이트를 산화시키는 것을 특징으로 하는 모스 트랜지스터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990011222A KR100289808B1 (ko) | 1999-03-31 | 1999-03-31 | 모스 트랜지스터 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990011222A KR100289808B1 (ko) | 1999-03-31 | 1999-03-31 | 모스 트랜지스터 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000061842A KR20000061842A (ko) | 2000-10-25 |
| KR100289808B1 true KR100289808B1 (ko) | 2001-05-15 |
Family
ID=19578352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990011222A KR100289808B1 (ko) | 1999-03-31 | 1999-03-31 | 모스 트랜지스터 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100289808B1 (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100585011B1 (ko) * | 2000-06-30 | 2006-05-29 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트전극 형성 방법 |
| KR100646984B1 (ko) * | 2000-06-30 | 2006-11-17 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 전극 형성 방법 |
| KR100632619B1 (ko) * | 2000-06-30 | 2006-10-09 | 주식회사 하이닉스반도체 | 반도체 소자의 게이트 전극 형성 방법 |
| KR100376868B1 (ko) * | 2000-11-06 | 2003-03-19 | 주식회사 하이닉스반도체 | 반도체장치의 제조방법 |
| KR100634163B1 (ko) | 2003-02-19 | 2006-10-16 | 삼성전자주식회사 | 금속 게이트 전극을 구비하는 반도체 소자의 형성 방법 |
| KR100695896B1 (ko) * | 2006-02-22 | 2007-03-19 | 삼성전자주식회사 | 금속 게이트 전극을 구비하는 반도체 장치의 형성 방법 및이에 의해 형성된 장치 |
-
1999
- 1999-03-31 KR KR1019990011222A patent/KR100289808B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000061842A (ko) | 2000-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100289808B1 (ko) | 모스 트랜지스터 제조방법 | |
| JP3746907B2 (ja) | 半導体装置の製造方法 | |
| US6221745B1 (en) | High selectivity mask oxide etching to suppress silicon pits | |
| KR100223736B1 (ko) | 반도체 소자 제조 방법 | |
| KR100244402B1 (ko) | 반도체소자의 트렌치 아이솔레이션 제조방법 | |
| JP2002164537A (ja) | 半導体装置及びその製造方法 | |
| KR100301244B1 (ko) | 플래쉬 메모리 소자 제조 방법 | |
| KR20040007949A (ko) | 반도체 소자의 제조 방법 | |
| KR100486120B1 (ko) | Ｍｏｓ 트랜지스터의 형성 방법 | |
| KR100321758B1 (ko) | 반도체소자의제조방법 | |
| US6630405B1 (en) | Method of gate patterning for sub-0.1 μm technology | |
| KR100314151B1 (ko) | 반도체소자의 트랜지스터 형성방법 | |
| US6855993B2 (en) | Semiconductor devices and methods for fabricating the same | |
| KR100460704B1 (ko) | 에스램의바텀게이트형박막트랜지스터제조방법 | |
| KR100314478B1 (ko) | 반도체소자의 게이트전극 형성방법 | |
| KR100223333B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100567047B1 (ko) | 모스 트랜지스터 제조방법 | |
| JPS63200528A (ja) | 半導体装置の製造方法 | |
| KR100307536B1 (ko) | 디램의 셀트랜지스터 제조방법 | |
| JP3783240B2 (ja) | フラッシュメモリの製造方法 | |
| KR100564432B1 (ko) | 트랜지스터 제조 방법 | |
| KR100519518B1 (ko) | 게이트 스페이서 형성 방법 | |
| KR100400320B1 (ko) | 반도체소자의 게이트전극 형성 방법 | |
| KR20060072962A (ko) | 반도체 소자의 제조방법 | |
| KR20000061322A (ko) | 모스 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110126 Year of fee payment: 11 |
|
| LAPS | Lapse due to unpaid annual fee |