KR100376868B1 - 반도체장치의 제조방법 - Google Patents

반도체장치의 제조방법 Download PDF

Info

Publication number
KR100376868B1
KR100376868B1 KR10-2000-0065478A KR20000065478A KR100376868B1 KR 100376868 B1 KR100376868 B1 KR 100376868B1 KR 20000065478 A KR20000065478 A KR 20000065478A KR 100376868 B1 KR100376868 B1 KR 100376868B1
Authority
KR
South Korea
Prior art keywords
oxide film
gate
forming
residue
semiconductor substrate
Prior art date
Application number
KR10-2000-0065478A
Other languages
English (en)
Other versions
KR20020035254A (ko
Inventor
변중혁
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2000-0065478A priority Critical patent/KR100376868B1/ko
Publication of KR20020035254A publication Critical patent/KR20020035254A/ko
Application granted granted Critical
Publication of KR100376868B1 publication Critical patent/KR100376868B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Abstract

본 발명은 반도체장치의 제조방법에 관한 것으로 제 1 도전형의 반도체기판의 소정 부분에 활성영역을 한정하는 필드산화막을 형성하는 공정과, 상기 반도체기판 상에 게이트산화막을 개재시켜 게이트와 캡층을 형성하는 공정과, 상기 게이트 및 캡층의 측면에 측벽을 형성하는 공정과, 상기 불순물영역 및 필드산화막 상의 상기 측벽 사이에 한정되는 제 1 도전형의 불순물이 도핑된 다결정실리콘을 형성하고 상기 필드산화막이 노출되게 패터닝하여 상기 불순물영역 상에 플러그를 형성하되 상기 다결정실리콘을 과도 식각하지 않아 상기 측벽과 필드산화막 사이에 잔류물로 존재되게 패터닝하는 공정과, 상기 잔류물의 물질 특성을 변화시켜 변성잔류물을 형성하는 공정을 구비한다. 따라서, 플러그를 형성할 때 과도식각하지 않으므로 오정렬되어도 불순물영역이 손상되지 않아 누설 전류가 증가되는 것을 방지할 수 있다.

Description

반도체장치의 제조방법{Method for fabricating semiconductor device}
본 발명은 반도체장치의 제조방법에 관한 것으로서, 특히, 인접하는 플러그 사이에 브릿지(bridge) 현상이 발생되는 것을 방지하는 반도체장치의 제조방법에 관한 것이다.
반도체장치의 집적도가 증가되면서 단위 트랜지스터의 크기가 감소되므로 소오스 및 드레인영역을 이루는 불순물영역의 크기가 감소된다. 그러므로, 불순물영역과 커패시터의 스토리지전극 및 비트라인을 접촉하기 위한 플러그를 별도의 접촉홀을 형성하지 않고 게이트전극 사이에 형성는 기술이 개발되었다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체장치의 제조방법을 도시하는 공정도이다.
도 1a를 참조하면, P형의 반도체기판(11) 상에 STI(Shallow Trench Isolation) 방법에 의해 소자의 활성영역과 필드영역을 한정하는 필드산화막(13)을 형성한다. 상기에서 필드산화막(13)은 LOCOS(Local Oxidation of Silicon) 방법에 의해 형성될 수도 있다.
반도체기판(11)의 활성영역 상에 게이트산화막(15)을 개재시켜 게이트(17)와 캡층(19)을 형성한다. 상기에서 게이트산화막(15)을 반도체기판(11)의 활성영역을 열산화하여 형성한다. 그리고, 게이트산화막(15) 상에 다결정실리콘과 질화실리콘을 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 증착한 후 RIE(Reactive Ion Etch) 등의 이방성 식각을 포함하는 포토리쏘그래피 방법으로 패터닝하여 게이트(17)와 캡층(19)을 형성한다. 상기에서 게이트(17)를 다결정실리콘과 금속의 2중 구조로 형성할 수도 있으며, 캡층(19)을 산화실리콘으로 형성할 수도 있다.
도 1b를 참조하면, 반도체기판(11)의 노출된 부분에 N형의 불순물을 저농도로 이온 주입하여 트랜지스터의 소오스 및 드레인영역이 되는 불순물영역(21)을 형성한다.
반도체기판(11) 상에 질화실리콘을 CVD 방법으로 캡층(19)을 덮도록 증착한다. 그리고, 질화실리콘을 반도체기판(11)이 노출되도록 에치백하여 게이트(17) 및 캡층(19)의 측면에 측벽(23)을 형성한다.
도 1c를 참조하면, 상술한 구조 상에 불순물이 도핑된 다결정실리콘을 불순물영역(27)과 접촉되도록 CVD 방법으로 증착한다. 그리고, 다결정실리콘을 캡층(19)이 노출되도록 RIE 방법으로 에치백하거나 또는 CMP(Chemical Mechanical Polishing) 방법으로 연마한다. 이 때, 다결정실리콘은 게이트(17) 측면에 형성된 측벽(23) 사이에만 잔류하게 된다. 그리고, 측벽(23) 사이에 잔류하는 다결정실리콘을 불순물영역(21) 상에만 잔류하도록 포토리쏘그래피 방법으로 패터닝하여 플러그(25)를 형성한다.
상술한 바와 같이 형성된 플러그는 이 후 공정에서 비트라인과 접촉되거나, 또는, 이후에 형성될 다른 플러그를 통해 커패시터의 스토리지전극과 접촉되어 전기적으로 연결된다.
상술한 반도체장치의 제조방법은 플러그를 형성하기 위해 다결정실리콘을 패터닝할 때 측벽과 필드산화막 사이의 각이진 부분에서 잔류물이 발생되기 쉽다. 이러한 잔류물은 인접하는 플러그 사이에서 브릿지로 사용되어 전기적으로 연결하므로 과도 식각(over etch)하여 완전히 제거하여야 한다.
그러나, 측벽과 필드산화막 사이의 잔류물을 제거할 때 오정렬이 발생되면 활성영역이 손상되어 누설전류가 증가되는 문제점이 있었다.
따라서, 본 발명의 목적은 플러그 형성시 활성영역이 손상되는 것을 방지하여 누설전류를 감소하는 반도체장치의 제조방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체장치의 제조방법은 제 1 도전형의 반도체기판의 소정 부분에 활성영역을 한정하는 필드산화막을 형성하는 공정과, 상기 반도체기판 상에 게이트산화막을 개재시켜 게이트와 캡층을 형성하는 공정과, 상기 게이트 및 캡층의 측면에 측벽을 형성하는 공정과, 상기 불순물영역 및 필드산화막 상의 상기 측벽 사이에 한정되는 제 1 도전형의 불순물이 도핑된 다결정실리콘을 형성하고 상기 필드산화막이 노출되게 패터닝하여 상기 불순물영역 상에 플러그를 형성하되 상기 다결정실리콘을 과도 식각하지 않아 상기 측벽과 필드산화막 사이에 잔류물로 존재되게 패터닝하는 공정과, 상기 잔류물의 물질 특성을 변화시켜 변성잔류물을 형성하는 공정을 구비한다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체장치의 제조방법을 도시하는 공정도
도 2a 내지 도 2d는 본 발명에 따른 반도체장치의 제조방법을 도시하는 공정도
이하, 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
도 2a 내지 도 2d는 본 발명에 따른 반도체장치의 제조방법을 도시하는 공정도이다.
도 2a를 참조하면, P형의 반도체기판(31) 상에 STI(Shallow Trench Isolation) 방법에 의해 소자의 활성영역과 필드영역을 한정하는 필드산화막(33)을 형성한다. 상기에서 필드산화막(33)은 반도체기판(31) 상의 소정 부분을 노출시키는 패드산화막(도시되지 않음) 및 마스크층(도시되지 않음)을 형성하고, 반도체기판(31)의 노출된 부분을 RIE 등의 이방성 식각방법으로 소정 각을 갖는 트렌치를 형성한 후 이 트렌치 내에 산화실리콘을 채우고 마스크층 및 패드산화막을 제거하므로써 형성된다. 상기에서 필드산화막(33)을 STI 방법으로 형성하였으나 LOCOS(Local Oxidation of Silicon) 방법으로 형성할 수도 있다.
반도체기판(31)의 활성영역 상에 게이트산화막(35)을 개재시켜 게이트(37)와 캡층(39)을 형성한다. 상기에서 게이트산화막(35)을 반도체기판(31)의 활성영역을 열산화하여 형성한다. 그리고, 게이트산화막(35) 상에 다결정실리콘과 질화실리콘을 CVD 방법으로 증착한 후 RIE 방법 등의 이방성 식각을 포함하는 포토리쏘그래피 방법으로 패터닝하여 게이트(37)와 캡층(39)을 형성한다. 상기에서 게이트(37)를다결정실리콘과 금속의 2중 구조로 형성할 수도 있으며, 캡층(39)을 산화실리콘으로 형성할 수도 있다.
도 2b를 참조하면, 반도체기판(31)의 노출된 부분에 N형의 불순물을 저농도로 이온 주입하여 트랜지스터의 소오스 및 드레인영역이 되는 불순물영역(41)을 형성한다.
반도체기판(31) 상에 캡층(19)과 동일한 물질인 질화실리콘을 CVD 방법으로 캡층(39)을 덮도록 증착한다. 그리고, 질화실리콘을 반도체기판(31)이 노출되도록 에치백하여 게이트(37) 및 캡층(39)의 측면에 측벽(43)을 형성한다.
도 2c를 참조하면, 상술한 구조 상에 N형의 불순물이 도핑된 다결정실리콘을 불순물영역(47)과 접촉되도록 CVD 방법으로 증착한다. 그리고, 다결정실리콘을 RIE 방법으로 에치백하거나 또는 CMP(Chemical Mechanical Polishing) 방법으로 연마하여 캡층(39)을 노출시킨다. 이 때, 다결정실리콘은 불순물영역(41) 및 필드산화막(33) 상의 게이트(37) 측면에 형성된 측벽(43) 사이에 한정되어 잔류하게 된다.
상술한 구조의 전 표면에 포토레지스트(45)를 도포한 후 노광 및 현상하여 필드산화막(33)과 대응하는 부분의 다결정실리콘을 노출시킨다. 그리고, 포토레지스트(45)를 마스크로 하여 다결정실리콘을 필드산화막(33)이 노출되도록 RIE 방법 등으로 이방성 식각하여 불순물영역(41)과 접촉되는 플러그(47)를 형성한다. 이 때, 오정렬에 의해 불순물영역(41)이 노출될 수도 있어 과도식각시 손상될 수 있으므로 과도 식각하지 않는다. 그러므로, 플러그(47)가 형성되지 않는 부분인 측벽(43)과 필드산화막(33) 사이의 각진 부분에 다결정실리콘이 잔류하게 된다. 상기에서 불순물영역(41)이 손상되지 않으므로 누설전류가 증가되는 것이 방지된다.
그리고, 측벽(43)과 필드산화막(33) 사이에 잔류하는 다결정실리콘의 물질 특성을 변화시켜 변성잔류물(49)을 형성한다. 상기에서 변성잔류물(49)을 잔류 다결정실리콘에 산소(O2)를 10∼20° 정도의 경사각으로 이온 주입하고 열처리하여 산화시켜 형성할 수 있다.
상기에서 변성잔류물(49)을 산화실리콘으로 형성하였으나, 본 발명의 다른 실시예로 P형 불순물이 도핑된 다결정실리콘으로 형성할 수도 있다. 변성잔류물(49)을 P형 불순물이 도핑된 다결정실리콘으로 형성하는 경우는, 산소(O2) 이온 대신 보론(B) 등의 P형 불순물을 10∼20° 정도 경사이온 주입하여 형성하는 것으로 인접하는 플러그(47)와 PN 접합을 이루게 된다.
도 2d를 참조하면, 포토레지스트(45)를 제거한다. 이 때, 변성잔류물(49)은 제거되지 않고 필드산화막(33)과 측벽(43) 사이의 각진 부분에 잔류하게 된다. 상기에서 변성잔류물(49)이 산화실리콘으로 이루어진 경우 인접하는 플러그(47) 사이를 절연시키며, P형의 불순물이 도핑된 다결정실리콘으로 이루어진 경우 인접하는 플러그(47) 사이의 단락을 방지한다.
상술한 바와 같이 본 발명은 플러그 형성시 과도 식각하지 않고 필드산화막과 측벽 사이의 각진 부분에 잔류하는 다결정실리콘에 산소(O2), 또는, 보론(B) 등의 P형 불순물을 이온 주입하여 물질 특성을 변화시켜 인접하는 플러그 사이가 단락되는 것을 방지한다.
따라서, 본 발명은 플러그를 형성할 때 과도식각하지 않으므로 오정렬되어도 불순물영역이 손상되지 않아 누설 전류가 증가되는 것을 방지할 수 있는 잇점이 있다.

Claims (6)

  1. P형의 반도체기판의 소정 부분에 활성영역을 한정하는 필드산화막을 형성하는 공정;
    상기 반도체기판 상에 게이트산화막을 개재시켜 게이트와 캡층을 형성하는 공정;
    상기 반도체기판 상의 노출된 부분에 불순물 영역을 형성하는 공정;
    상기 게이트 및 캡층의 측면에 측벽을 형성하는 공정;
    상기 불순물영역 및 필드산화막 상의 게이트 측면에 형성된 측벽 사이에 한정되도록 N형의 불순물이 도핑된 다결정실리콘을 형성하는 공정;
    상기 필드산화막이 노출되도록 상기 다결정실리콘을 패터닝하여 상기 불순물영역과 접촉하는 플러그를 형성하되, 상기 다결정실리콘이 과도 식각되지 않도록 하여 상기 측벽과 필드산화막 사이에 잔류물로 존재되게 패터닝하는 공정; 및
    상기 잔류물의 물질 특성을 변화시켜 변성잔류물을 형성하는 공정을 포함하는 것을 특징으로 하는 반도체장치의 제조방법.
  2. 청구항 1에 있어서, 상기 변성잔류물은 산화실리콘인 것을 특징으로 하는 반도체장치의 제조방법.
  3. 청구항 2에 있어서, 상기 산화실리콘은 상기 잔류물에 산소(O2)를 이온 주입하여 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  4. 청구항 1에 있어서, 상기 변성잔류물은 상기 플러그와 PN 접합을 이루도록 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  5. 청구항 1에 있어서, 상기 변성잔류물은 P형의 불순물을 이온 주입하여 형성하는 것을 특징으로 하는 반도체장치의 제조방법.
  6. 청구항 3항 또는 청구항 5항에 있어서, 상기 이온 주입은 10∼20°의 각으로 경사지게 이온 주입하는 것을 특징으로 하는 반도체장치의 제조방법.
KR10-2000-0065478A 2000-11-06 2000-11-06 반도체장치의 제조방법 KR100376868B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0065478A KR100376868B1 (ko) 2000-11-06 2000-11-06 반도체장치의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0065478A KR100376868B1 (ko) 2000-11-06 2000-11-06 반도체장치의 제조방법

Publications (2)

Publication Number Publication Date
KR20020035254A KR20020035254A (ko) 2002-05-11
KR100376868B1 true KR100376868B1 (ko) 2003-03-19

Family

ID=19697332

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0065478A KR100376868B1 (ko) 2000-11-06 2000-11-06 반도체장치의 제조방법

Country Status (1)

Country Link
KR (1) KR100376868B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100960444B1 (ko) * 2008-01-23 2010-05-28 주식회사 하이닉스반도체 반도체 소자의 형성 방법
KR20160002870U (ko) 2015-02-10 2016-08-18 정영민 흘러내림 방지를 위해 실리콘 코팅처리가 된 매트리스 커버

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990060893A (ko) * 1997-12-31 1999-07-26 김영환 반도체 소자의 제조 방법
KR20000051867A (ko) * 1999-01-27 2000-08-16 김영환 반도체 메모리 제조방법
KR20000061842A (ko) * 1999-03-31 2000-10-25 김영환 모스 트랜지스터 제조방법
KR100272546B1 (en) * 1998-09-03 2000-11-15 Hyundai Micro Electronics Co Method for making dram cell

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990060893A (ko) * 1997-12-31 1999-07-26 김영환 반도체 소자의 제조 방법
KR100272546B1 (en) * 1998-09-03 2000-11-15 Hyundai Micro Electronics Co Method for making dram cell
KR20000051867A (ko) * 1999-01-27 2000-08-16 김영환 반도체 메모리 제조방법
KR20000061842A (ko) * 1999-03-31 2000-10-25 김영환 모스 트랜지스터 제조방법

Also Published As

Publication number Publication date
KR20020035254A (ko) 2002-05-11

Similar Documents

Publication Publication Date Title
US7709324B2 (en) Method for forming a gate within a trench including the use of a protective film
JP4551795B2 (ja) 半導体装置の製造方法
KR100278996B1 (ko) 반도체장치의 콘택 형성방법
JP3058112B2 (ja) 半導体装置およびその製造方法
KR100500581B1 (ko) 반도체 장치에서 게이트 전극 형성 방법
KR100318320B1 (ko) 반도체장치의 제조방법
KR20030001827A (ko) 이중 게이트 산화막을 갖는 반도체 소자의 제조방법
KR100376868B1 (ko) 반도체장치의 제조방법
KR100240113B1 (ko) 반도체장치의 제조방법
KR100278994B1 (ko) 반도체장치의 콘택 형성방법
KR100333361B1 (ko) 반도체장치의 제조방법
KR100372637B1 (ko) 반도체장치의 제조방법
KR100388222B1 (ko) 반도체장치의 제조방법
US6121135A (en) Modified buried contact process for IC device fabrication
KR100521451B1 (ko) 모스 전계효과 트랜지스터의 트랜치 아이솔레이션막 형성방법
KR100269628B1 (ko) 반도체장치의 제조방법
KR20000039307A (ko) 반도체장치의 콘택 형성방법
KR100269629B1 (ko) 반도체장치의 제조방법
KR100255005B1 (ko) 반도체소자의 제조 방법
KR100303915B1 (ko) 반도체장치의 제조방법
KR19990041628A (ko) 반도체소자의 제조 방법
KR20050002999A (ko) 반도체장치의 제조방법
KR20020056395A (ko) 반도체 소자의 제조 방법
KR19990040337A (ko) 반도체장치의 제조방법
KR20010009827A (ko) 반도체장치의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110222

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee