JP3058112B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP3058112B2 JP3058112B2 JP9044134A JP4413497A JP3058112B2 JP 3058112 B2 JP3058112 B2 JP 3058112B2 JP 9044134 A JP9044134 A JP 9044134A JP 4413497 A JP4413497 A JP 4413497A JP 3058112 B2 JP3058112 B2 JP 3058112B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- trench
- semiconductor substrate
- forming
- buried
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 73
- 238000004519 manufacturing process Methods 0.000 title claims description 28
- 239000000758 substrate Substances 0.000 claims description 90
- 238000002955 isolation Methods 0.000 claims description 79
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 52
- 229910052710 silicon Inorganic materials 0.000 claims description 51
- 239000010703 silicon Substances 0.000 claims description 51
- 239000010410 layer Substances 0.000 claims description 42
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 29
- 238000009792 diffusion process Methods 0.000 claims description 29
- 239000011229 interlayer Substances 0.000 claims description 28
- 239000012535 impurity Substances 0.000 claims description 26
- 238000005530 etching Methods 0.000 claims description 21
- 238000000034 method Methods 0.000 claims description 20
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 19
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 19
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 15
- 235000012239 silicon dioxide Nutrition 0.000 claims description 7
- 239000000377 silicon dioxide Substances 0.000 claims description 7
- 230000001590 oxidative effect Effects 0.000 claims description 6
- 238000005498 polishing Methods 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 238000009413 insulation Methods 0.000 claims 1
- 238000010030 laminating Methods 0.000 claims 1
- 238000004513 sizing Methods 0.000 claims 1
- 230000001681 protective effect Effects 0.000 description 15
- 239000013078 crystal Substances 0.000 description 9
- 230000007547 defect Effects 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 9
- 230000008646 thermal stress Effects 0.000 description 7
- 238000005229 chemical vapour deposition Methods 0.000 description 6
- 229910052785 arsenic Inorganic materials 0.000 description 5
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000010791 quenching Methods 0.000 description 1
- 230000000171 quenching effect Effects 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76229—Concurrent filling of a plurality of trenches having a different trench shape or dimension, e.g. rectangular and V-shaped trenches, wide and narrow trenches, shallow and deep trenches
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823481—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置および
その製造方法に関し、特にトレンチ素子分離を有する半
導体装置およびその製造方法に関する。
その製造方法に関し、特にトレンチ素子分離を有する半
導体装置およびその製造方法に関する。
【０００２】
【従来の技術】従来、半導体装置の高密度化のために素
子分離領域の形成を横方向広がりの大きい選択酸化法
（ＬＯＣＯＳ法）に代わるものとして、半導体基板中に
溝（トレンチ）を掘りそこへ絶縁膜を埋設する方法が試
みられている。しかし、このトレンチが、シリコン酸化
膜など層間絶縁膜と同様の物質で埋め込まれた場合、拡
散層とコンタクト部のマスク合わせ余裕を十分に確保し
なければならず、集積度向上の妨げになっていた。
子分離領域の形成を横方向広がりの大きい選択酸化法
（ＬＯＣＯＳ法）に代わるものとして、半導体基板中に
溝（トレンチ）を掘りそこへ絶縁膜を埋設する方法が試
みられている。しかし、このトレンチが、シリコン酸化
膜など層間絶縁膜と同様の物質で埋め込まれた場合、拡
散層とコンタクト部のマスク合わせ余裕を十分に確保し
なければならず、集積度向上の妨げになっていた。
【０００３】以下、図９に従って、このような従来の技
術の説明を行う（以下、この技術を第１の従来例と記
す）。図９はトレンチ素子分離を有する絶縁ゲート電界
効果トランジスタ（以下、ＭＯＳトランジスタという）
部の断面図である。
術の説明を行う（以下、この技術を第１の従来例と記
す）。図９はトレンチ素子分離を有する絶縁ゲート電界
効果トランジスタ（以下、ＭＯＳトランジスタという）
部の断面図である。
【０００４】図９（ａ）に示すように、シリコン基板１
０１に素子分離用の素子分離溝１０２を形成し、トレン
チ内を化学気相成長（ＣＶＤ）法によるＳｉＯ2 膜で充
填し埋込み絶縁膜１０３を形成する。そして、通常のＭ
ＯＳトランジスタの製造工程に従って、シリコン基板上
にゲート絶縁膜１０４、ゲート電極１０５、ソース・ド
レイン領域１０６および１０６ａ、ＣＶＤ法によるＳｉ
Ｏ2 からなる層間絶縁膜１０７を形成する。
０１に素子分離用の素子分離溝１０２を形成し、トレン
チ内を化学気相成長（ＣＶＤ）法によるＳｉＯ2 膜で充
填し埋込み絶縁膜１０３を形成する。そして、通常のＭ
ＯＳトランジスタの製造工程に従って、シリコン基板上
にゲート絶縁膜１０４、ゲート電極１０５、ソース・ド
レイン領域１０６および１０６ａ、ＣＶＤ法によるＳｉ
Ｏ2 からなる層間絶縁膜１０７を形成する。
【０００５】次に、ソース・ドレイン領域１０６ａに配
線を接続するためのコンタクト孔１０８を形成し、この
コンタクト孔１０８にコンタクトプラグ１０９を充填す
る。そして、層間絶縁膜１０７上に配設した配線１１０
とコンタクトプラグ１０９とを接続する。
線を接続するためのコンタクト孔１０８を形成し、この
コンタクト孔１０８にコンタクトプラグ１０９を充填す
る。そして、層間絶縁膜１０７上に配設した配線１１０
とコンタクトプラグ１０９とを接続する。
【０００６】このコンタクト孔１０８の形成の際、ソー
ス・ドレイン領域１０６ａとコンタクト孔１０８のマス
ク合わせ余裕を考慮して、設計時には、コンタクト孔１
０８と素子分離溝１０２の間には、一定のマージンＸを
設けておくのが普通である。マージンＸの値が不十分だ
と、図９（ｂ）に示すように、マスク合わせズレが生じ
た場合にコンタクト孔１０８ａが素子分離溝１０２に掛
かってしまう。コンタクト孔の形成時には、通常、層間
絶縁膜１０７の膜厚やエッチング速度などの工程バラツ
キを考慮にいれて、３０〜１００％余分にエッチング時
間を設定する。そこで、素子分離溝１０２を埋設してい
る埋込み絶縁膜１０３と層間絶縁膜１０７とが同じ材料
で形成されていると、コンタクト孔１０８ａをエッチン
グで形成する際に、埋込み絶縁膜１０３を掘ってしま
う。
ス・ドレイン領域１０６ａとコンタクト孔１０８のマス
ク合わせ余裕を考慮して、設計時には、コンタクト孔１
０８と素子分離溝１０２の間には、一定のマージンＸを
設けておくのが普通である。マージンＸの値が不十分だ
と、図９（ｂ）に示すように、マスク合わせズレが生じ
た場合にコンタクト孔１０８ａが素子分離溝１０２に掛
かってしまう。コンタクト孔の形成時には、通常、層間
絶縁膜１０７の膜厚やエッチング速度などの工程バラツ
キを考慮にいれて、３０〜１００％余分にエッチング時
間を設定する。そこで、素子分離溝１０２を埋設してい
る埋込み絶縁膜１０３と層間絶縁膜１０７とが同じ材料
で形成されていると、コンタクト孔１０８ａをエッチン
グで形成する際に、埋込み絶縁膜１０３を掘ってしま
う。
【０００７】このために、このようなコンタクト孔１０
８ａに充填されるコンタクトプラグ１０９は、素子分離
溝１０２の露出した側壁部でシリコン基板１０１に接続
されるようになる。また、このコンタクトプラグ１０９
はソース・ドレイン領域１０６ａに接続する。このよう
に、シリコン基板１０１とソース・ドレイン領域６ａと
が短絡してしまうため、ＭＯＳトランジスタの正常な動
作が得られなくなる。ここで、ＭＯＳトランジスタは図
９（ａ）と同様に、ゲート絶縁膜１０４、ゲート電極１
０５およびソース・ドレイン領域１０６，１０６ａを有
している。
８ａに充填されるコンタクトプラグ１０９は、素子分離
溝１０２の露出した側壁部でシリコン基板１０１に接続
されるようになる。また、このコンタクトプラグ１０９
はソース・ドレイン領域１０６ａに接続する。このよう
に、シリコン基板１０１とソース・ドレイン領域６ａと
が短絡してしまうため、ＭＯＳトランジスタの正常な動
作が得られなくなる。ここで、ＭＯＳトランジスタは図
９（ａ）と同様に、ゲート絶縁膜１０４、ゲート電極１
０５およびソース・ドレイン領域１０６，１０６ａを有
している。
【０００８】このような欠点を克服するための発明とし
て、特開昭６２−１９０８４７号公報に記載されている
ものがある（以下、この技術を第２の従来例と記す）。
図１０は、トレンチ素子分離を有するＭＯＳトランジス
タの断面図である。
て、特開昭６２−１９０８４７号公報に記載されている
ものがある（以下、この技術を第２の従来例と記す）。
図１０は、トレンチ素子分離を有するＭＯＳトランジス
タの断面図である。
【０００９】シリコン基板２０１に形成された素子分離
溝２０２表面には、数十ｎｍの膜厚の窒化珪素膜２０３
が形成されており、残りの溝内は、埋込み絶縁膜２０４
で充填されている。そして、シリコン基板２０１表面の
うち素子分離が形成されていない部分には、ＭＯＳトラ
ンジスタのゲート絶縁膜２０５、ゲート電極２０６およ
びソース・ドレイン領域２０７，２０７ａが形成されて
いる。そして、酸化膜からなる層間絶縁膜２０８が形成
されている。
溝２０２表面には、数十ｎｍの膜厚の窒化珪素膜２０３
が形成されており、残りの溝内は、埋込み絶縁膜２０４
で充填されている。そして、シリコン基板２０１表面の
うち素子分離が形成されていない部分には、ＭＯＳトラ
ンジスタのゲート絶縁膜２０５、ゲート電極２０６およ
びソース・ドレイン領域２０７，２０７ａが形成されて
いる。そして、酸化膜からなる層間絶縁膜２０８が形成
されている。
【００１０】この第２の従来例の製造工程において、ソ
ース・ドレイン領域２０７ａに配線を接続するためのコ
ンタクト孔２０９を形成して、層間絶縁膜上に配設した
配線２１１とＭＯＳトランジスタのソース・ドレイン領
域２０７ａとの接続を行う際に、ソース・ドレイン領域
２０７ａとコンタクト孔２０９のマスク目合わせ余裕が
不十分で、コンタクトが素子分離の領域に掛かってしま
ったとしても、層間絶縁膜２０８を構成するシリコン酸
化膜に比べてエッチングの進まない窒化珪素膜２０３に
よって素子分離溝２０２の側壁のシリコン基板は保護さ
れる。このために、配線２１１とシリコン基板２０１が
短絡することはない。
ース・ドレイン領域２０７ａに配線を接続するためのコ
ンタクト孔２０９を形成して、層間絶縁膜上に配設した
配線２１１とＭＯＳトランジスタのソース・ドレイン領
域２０７ａとの接続を行う際に、ソース・ドレイン領域
２０７ａとコンタクト孔２０９のマスク目合わせ余裕が
不十分で、コンタクトが素子分離の領域に掛かってしま
ったとしても、層間絶縁膜２０８を構成するシリコン酸
化膜に比べてエッチングの進まない窒化珪素膜２０３に
よって素子分離溝２０２の側壁のシリコン基板は保護さ
れる。このために、配線２１１とシリコン基板２０１が
短絡することはない。
【００１１】
【発明が解決しようとする課題】確かに、第２の従来例
は第１の従来例の技術的課題を解決する。しかし、この
第２の従来例の技術においては、シリコン基板に形成し
た素子分離溝２０２内部の基板表面に窒化珪素膜２０３
を直接堆積させているため、以後の工程における熱履歴
によって素子分離溝２０２内のシリコン基板表面近傍に
結晶欠陥が発生し、ソース・ドレイン領域となる拡散層
から基板への漏れ電流が増加するという問題が生じる。
は第１の従来例の技術的課題を解決する。しかし、この
第２の従来例の技術においては、シリコン基板に形成し
た素子分離溝２０２内部の基板表面に窒化珪素膜２０３
を直接堆積させているため、以後の工程における熱履歴
によって素子分離溝２０２内のシリコン基板表面近傍に
結晶欠陥が発生し、ソース・ドレイン領域となる拡散層
から基板への漏れ電流が増加するという問題が生じる。
【００１２】これは、窒化珪素膜２０３は、シリコン酸
化膜に比べて極めて弾性強度が大きく、シリコン基板上
に直接堆積したのちに熱変化が加わると、シリコン内に
熱応力が発生して結晶欠陥が生じるためである。
化膜に比べて極めて弾性強度が大きく、シリコン基板上
に直接堆積したのちに熱変化が加わると、シリコン内に
熱応力が発生して結晶欠陥が生じるためである。
【００１３】このような拡散層から基板への漏れ電流
は、半導体装置の動作待機時における消費電力を増加さ
せるばかりでなく、ＣＭＯＳ構成の半導体装置において
はラッチアップを誘発するなど、信頼性を劣化させる大
きな原因となる。
は、半導体装置の動作待機時における消費電力を増加さ
せるばかりでなく、ＣＭＯＳ構成の半導体装置において
はラッチアップを誘発するなど、信頼性を劣化させる大
きな原因となる。
【００１４】本発明の目的は、このような従来の技術の
問題点を解決し、シリコン基板内に結晶欠陥を発生され
ることなく、高密度化に適したトレンチ素子分離構造の
半導体装置およびその製造方法を提供することにある。
問題点を解決し、シリコン基板内に結晶欠陥を発生され
ることなく、高密度化に適したトレンチ素子分離構造の
半導体装置およびその製造方法を提供することにある。
【００１５】
【課題を解決するための手段】このために本発明の半導
体装置では、半導体基板の所定の領域にトレンチ素子分
離領域を有する半導体装置において、その内壁が第１の
絶縁膜で覆われたトレンチ内に第２の絶縁膜と第３の絶
縁膜とがこの順に積層して埋込まれている。
体装置では、半導体基板の所定の領域にトレンチ素子分
離領域を有する半導体装置において、その内壁が第１の
絶縁膜で覆われたトレンチ内に第２の絶縁膜と第３の絶
縁膜とがこの順に積層して埋込まれている。
【００１６】ここで、前記第３の絶縁膜の表面は前記半
導体基板の表面よりも下に位置するように形成されてい
る。
導体基板の表面よりも下に位置するように形成されてい
る。
【００１７】また、前記第３の絶縁膜および半導体基板
を被覆するように層間絶縁膜が形成されており、前記層
間絶縁膜がシリコン酸化膜で構成され、前記第３の絶縁
膜がシリコンオキシナイトライド膜、シリコン窒化膜あ
るいは過剰シリコンを含有するシリコン酸化膜で構成さ
れている。
を被覆するように層間絶縁膜が形成されており、前記層
間絶縁膜がシリコン酸化膜で構成され、前記第３の絶縁
膜がシリコンオキシナイトライド膜、シリコン窒化膜あ
るいは過剰シリコンを含有するシリコン酸化膜で構成さ
れている。
【００１８】あるいは、本発明の半導体装置では、一導
電型の半導体基板の所定の領域にトレンチ素子分離領域
を有する半導体装置において、その内壁が第１の絶縁膜
で覆われたトレンチ内に第２の絶縁膜が埋込まれ、前記
トレンチの開口部である上部領域の側壁の半導体基板に
逆導電型の拡散層が形成されている。
電型の半導体基板の所定の領域にトレンチ素子分離領域
を有する半導体装置において、その内壁が第１の絶縁膜
で覆われたトレンチ内に第２の絶縁膜が埋込まれ、前記
トレンチの開口部である上部領域の側壁の半導体基板に
逆導電型の拡散層が形成されている。
【００１９】ここで、前記トレンチの開口部領域の側壁
にサイドウォール絶縁膜が形成されている。
にサイドウォール絶縁膜が形成されている。
【００２０】そして、本発明の半導体装置の製造方法
は、半導体基板の一主面にトレンチを形成する工程と、
前記トレンチの内壁を熱酸化する工程と、前記トレンチ
内部を二酸化珪素を主成分とする埋込み絶縁膜で充填す
る工程と、前記半導体基板の主面より低い位置まで前記
埋込み絶縁膜をエッチバックする工程と、前記トレンチ
の開口部を窒化珪素を主成分とするキャップ絶縁層で充
填する工程とを含む。
は、半導体基板の一主面にトレンチを形成する工程と、
前記トレンチの内壁を熱酸化する工程と、前記トレンチ
内部を二酸化珪素を主成分とする埋込み絶縁膜で充填す
る工程と、前記半導体基板の主面より低い位置まで前記
埋込み絶縁膜をエッチバックする工程と、前記トレンチ
の開口部を窒化珪素を主成分とするキャップ絶縁層で充
填する工程とを含む。
【００２１】ここで、前記トレンチの開口部を窒化珪素
を主成分とするキャップ絶縁層で充填する工程は、前記
トレンチの開口部を覆うように窒化珪素を主成分とする
絶縁膜を被着形成する工程と、前記トレンチの開口部を
マスクするようにレジストパターンを形成する工程と、
前記レジストパターンをマスクにして前記絶縁膜を異方
性エッチングする工程と、前記レジストパターンを除去
する工程と、残存する前記絶縁膜のうち前記半導体基板
の表面よりも上にある部分を化学研磨で除去する工程と
を含む。
を主成分とするキャップ絶縁層で充填する工程は、前記
トレンチの開口部を覆うように窒化珪素を主成分とする
絶縁膜を被着形成する工程と、前記トレンチの開口部を
マスクするようにレジストパターンを形成する工程と、
前記レジストパターンをマスクにして前記絶縁膜を異方
性エッチングする工程と、前記レジストパターンを除去
する工程と、残存する前記絶縁膜のうち前記半導体基板
の表面よりも上にある部分を化学研磨で除去する工程と
を含む。
【００２２】あるいは、本発明の半導体装置の製造方法
は、一導電型の半導体基板の一主面にトレンチを形成す
る工程と、前記トレンチの内壁を熱酸化する工程と、前
記トレンチ内部を二酸化珪素を主成分とする埋込み絶縁
膜で充填する工程と、前記半導体基板の主面より低い位
置まで前記埋込み絶縁膜をエッチバックする工程と、前
記半導体基板の主面と前記トレンチ側壁のうち露出した
半導体基板とに逆導電型の拡散層を形成する工程と、前
記露出したトレンチ側壁の半導体基板にサイドウォール
絶縁膜を形成する工程とを含む。
は、一導電型の半導体基板の一主面にトレンチを形成す
る工程と、前記トレンチの内壁を熱酸化する工程と、前
記トレンチ内部を二酸化珪素を主成分とする埋込み絶縁
膜で充填する工程と、前記半導体基板の主面より低い位
置まで前記埋込み絶縁膜をエッチバックする工程と、前
記半導体基板の主面と前記トレンチ側壁のうち露出した
半導体基板とに逆導電型の拡散層を形成する工程と、前
記露出したトレンチ側壁の半導体基板にサイドウォール
絶縁膜を形成する工程とを含む。
【００２３】あるいは、本発明の半導体装置の製造方法
は、一導電型の半導体基板の一主面にトレンチを形成す
る工程と、前記トレンチの内壁を熱酸化する工程と、前
記トレンチ内部を二酸化珪素を主成分とする埋込み絶縁
膜で充填する工程と、前記埋込み絶縁膜を覆うように層
間絶縁膜を堆積させた後、前記層間絶縁膜を貫通するコ
ンタクト孔を形成する工程と、前記コンタクト孔によっ
て露出した前記半導体基板の一主面および前記トレンチ
の側壁の半導体基板に前記コンタクト孔を通して逆導電
型の不純物をイオン注入するする工程とを含む。
は、一導電型の半導体基板の一主面にトレンチを形成す
る工程と、前記トレンチの内壁を熱酸化する工程と、前
記トレンチ内部を二酸化珪素を主成分とする埋込み絶縁
膜で充填する工程と、前記埋込み絶縁膜を覆うように層
間絶縁膜を堆積させた後、前記層間絶縁膜を貫通するコ
ンタクト孔を形成する工程と、前記コンタクト孔によっ
て露出した前記半導体基板の一主面および前記トレンチ
の側壁の半導体基板に前記コンタクト孔を通して逆導電
型の不純物をイオン注入するする工程とを含む。
【００２４】ここで、前記イオン注入は回転斜めイオン
注入の方法で行われる。
注入の方法で行われる。
【００２５】本発明の半導体装置では、トレンチの開口
部に形成されるキャップ絶縁層が、コンタクト孔形成時
に埋込み絶縁膜がエッチングされるのを防止する。
部に形成されるキャップ絶縁層が、コンタクト孔形成時
に埋込み絶縁膜がエッチングされるのを防止する。
【００２６】あるいは、コンタクト孔形成時に埋込み絶
縁膜がエッチングされトレンチの側壁が露出しても、こ
の露出した領域の半導体基板に拡散層が形成されてい
る。このため、コンタクト孔がトレンチ上に掛かった場
合でも、コンタクト孔に充填される導電性材料と半導体
基板とが接続することはない。
縁膜がエッチングされトレンチの側壁が露出しても、こ
の露出した領域の半導体基板に拡散層が形成されてい
る。このため、コンタクト孔がトレンチ上に掛かった場
合でも、コンタクト孔に充填される導電性材料と半導体
基板とが接続することはない。
【００２７】また、トレンチ素子分離の領域となるトレ
ンチ内部の大部分には熱応力の小さい絶縁膜が埋込まれ
る。このため、半導体基板への熱応力は小さく、結晶欠
陥が発生しにくなる。
ンチ内部の大部分には熱応力の小さい絶縁膜が埋込まれ
る。このため、半導体基板への熱応力は小さく、結晶欠
陥が発生しにくなる。
【００２８】
【発明の実施の形態】次に、本発明の第１の実施の形態
について図１乃至図４に基づいて説明する。図１は本発
明をＮチャネル型ＭＯＳトランジスタに適用した場合の
縦断面図である。また、図２乃至図４はその製造工程順
の断面図である。
について図１乃至図４に基づいて説明する。図１は本発
明をＮチャネル型ＭＯＳトランジスタに適用した場合の
縦断面図である。また、図２乃至図４はその製造工程順
の断面図である。
【００２９】図１に示すように、導電型がＰ型のシリコ
ン基板１に形成した素子分離を目的とした素子分離溝２
の表面には、第１の絶縁膜として、熱酸化膜３が形成さ
れている。そして、素子分離溝２の内部には、ＣＶＤ法
でのシリコン酸化膜からなる埋込み絶縁膜４が充填され
ている。そして、第２の絶縁膜である埋込み絶縁膜４を
被覆するように、シリコン窒化膜等からなるキャップ絶
縁層５が埋設されている。このキャップ絶縁膜５が第３
の絶縁膜となる。
ン基板１に形成した素子分離を目的とした素子分離溝２
の表面には、第１の絶縁膜として、熱酸化膜３が形成さ
れている。そして、素子分離溝２の内部には、ＣＶＤ法
でのシリコン酸化膜からなる埋込み絶縁膜４が充填され
ている。そして、第２の絶縁膜である埋込み絶縁膜４を
被覆するように、シリコン窒化膜等からなるキャップ絶
縁層５が埋設されている。このキャップ絶縁膜５が第３
の絶縁膜となる。
【００３０】そして、素子分離の領域以外のシリコン基
板１表面には、通常のＭＯＳトランジスタと同様にゲー
ト絶縁膜６を挟んでゲート電極７が形成されており、Ｍ
ＯＳトランジスタのソース・ドレイン領域となる高濃度
不純物拡散層８，８ａが形成されている。さらに、シリ
コン基板１表面に形成されたＭＯＳトランジスタ上に
は、シリコン酸化膜を主成分とする層間絶縁膜９が形成
されている。
板１表面には、通常のＭＯＳトランジスタと同様にゲー
ト絶縁膜６を挟んでゲート電極７が形成されており、Ｍ
ＯＳトランジスタのソース・ドレイン領域となる高濃度
不純物拡散層８，８ａが形成されている。さらに、シリ
コン基板１表面に形成されたＭＯＳトランジスタ上に
は、シリコン酸化膜を主成分とする層間絶縁膜９が形成
されている。
【００３１】そして、層間絶縁膜９の所定の領域が開口
され、高濃度不純物拡散層８ａに達するコンタクト孔１
０が形成されている。さらに、このコンタクト孔１０に
コンタクトプラグ１１が充填され配線１２に接続されて
いる。
され、高濃度不純物拡散層８ａに達するコンタクト孔１
０が形成されている。さらに、このコンタクト孔１０に
コンタクトプラグ１１が充填され配線１２に接続されて
いる。
【００３２】次に、このようなトレンチ素子分離の製造
方法について図２乃至図４を参照して説明する。
方法について図２乃至図４を参照して説明する。
【００３３】まず、図２（ａ）のように、シリコン基板
１表面上に選択的に第１の保護絶縁膜１３と第２の保護
絶縁膜１４を積層して形成する。ここで、第１の保護絶
縁膜１３は熱酸化によって形成された５ｎｍ〜５０ｎｍ
程度の膜厚のシリコン酸化膜である。第２の保護絶縁膜
１４は、ＣＶＤ法による５０ｎｍ〜１００ｎｍ程度の膜
厚のシリコン窒化膜である。これらは、フォトリソグラ
フィ技術とドライエッチング技術を通しレジストマスク
１５でもって所望の形状にパターニングされた絶縁膜で
ある。
１表面上に選択的に第１の保護絶縁膜１３と第２の保護
絶縁膜１４を積層して形成する。ここで、第１の保護絶
縁膜１３は熱酸化によって形成された５ｎｍ〜５０ｎｍ
程度の膜厚のシリコン酸化膜である。第２の保護絶縁膜
１４は、ＣＶＤ法による５０ｎｍ〜１００ｎｍ程度の膜
厚のシリコン窒化膜である。これらは、フォトリソグラ
フィ技術とドライエッチング技術を通しレジストマスク
１５でもって所望の形状にパターニングされた絶縁膜で
ある。
【００３４】次に、図２（ｂ）のように、第１の保護絶
縁膜１３と第２の保護絶縁膜１４をエッチングマスクに
したシリコン基板１の異方性エッチングによって、素子
分離溝２，２ａを形成する。そして、図２（ｃ）に示す
ように、第２の保護絶縁膜１４を酸化マスクにして素子
分離溝２，２ａ表面を熱酸化して熱酸化膜３を形成す
る。ここで、熱酸化膜３の膜厚は５ｎｍ〜２０ｎｍ程度
になるように形成される。なお、シリコン基板１の表面
をドライエッチングし素子分離溝２，２ａを形成する場
合、素子分離溝の開口部よりも底部の寸法が小さくなる
ようにエッチングを行うと、以後の素子分離溝の埋込み
絶縁膜形成工程において膜中にボイドが生じることな
く、埋込みが容易になることがわかっている。
縁膜１３と第２の保護絶縁膜１４をエッチングマスクに
したシリコン基板１の異方性エッチングによって、素子
分離溝２，２ａを形成する。そして、図２（ｃ）に示す
ように、第２の保護絶縁膜１４を酸化マスクにして素子
分離溝２，２ａ表面を熱酸化して熱酸化膜３を形成す
る。ここで、熱酸化膜３の膜厚は５ｎｍ〜２０ｎｍ程度
になるように形成される。なお、シリコン基板１の表面
をドライエッチングし素子分離溝２，２ａを形成する場
合、素子分離溝の開口部よりも底部の寸法が小さくなる
ようにエッチングを行うと、以後の素子分離溝の埋込み
絶縁膜形成工程において膜中にボイドが生じることな
く、埋込みが容易になることがわかっている。
【００３５】次に、図２（ｃ）のように、バイアスＥＣ
ＲによるＣＶＤ法等によって全面に埋込み用の絶縁膜１
６を堆積する。そして、９００℃程度の温度での熱処理
を加える。
ＲによるＣＶＤ法等によって全面に埋込み用の絶縁膜１
６を堆積する。そして、９００℃程度の温度での熱処理
を加える。
【００３６】次に、図２（ｄ）に示すように、化学機械
研磨（ＣＭＰ）法を用いて、埋込み用の絶縁膜１６を研
磨除去し、埋込み絶縁膜４，４ａを形成する。このと
き、シリコン窒化膜である第２の保護絶縁膜１４はエッ
チングストッパとして機能する。なぜなら、第２の保護
絶縁膜１４の研磨速度がシリコン酸化膜である埋込み用
の絶縁膜１６のそれより小さくなるためである。
研磨（ＣＭＰ）法を用いて、埋込み用の絶縁膜１６を研
磨除去し、埋込み絶縁膜４，４ａを形成する。このと
き、シリコン窒化膜である第２の保護絶縁膜１４はエッ
チングストッパとして機能する。なぜなら、第２の保護
絶縁膜１４の研磨速度がシリコン酸化膜である埋込み用
の絶縁膜１６のそれより小さくなるためである。
【００３７】また、この図に示すように素子分離溝のパ
ターンに粗密がある場合、通常、溝幅が大きいところで
は溝幅の小さいところに比べて埋込み用の絶縁膜１６の
研磨量が多くなる現象が生じる。すなわち、溝幅の広い
素子分離溝２ａに充填される埋込み絶縁膜４ａの表面
は、ＣＭＰ処理後、溝幅の狭い素子分離溝２に充填され
る埋込み絶縁膜４の表面より低い位置に形成される。
ターンに粗密がある場合、通常、溝幅が大きいところで
は溝幅の小さいところに比べて埋込み用の絶縁膜１６の
研磨量が多くなる現象が生じる。すなわち、溝幅の広い
素子分離溝２ａに充填される埋込み絶縁膜４ａの表面
は、ＣＭＰ処理後、溝幅の狭い素子分離溝２に充填され
る埋込み絶縁膜４の表面より低い位置に形成される。
【００３８】次に、図３（ａ）のように、希フッ酸系の
エッチング液によるウェットエッチングで埋込み絶縁膜
４，４ａ表面のエッチングを行う。このエッチバックの
工程で、埋込み絶縁膜４，４ａの表面の高さがシリコン
基板１の表面より５０ないし２００ｎｍ程度低い位置に
なるように後退させる。このようにして、凹部１７，１
７ａを形成した後、第２の保護絶縁膜１４を完全に除去
し第１の保護絶縁膜１３を露出させる。
エッチング液によるウェットエッチングで埋込み絶縁膜
４，４ａ表面のエッチングを行う。このエッチバックの
工程で、埋込み絶縁膜４，４ａの表面の高さがシリコン
基板１の表面より５０ないし２００ｎｍ程度低い位置に
なるように後退させる。このようにして、凹部１７，１
７ａを形成した後、第２の保護絶縁膜１４を完全に除去
し第１の保護絶縁膜１３を露出させる。
【００３９】次に、図３（ｂ）に示すように、シリコン
基板１表面を熱酸化してエッチバックの工程で露出する
素子分離溝２，２ａ上部に再度熱酸化膜３を形成する。
基板１表面を熱酸化してエッチバックの工程で露出する
素子分離溝２，２ａ上部に再度熱酸化膜３を形成する。
【００４０】次に、図３（ｃ）に示すように、ＣＶＤ法
などによって、シリコン基板１表面の全体を覆うように
キャップ用の絶縁膜１８を膜厚２００ｎｍ程度堆積し
て、素子分離溝２，２ａの開口部の凹部１７，１７ａを
完全に埋める。ここで、キャップ用の絶縁膜１８には、
シリコンオキシナトライド膜、過剰シリコンを含有する
シリコン酸化膜あるいはシリコン窒化膜等が用いられ
る。ここで、過剰シリコンを含有するシリコン酸化膜と
は、化学量論的なシリコン量より５〜１０原子％多くシ
リコン原子が含まれる二酸化シリコン膜のことである。
などによって、シリコン基板１表面の全体を覆うように
キャップ用の絶縁膜１８を膜厚２００ｎｍ程度堆積し
て、素子分離溝２，２ａの開口部の凹部１７，１７ａを
完全に埋める。ここで、キャップ用の絶縁膜１８には、
シリコンオキシナトライド膜、過剰シリコンを含有する
シリコン酸化膜あるいはシリコン窒化膜等が用いられ
る。ここで、過剰シリコンを含有するシリコン酸化膜と
は、化学量論的なシリコン量より５〜１０原子％多くシ
リコン原子が含まれる二酸化シリコン膜のことである。
【００４１】次に、図３（ｄ）に示すように、キャップ
用の絶縁膜１８上にレジストマスク１９を形成する。こ
こで、このレジストマスク１９のパターンは、素子分離
溝２，２ａのパターンの反転マスクを使って形成され
る。
用の絶縁膜１８上にレジストマスク１９を形成する。こ
こで、このレジストマスク１９のパターンは、素子分離
溝２，２ａのパターンの反転マスクを使って形成され
る。
【００４２】次に、図４（ａ）に示すように、レジスト
マスク１９をエッチングマスクにして、キャップ用の絶
縁膜１８を異方性エッチングなどによりパターニングす
る。このとき、素子分離溝２，２ａの端部または溝幅の
狭い箇所に、実効的に膜厚が厚くなっている突起２０が
できる。
マスク１９をエッチングマスクにして、キャップ用の絶
縁膜１８を異方性エッチングなどによりパターニングす
る。このとき、素子分離溝２，２ａの端部または溝幅の
狭い箇所に、実効的に膜厚が厚くなっている突起２０が
できる。
【００４３】次に、図４（ｂ）に示すように、突起２０
をＣＭＰを用いて研磨して、凹部１７，１７ａに埋込ま
れたキャップ用の絶縁膜以外のものを除去して、シリコ
ン基板表面の平坦化を行う。このようにして、キャップ
絶縁層５が形成される。
をＣＭＰを用いて研磨して、凹部１７，１７ａに埋込ま
れたキャップ用の絶縁膜以外のものを除去して、シリコ
ン基板表面の平坦化を行う。このようにして、キャップ
絶縁層５が形成される。
【００４４】以上に説明したように、シリコン基板１表
面の所定の領域に間口寸法の異なるトレンチ素子分離領
域が形成される。すなわち、素子分離溝２または２ａの
内壁に熱酸化膜３が形成され、この素子分離溝２，２ａ
の下部領域に埋込み絶縁膜４，４ａが、その上部領域に
キャップ絶縁層５がそれぞれ埋込まれる。
面の所定の領域に間口寸法の異なるトレンチ素子分離領
域が形成される。すなわち、素子分離溝２または２ａの
内壁に熱酸化膜３が形成され、この素子分離溝２，２ａ
の下部領域に埋込み絶縁膜４，４ａが、その上部領域に
キャップ絶縁層５がそれぞれ埋込まれる。
【００４５】図１に示したようなトレンチ素子分離領域
を有するＭＯＳトランジスタの形成では、以後、従来の
製法に従って、図１に示すように、ゲート絶縁膜６、ゲ
ート電極７、高濃度不純物拡散層８，８ａ、絶縁層間膜
９、コンタクト孔１０、コンタクトプラグ１１および配
線１２を形成する。
を有するＭＯＳトランジスタの形成では、以後、従来の
製法に従って、図１に示すように、ゲート絶縁膜６、ゲ
ート電極７、高濃度不純物拡散層８，８ａ、絶縁層間膜
９、コンタクト孔１０、コンタクトプラグ１１および配
線１２を形成する。
【００４６】ここで、コンタクト孔１０を開口する際に
は、層間絶縁膜９のエッチング速度がキャップ絶縁層５
のエッチング速度より大きくなる条件、すなわち、エッ
チング選択比の高いドライエッチング条件で絶縁層間膜
をエッチングする。このために、ドライエッチングガス
としてＣＨ2 Ｆ2 とＣＯの混合ガスが用いられる。
は、層間絶縁膜９のエッチング速度がキャップ絶縁層５
のエッチング速度より大きくなる条件、すなわち、エッ
チング選択比の高いドライエッチング条件で絶縁層間膜
をエッチングする。このために、ドライエッチングガス
としてＣＨ2 Ｆ2 とＣＯの混合ガスが用いられる。
【００４７】このようなトレンチ分離構造を用いれば、
コンタクト孔１０が素子分離溝上に掛かった場合でも素
子分離溝内部が掘れて配線とシリコン基板間が短絡する
ことはない。また、素子分離領域となる素子分離溝内部
の大部分には酸化膜が埋め込まれている上、キャップ絶
縁層とシリコン基板との間には熱酸化膜が挟んであるた
め、シリコン基板への熱応力が小さく、結晶欠陥が発生
しにくい。
コンタクト孔１０が素子分離溝上に掛かった場合でも素
子分離溝内部が掘れて配線とシリコン基板間が短絡する
ことはない。また、素子分離領域となる素子分離溝内部
の大部分には酸化膜が埋め込まれている上、キャップ絶
縁層とシリコン基板との間には熱酸化膜が挟んであるた
め、シリコン基板への熱応力が小さく、結晶欠陥が発生
しにくい。
【００４８】また、本発明の製造方法によれば、図１に
示したようにキャップ絶縁層５を素子分離溝内部に埋め
込むことができるため、ゲート電極下を平坦化すること
ができる。よって、ゲート電極をパターニングするため
のフォトリソグラフィ工程で、レジスト膜厚の変化やハ
レーションなどの影響を最小限に抑え、さらに微細な加
工が可能となる。
示したようにキャップ絶縁層５を素子分離溝内部に埋め
込むことができるため、ゲート電極下を平坦化すること
ができる。よって、ゲート電極をパターニングするため
のフォトリソグラフィ工程で、レジスト膜厚の変化やハ
レーションなどの影響を最小限に抑え、さらに微細な加
工が可能となる。
【００４９】次に、本発明の第２の実施の形態について
図５乃至図７に基づいて以下説明する。
図５乃至図７に基づいて以下説明する。
【００５０】図５は本発明の別のトレンチ素子分離をＭ
ＯＳトランジスタに適用した場合の断面図である。ま
た、図６および図７はその製造工程順の断面図である。
ここで、第１の実施の形態と同一のものは同一の符号で
示される。
ＯＳトランジスタに適用した場合の断面図である。ま
た、図６および図７はその製造工程順の断面図である。
ここで、第１の実施の形態と同一のものは同一の符号で
示される。
【００５１】導電型がＰ型のシリコン基板１に形成した
素子分離溝２内部のうち表面から１０ないし１００ｎｍ
より深い下部領域に埋込み絶縁膜４が充填されており、
埋込み絶縁膜４と素子分離溝２側面の間には熱酸化膜３
が挟まれている。また、残りの上部領域の側壁にはサイ
ドウォール絶縁膜として絶縁膜スペーサ２１が形成され
ている。そして、素子分離溝２の開口部である上部領域
の側面に低濃度不純物拡散層２２が形成されている。
素子分離溝２内部のうち表面から１０ないし１００ｎｍ
より深い下部領域に埋込み絶縁膜４が充填されており、
埋込み絶縁膜４と素子分離溝２側面の間には熱酸化膜３
が挟まれている。また、残りの上部領域の側壁にはサイ
ドウォール絶縁膜として絶縁膜スペーサ２１が形成され
ている。そして、素子分離溝２の開口部である上部領域
の側面に低濃度不純物拡散層２２が形成されている。
【００５２】そして、トレンチ素子分離領域以外のシリ
コン基板１表面には、通常のＭＯＳトランジスタと同様
にゲート絶縁膜６を挟んでゲート電極７が形成されてお
り、ゲート電極７の側面にはシリコン酸化膜からなる絶
縁膜スペーサ２４が形成されている。また、ＭＯＳトラ
ンジスタのソース・ドレイン領域となるべき低濃度不純
物拡散層２３と高濃度不純物拡散層８，８ａによってＬ
ＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ Ｄｒａｉｎ）構造が
形成されている。なお、低濃度不純物拡散層２２は素子
分離溝２の側面のうち高濃度不純物拡散層８ａよりも深
い領域に形成されている。このため、素子分離溝２側面
の近傍の拡散層深さが他の領域に比べ実効的に深くなっ
ている。
コン基板１表面には、通常のＭＯＳトランジスタと同様
にゲート絶縁膜６を挟んでゲート電極７が形成されてお
り、ゲート電極７の側面にはシリコン酸化膜からなる絶
縁膜スペーサ２４が形成されている。また、ＭＯＳトラ
ンジスタのソース・ドレイン領域となるべき低濃度不純
物拡散層２３と高濃度不純物拡散層８，８ａによってＬ
ＤＤ（ＬｉｇｈｔｌｙＤｏｐｅｄ Ｄｒａｉｎ）構造が
形成されている。なお、低濃度不純物拡散層２２は素子
分離溝２の側面のうち高濃度不純物拡散層８ａよりも深
い領域に形成されている。このため、素子分離溝２側面
の近傍の拡散層深さが他の領域に比べ実効的に深くなっ
ている。
【００５３】そして、シリコン基板１上に形成されたＭ
ＯＳトランジスタの上には、シリコン酸化膜を主成分と
する層間絶縁膜９が形成されており、層間絶縁膜９上に
は配線１２が形成され、層間絶縁膜９を貫通して高濃度
不純物拡散層８ａと配線１２とを接続するコンタクトプ
ラグ１１がコンタクト孔１０内に充填されている。
ＯＳトランジスタの上には、シリコン酸化膜を主成分と
する層間絶縁膜９が形成されており、層間絶縁膜９上に
は配線１２が形成され、層間絶縁膜９を貫通して高濃度
不純物拡散層８ａと配線１２とを接続するコンタクトプ
ラグ１１がコンタクト孔１０内に充填されている。
【００５４】次に、以上に説明したような構造を実現す
るための製造方法について図６と図７に従って説明す
る。
るための製造方法について図６と図７に従って説明す
る。
【００５５】まず、第１の実施の形態で説明したのと同
様の方法で、シリコン基板１表面の所定の領域にパター
ニングされた素子分離溝２を形成し、素子分離溝２の内
壁およびシリコン基板１の表面に熱酸化膜３を形成す
る。そして、第２の保護絶縁膜１４をエッチングストッ
パにしたＣＭＰ法で、素子分離溝２内部に埋込み絶縁膜
４を充填する。このときの断面図が図６（ａ）である。
様の方法で、シリコン基板１表面の所定の領域にパター
ニングされた素子分離溝２を形成し、素子分離溝２の内
壁およびシリコン基板１の表面に熱酸化膜３を形成す
る。そして、第２の保護絶縁膜１４をエッチングストッ
パにしたＣＭＰ法で、素子分離溝２内部に埋込み絶縁膜
４を充填する。このときの断面図が図６（ａ）である。
【００５６】次に、図６（ｂ）に示したように、埋込み
絶縁膜４をエッチバックした後、第２の保護絶縁膜１４
とシリコン基板１表面の熱酸化膜３をウェットエッチン
グで除去する。このとき、熱酸化膜３および埋込み絶縁
膜４は、できるだけシリコン基板表面と同じ高さになる
ようにエッチバック量を設計するのが望ましいが、埋込
み絶縁膜４の方が低くなってもかまわない。
絶縁膜４をエッチバックした後、第２の保護絶縁膜１４
とシリコン基板１表面の熱酸化膜３をウェットエッチン
グで除去する。このとき、熱酸化膜３および埋込み絶縁
膜４は、できるだけシリコン基板表面と同じ高さになる
ようにエッチバック量を設計するのが望ましいが、埋込
み絶縁膜４の方が低くなってもかまわない。
【００５７】次に、図６（ｃ）に示すように、シリコン
基板１の主表面にゲート絶縁膜６およびゲート電極７を
形成する。
基板１の主表面にゲート絶縁膜６およびゲート電極７を
形成する。
【００５８】次に、図６（ｄ）に示したように、ドライ
エッチングまたはウェットエッチングによって、素子分
離溝２に充填された埋込み絶縁膜４および内壁に成長さ
れた熱酸化膜３をエッチバックして、これらの表面がシ
リコン基板１の表面よりも低い位置まで後退させ、凹部
１７を形成する。
エッチングまたはウェットエッチングによって、素子分
離溝２に充填された埋込み絶縁膜４および内壁に成長さ
れた熱酸化膜３をエッチバックして、これらの表面がシ
リコン基板１の表面よりも低い位置まで後退させ、凹部
１７を形成する。
【００５９】次に、図７（ａ）に示したように、ドーズ
量が１ｘ１０13イオン／ｃｍ2 〜１ｘ１０15イオン／ｃ
ｍ2 程度の砒素あるいは隣の不純物イオン２５を全面に
回転斜めイオン注入し、露出したシリコン基板１の主表
面と素子分離溝２の上部領域の側面に低濃度不純物拡散
層２３，２２を形成する。
量が１ｘ１０13イオン／ｃｍ2 〜１ｘ１０15イオン／ｃ
ｍ2 程度の砒素あるいは隣の不純物イオン２５を全面に
回転斜めイオン注入し、露出したシリコン基板１の主表
面と素子分離溝２の上部領域の側面に低濃度不純物拡散
層２３，２２を形成する。
【００６０】次に、図７（ｂ）に示すように、全面にＣ
ＶＤ法でシリコン酸化膜を堆積した後、異方性エッチン
グを行って、ゲート電極７と露出した素子分離溝２の開
口部である上部領域の側壁に絶縁膜スペーサ２４，２１
を形成する。その後、全面に再び１ｘ１０15イオン／ｃ
ｍ2 〜１ｘ１０16イオン／ｃｍ2 程度の砒素等の不純物
イオン２６を注入し熱処理を加えて、ＭＯＳトランジス
タのソース・ドレイン領域なる高濃度不純物拡散層８，
８ａを形成する。
ＶＤ法でシリコン酸化膜を堆積した後、異方性エッチン
グを行って、ゲート電極７と露出した素子分離溝２の開
口部である上部領域の側壁に絶縁膜スペーサ２４，２１
を形成する。その後、全面に再び１ｘ１０15イオン／ｃ
ｍ2 〜１ｘ１０16イオン／ｃｍ2 程度の砒素等の不純物
イオン２６を注入し熱処理を加えて、ＭＯＳトランジス
タのソース・ドレイン領域なる高濃度不純物拡散層８，
８ａを形成する。
【００６１】以後は従来の製造方法に従って、図５に示
したように、絶縁層間膜９、コンタクト孔１０、コンタ
クトプラグ１１および配線１２を形成する。
したように、絶縁層間膜９、コンタクト孔１０、コンタ
クトプラグ１１および配線１２を形成する。
【００６２】このようなトレンチ素子分離構造を用いれ
ば、コンタクト孔１０が素子分離溝２上に掛かり素子分
離溝２内部の絶縁膜がエッチングされても、コンタクト
プラグ１１は、素子分離溝２の上部領域の側面に設けら
れた低濃度不純物拡散層２２に接続される。このため
に、先述したような、シリコン基板１とコンタクトプラ
グ１１の短絡が生じることは無い。
ば、コンタクト孔１０が素子分離溝２上に掛かり素子分
離溝２内部の絶縁膜がエッチングされても、コンタクト
プラグ１１は、素子分離溝２の上部領域の側面に設けら
れた低濃度不純物拡散層２２に接続される。このため
に、先述したような、シリコン基板１とコンタクトプラ
グ１１の短絡が生じることは無い。
【００６３】また、素子分離領域となる素子分離溝２内
部には熱応力の大きな絶縁膜は充填されていない。この
ために、第１の実施の形態の場合より、シリコン基板１
への熱応力が小さくなり結晶欠陥の発生は非常に少なく
なる。
部には熱応力の大きな絶縁膜は充填されていない。この
ために、第１の実施の形態の場合より、シリコン基板１
への熱応力が小さくなり結晶欠陥の発生は非常に少なく
なる。
【００６４】次に、本発明の第３の実施の形態について
図８に基づいて説明する。この場合は、本発明の製造工
程を説明する。図８は本発明の別のトレンチ素子分離を
ＭＯＳトランジスタに適用する場合の製造工程順の断面
図である。ここで、第１あるいは第２の実施の形態と同
一のものは同一の符号で示される。
図８に基づいて説明する。この場合は、本発明の製造工
程を説明する。図８は本発明の別のトレンチ素子分離を
ＭＯＳトランジスタに適用する場合の製造工程順の断面
図である。ここで、第１あるいは第２の実施の形態と同
一のものは同一の符号で示される。
【００６５】まず、第１の実施の形態と同様の方法で、
シリコン基板１上の所定の領域に、素子分離溝２を形成
し、その内部に熱酸化膜３と埋込み絶縁膜４を充填す
る。また、シリコン基板１の主表面にゲート絶縁膜６を
形成し、その上にゲート電極７を形成する。
シリコン基板１上の所定の領域に、素子分離溝２を形成
し、その内部に熱酸化膜３と埋込み絶縁膜４を充填す
る。また、シリコン基板１の主表面にゲート絶縁膜６を
形成し、その上にゲート電極７を形成する。
【００６６】次に、図８（ａ）に示すように、通常のＭ
ＯＳトランジスタの製造工程に従って、低濃度不純物拡
散層２３を形成した後、ゲート電極７の側面の絶縁膜ス
ペーサ２４、高濃度不純物拡散層８，８ａを形成する。
ＯＳトランジスタの製造工程に従って、低濃度不純物拡
散層２３を形成した後、ゲート電極７の側面の絶縁膜ス
ペーサ２４、高濃度不純物拡散層８，８ａを形成する。
【００６７】次に、図８（ｂ）に示すように、全面にＣ
ＶＤ法で層間絶縁膜９を堆積する。そして、コンタクト
孔１０を層間絶縁膜９を貫通して開口した後、砒素また
は隣の不純物イオン２７を、入射角度が３〜３０度程度
の比較的浅い角度で回転傾めイオン注入する。
ＶＤ法で層間絶縁膜９を堆積する。そして、コンタクト
孔１０を層間絶縁膜９を貫通して開口した後、砒素また
は隣の不純物イオン２７を、入射角度が３〜３０度程度
の比較的浅い角度で回転傾めイオン注入する。
【００６８】ここで、コンタクト孔１０を形成した際に
目合わせズレなどの原因でコンタクト孔１０が素子分離
溝２に掛かり、素子分離溝２内部の絶縁膜が掘れてしま
った場合、この傾斜注入された砒素または隣の不純物に
よって素子分離溝２の側壁に低濃度不純物拡散層２２が
形成される。
目合わせズレなどの原因でコンタクト孔１０が素子分離
溝２に掛かり、素子分離溝２内部の絶縁膜が掘れてしま
った場合、この傾斜注入された砒素または隣の不純物に
よって素子分離溝２の側壁に低濃度不純物拡散層２２が
形成される。
【００６９】最後に、図８（ｃ）に示すように、コンタ
クト孔１０の内部にタングステンなどの導電性材料を埋
込みコンタクトプラグ１１を形成する。そして、層間絶
縁膜９上にコンタクトプラグ１１と接続する配線１２を
配設する。
クト孔１０の内部にタングステンなどの導電性材料を埋
込みコンタクトプラグ１１を形成する。そして、層間絶
縁膜９上にコンタクトプラグ１１と接続する配線１２を
配設する。
【００７０】以上に説明したようにしてトレンチ素子分
離領域を有するＭＯＳトランジスタが形成される。すな
わち、シリコン基板１上の所定の領域の素子分離溝２の
内壁に熱酸化膜３が形成され、コンタクト孔１０にセル
フアラインに低濃度不純物拡散層２２が形成される。そ
して、コンタクトプラグ１１はこの低濃度不純物拡散層
２２と接続される。
離領域を有するＭＯＳトランジスタが形成される。すな
わち、シリコン基板１上の所定の領域の素子分離溝２の
内壁に熱酸化膜３が形成され、コンタクト孔１０にセル
フアラインに低濃度不純物拡散層２２が形成される。そ
して、コンタクトプラグ１１はこの低濃度不純物拡散層
２２と接続される。
【００７１】上述したとおり、傾斜注入された砒素また
は隣によって素子分離溝２の側面にＮ型の拡散層が形成
されているためシリコン基板１と配線１２間が短絡する
ことはない。また、第２の実施の形態と同様に、シリコ
ン基板への熱応力が小さくできるので、結晶欠陥が発生
しにくい。
は隣によって素子分離溝２の側面にＮ型の拡散層が形成
されているためシリコン基板１と配線１２間が短絡する
ことはない。また、第２の実施の形態と同様に、シリコ
ン基板への熱応力が小さくできるので、結晶欠陥が発生
しにくい。
【００７２】以上の実施の形態ではＭＯＳトランジスタ
がＮチャネル型の場合について説明されている。このＭ
ＯＳトランジスタがＰチャネル型でも本発明は同様に適
用できるものである。但し、この場合には、不純物イオ
ンの傾斜注入においてボロンイオンが使用される。
がＮチャネル型の場合について説明されている。このＭ
ＯＳトランジスタがＰチャネル型でも本発明は同様に適
用できるものである。但し、この場合には、不純物イオ
ンの傾斜注入においてボロンイオンが使用される。
【００７３】
【発明の効果】以上説明したように、本発明の半導体装
置では、半導体基板の所定の領域にトレンチ素子分離を
有する半導体装置において、その内壁が第１の絶縁膜で
覆われたトレンチ内に第２の絶縁膜と第３の絶縁膜とが
この順に積層して埋込まれる。あるいは、一導電型の半
導体基板の所定の領域にトレンチ素子分離を有する半導
体装置において、その内壁が第１の絶縁膜で覆われたト
レンチ内に第２の絶縁膜が埋込まれ、前記トレンチの上
部領域の側壁の半導体基板に逆導電型の拡散層が形成さ
れる。
置では、半導体基板の所定の領域にトレンチ素子分離を
有する半導体装置において、その内壁が第１の絶縁膜で
覆われたトレンチ内に第２の絶縁膜と第３の絶縁膜とが
この順に積層して埋込まれる。あるいは、一導電型の半
導体基板の所定の領域にトレンチ素子分離を有する半導
体装置において、その内壁が第１の絶縁膜で覆われたト
レンチ内に第２の絶縁膜が埋込まれ、前記トレンチの上
部領域の側壁の半導体基板に逆導電型の拡散層が形成さ
れる。
【００７４】このために、フォトリソグラフィ工程での
目合わせズレなどが原因で、コンタクト孔がトレンチ素
子分離領域に掛かった場合でも、コンタクト孔に充填さ
れるコンタクトプラグあるいは配線と半導体基板とが短
絡するようなことは完全に防止される。
目合わせズレなどが原因で、コンタクト孔がトレンチ素
子分離領域に掛かった場合でも、コンタクト孔に充填さ
れるコンタクトプラグあるいは配線と半導体基板とが短
絡するようなことは完全に防止される。
【００７５】また、第３の絶縁膜であるキャップ絶縁層
が半導体基板に直接接触しないような構造になっている
ため、半導体基板への熱応力が小さくなり、結晶欠陥の
発生が防止されるようになる。
が半導体基板に直接接触しないような構造になっている
ため、半導体基板への熱応力が小さくなり、結晶欠陥の
発生が防止されるようになる。
【００７６】以上のようにして、半導体基板内に結晶欠
陥を発生されることなく、高密度化に適したトレンチ素
子分離構造を有する半導体装置が容易に形成できるよう
になる。
陥を発生されることなく、高密度化に適したトレンチ素
子分離構造を有する半導体装置が容易に形成できるよう
になる。
【図１】本発明の第１の実施の形態を説明するための断
面図である。
面図である。
【図２】上記第１の実施の形態での製造工程順の断面図
である。
である。
【図３】上記第１の実施の形態での製造工程順の断面図
である。
である。
【図４】上記第１の実施の形態での製造工程順の断面図
である。
である。
【図５】本発明の第２の実施の形態を説明するための断
面図である。
面図である。
【図６】上記本発明の第２の実施での製造工程順の断面
図である。
図である。
【図７】上記本発明の第２の実施での製造工程順の断面
図である。
図である。
【図８】本発明の第３の実施の形態を説明する製造工程
順の断面図である。
順の断面図である。
【図９】従来の技術を説明するための断面図である。
【図１０】従来の技術を説明するための断面図である。
１，１０１，２０１ シリコン基板 ２，２ａ，１０２，２０２ 素子分離溝 ３ 熱酸化膜 ４，４ａ，１０３，２０４ 埋込み絶縁膜 ５ キャップ絶縁層 ６，１０４，２０５ ゲート絶縁膜 ７，１０５，２０６ ゲート電極 ８，８ａ 高濃度不純物拡散層 ９，１０７，２０８ 層間絶縁膜 １０，１０８，２０９ コンタクト孔 １１，１０９，２１０ コンタクトプラグ １２，１１０，２１０ 配線 １３ 第１の保護絶縁膜 １４ 第２の保護絶縁膜 １５，１９ レジストマスク １６ 埋込み用の絶縁膜 １７，１７ａ 凹部 １８ キャップ用の絶縁膜 ２０ 突起 ２１，２４ 絶縁膜スペーサ ２２，２３ 低濃度不純物拡散層 ２５，２６，２７ 不純物イオン １０６，１０６ａ，２０７，２０７ａ ソース・ドレ
イン領域 ２０３ 窒化珪素膜
イン領域 ２０３ 窒化珪素膜
Claims (7)
- 【請求項１】 半導体基板の所定の領域にトレンチ素子
分離領域を有する半導体装置において、その内壁が第１
の絶縁膜で覆われた前記トレンチ内に第２の絶縁膜と第
３の絶縁膜とがこの順に積層して埋込まれ、前記第３の
絶縁膜の表面が前記半導体基板の表面よりも下に位置す
るように形成されていることを特徴とする半導体装置。 - 【請求項２】 前記第３の絶縁膜および半導体基板を被
覆するように層間絶縁膜が形成されており、前記層間絶
縁膜がシリコン酸化膜で構成され、前記第３の絶縁膜が
シリコンオキシナイトライド膜、シリコン窒化膜あるい
は過剰シリコンを含有するシリコン酸化膜で構成されて
いることを特徴とする請求項１記載の半導体装置。 - 【請求項３】 一導電型の半導体基板の所定の領域にト
レンチ素子分離領域を有する半導体装置において、その
内壁が第１の絶縁膜で覆われた前記トレンチ内に第２の
絶縁膜が埋込まれ、前記トレンチの開口部領域の側壁の
半導体基板に逆導電型の拡散層が形成され、前記トレン
チの開口部領域の側壁にサイドウォール絶縁膜が形成さ
れていることを特徴とする半導体装置。 - 【請求項４】 半導体基板の一主面にトレンチを形成す
る工程と、前記トレンチの内壁を熱酸化する工程と、前
記トレンチ内部を二酸化珪素を主成分とする埋込み絶縁
膜で充填する工程と、前記半導体基板の主面より低い位
置まで前記埋込み絶縁膜をエッチバックする工程と、前
記トレンチの開口部を窒化珪素を主成分とするキャップ
絶縁層で充填する工程とを含むトレンチ素子分離構造の
形成において、 前記トレンチの開口部を窒化珪素を主成分とするキャッ
プ絶縁層で充填する工程が、前記トレンチの開口部を覆
うように窒化珪素を主成分とする絶縁膜を被着形成する
工程と、前記トレンチの開口部をマスクするようにレジ
ストパターンを形成する工程と、前記レジストパターン
をマスクにして前記窒化珪素を主成分とする絶縁膜を異
方性エッチングする工程と、前記レジストパターンを除
去する工程と、残存する前記窒化珪素を主成分とする絶
縁膜のうち前記半導体基板の表面よりも上にある部分を
化学研磨で除去する工程とを含んでいることを特徴とす
る半導体装置の製造方法。 - 【請求項５】 一導電型の半導体基板の一主面にトレン
チを形成する工程と、前記トレンチの内壁を熱酸化する
工程と、前記トレンチ内部を二酸化珪素を主成分とする
埋込み絶縁膜で充填する工程と、前記半導体基板の主面
より低い位置まで前記埋込み絶縁膜をエッチバックする
工程と、前記半導体基板の主面と前記トレンチ側壁のう
ち露出した半導体基板とに逆導電型の拡散層を形成する
工程と、前記露出したトレンチ側壁の半導体基板にサイ
ドウォール絶縁膜を形成する工程と、含むことを特徴と
する半導体装置の製造方法。 - 【請求項６】 一導電型の半導体基板の一主面にトレン
チを形成する工程と、前記トレンチの内壁を熱酸化する
工程と、前記トレンチ内部を二酸化珪素を主成分とする
埋込み絶縁膜で充填する工程と、前記埋込み絶縁膜を覆
うように層間絶縁膜を堆積させた後、前記層間絶縁膜を
貫通するコンタクト孔を形成する工程と、前記コンタク
ト孔によって露出した前記半導体基板の一主面および前
記トレンチの側壁の半導体基板に前記コンタクト孔を通
して逆導電型の不純物をイオン注入するする工程と、を
含むことを特徴とする半導体装置の製造方法。 - 【請求項７】 前記イオン注入が回転斜めイオン注入の
方法で行われることを特徴とする請求項６記載の半導体
装置の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9044134A JP3058112B2 (ja) | 1997-02-27 | 1997-02-27 | 半導体装置およびその製造方法 |
| CN98100559.4A CN1192585A (zh) | 1997-02-27 | 1998-02-20 | 半导体器件及其制造方法 |
| US09/030,906 US6373119B1 (en) | 1997-02-27 | 1998-02-26 | Semiconductor device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9044134A JP3058112B2 (ja) | 1997-02-27 | 1997-02-27 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10242259A JPH10242259A (ja) | 1998-09-11 |
| JP3058112B2 true JP3058112B2 (ja) | 2000-07-04 |
Family
ID=12683165
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9044134A Expired - Lifetime JP3058112B2 (ja) | 1997-02-27 | 1997-02-27 | 半導体装置およびその製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6373119B1 (ja) |
| JP (1) | JP3058112B2 (ja) |
| CN (1) | CN1192585A (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6365946B1 (en) * | 1999-05-13 | 2002-04-02 | Stmicroelectronics, Inc. | Integrated-circuit isolation structure and method for forming the same |
| KR100326942B1 (ko) * | 2000-01-21 | 2002-03-13 | 윤종용 | 무경계 콘택 구조체 및 그 형성방법 |
| US6645867B2 (en) * | 2001-05-24 | 2003-11-11 | International Business Machines Corporation | Structure and method to preserve STI during etching |
| US6864547B2 (en) * | 2001-06-15 | 2005-03-08 | Agere Systems Inc. | Semiconductor device having a ghost source/drain region and a method of manufacture therefor |
| US7098515B1 (en) * | 2001-08-21 | 2006-08-29 | Lsi Logic Corporation | Semiconductor chip with borderless contact that avoids well leakage |
| JP4237561B2 (ja) * | 2003-07-04 | 2009-03-11 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
| KR100554828B1 (ko) * | 2004-04-08 | 2006-02-22 | 주식회사 하이닉스반도체 | 반도체 소자의 소자 분리막 형성 방법 |
| JP2005340327A (ja) * | 2004-05-25 | 2005-12-08 | Renesas Technology Corp | 半導体装置及びその製造方法 |
| JP2006351694A (ja) * | 2005-06-14 | 2006-12-28 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| US20070132056A1 (en) * | 2005-12-09 | 2007-06-14 | Advanced Analogic Technologies, Inc. | Isolation structures for semiconductor integrated circuit substrates and methods of forming the same |
| JP5446068B2 (ja) * | 2007-03-30 | 2014-03-19 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
| JP5525695B2 (ja) * | 2007-06-20 | 2014-06-18 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US20120292735A1 (en) | 2011-05-20 | 2012-11-22 | GLOBALFOUNDRIES Singapore Pte.Ltd. | Corner transistor suppression |
| US8629008B2 (en) * | 2012-01-11 | 2014-01-14 | International Business Machines Corporation | Electrical isolation structures for ultra-thin semiconductor-on-insulator devices |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS589333A (ja) | 1981-07-08 | 1983-01-19 | Hitachi Ltd | 半導体装置 |
| CA1204525A (en) * | 1982-11-29 | 1986-05-13 | Tetsu Fukano | Method for forming an isolation region for electrically isolating elements |
| JPS62190847A (ja) | 1986-02-18 | 1987-08-21 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH02303049A (ja) * | 1989-05-17 | 1990-12-17 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2932552B2 (ja) * | 1989-12-29 | 1999-08-09 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| JPH0521592A (ja) | 1991-07-12 | 1993-01-29 | Fujitsu Ltd | 半導体装置の製造方法及び半導体装置 |
| JPH0521591A (ja) | 1991-07-12 | 1993-01-29 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5244827A (en) * | 1991-10-31 | 1993-09-14 | Sgs-Thomson Microelectronics, Inc. | Method for planarized isolation for cmos devices |
| JP3095489B2 (ja) * | 1991-11-29 | 2000-10-03 | 株式会社東芝 | 半導体装置とその製造方法 |
| KR0137974B1 (ko) * | 1994-01-19 | 1998-06-15 | 김주용 | 반도체 장치 및 그 제조방법 |
| JP3022744B2 (ja) * | 1995-02-21 | 2000-03-21 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| US5614430A (en) * | 1996-03-11 | 1997-03-25 | Taiwan Semiconductor Manufacturing Company Ltd. | Anti-punchthrough ion implantation for sub-half micron channel length MOSFET devices |
-
1997
- 1997-02-27 JP JP9044134A patent/JP3058112B2/ja not_active Expired - Lifetime
-
1998
- 1998-02-20 CN CN98100559.4A patent/CN1192585A/zh active Pending
- 1998-02-26 US US09/030,906 patent/US6373119B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10242259A (ja) | 1998-09-11 |
| CN1192585A (zh) | 1998-09-09 |
| US6373119B1 (en) | 2002-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7858490B2 (en) | Semiconductor device having dual-STI and manufacturing method thereof | |
| US7675110B2 (en) | Semiconductor device and method of manufacturing the same | |
| US7511331B2 (en) | Semiconductor device having side wall spacers | |
| JP2002299608A (ja) | 半導体装置及びその製造方法 | |
| KR100862816B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2002208631A (ja) | 導電層を充填したトレンチ素子分離型半導体装置及びその形成方法 | |
| JP4733869B2 (ja) | 半導体装置の製造方法 | |
| JP3058112B2 (ja) | 半導体装置およびその製造方法 | |
| JP2000340791A (ja) | 半導体装置の製造方法 | |
| KR100273615B1 (ko) | 반도체장치및그제조방법 | |
| US20030003644A1 (en) | Semiconductor integrated circuit device and method of fabricating the same | |
| KR0135715B1 (ko) | 트렌치 격리구조를 갖는 반도체 장치 및 그의 제조방법 | |
| JPH11145273A (ja) | 半導体装置の製造方法 | |
| US6723615B2 (en) | Semiconductor device and method of fabricating the same | |
| US6255218B1 (en) | Semiconductor device and fabrication method thereof | |
| JP4031677B2 (ja) | 半導体装置の製造方法 | |
| JPH11111639A (ja) | 半導体装置及びその製造方法 | |
| JP2007081347A (ja) | 半導体装置の製造方法 | |
| US20020033536A1 (en) | Semiconductor device and manufacturing method thereof | |
| KR100376868B1 (ko) | 반도체장치의 제조방법 | |
| JPH1197529A (ja) | 半導体装置の製造方法 | |
| JP3116889B2 (ja) | 半導体装置の製造方法 | |
| KR20010053647A (ko) | 반도체장치의 콘택 형성방법 | |
| JP2001244324A (ja) | 半導体装置の製造方法 | |
| KR20010018687A (ko) | 반도체장치의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000321 |