JPS62190847A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS62190847A JPS62190847A JP61034540A JP3454086A JPS62190847A JP S62190847 A JPS62190847 A JP S62190847A JP 61034540 A JP61034540 A JP 61034540A JP 3454086 A JP3454086 A JP 3454086A JP S62190847 A JPS62190847 A JP S62190847A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- diffusion layer
- window
- film
- grooves
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置の製造方法に関し、特に高密度・高
集積化が常に追求される大規模集積回路装置の製造方法
に関するものである。
集積化が常に追求される大規模集積回路装置の製造方法
に関するものである。
従来の技術
従来、高密度化のために、分離領域の形成を模倣がシの
大きい選択酸化法（ＬＯＣＯ５）Ｋ代わるものとして、
基板中に溝を掘りそこへ絶縁膜を埋設する方法が試みら
れている。（例えば、ＲｏＤ。
大きい選択酸化法（ＬＯＣＯ５）Ｋ代わるものとして、
基板中に溝を掘りそこへ絶縁膜を埋設する方法が試みら
れている。（例えば、ＲｏＤ。
Ｒｕｎｇ他アイイーディー ｚム（１，Ｅ、Ｄ、Ｍ、）
Ｐ、２３７）発明が解決しようとする問題点 集積密度の向上を妨げているものの最大要因はコンタク
ト窓である。特に拡散層とコンタクト窓のマスク合せ余
裕が最大の障害である。これは、コンタクト窓が拡散層
よりはみ出すと、基板が露出するので金属配線に、よシ
拡散層が基板と短絡されてしまうことを防止しようとす
ると、コンタクト窓の寸法（ふつうこれが設計最小寸法
になる）よりも余裕をもって拡散層を広くしておかねば
ならないからである。
Ｐ、２３７）発明が解決しようとする問題点 集積密度の向上を妨げているものの最大要因はコンタク
ト窓である。特に拡散層とコンタクト窓のマスク合せ余
裕が最大の障害である。これは、コンタクト窓が拡散層
よりはみ出すと、基板が露出するので金属配線に、よシ
拡散層が基板と短絡されてしまうことを防止しようとす
ると、コンタクト窓の寸法（ふつうこれが設計最小寸法
になる）よりも余裕をもって拡散層を広くしておかねば
ならないからである。
本発明はかかる点に鑑みてなされたもので、さらに高密
度化された半導体装置の製造方法を提供することを目的
としている。
度化された半導体装置の製造方法を提供することを目的
としている。
問題点を解決するための手段
本発明は上記問題点を解決するため、分離用の溝側面に
窒化硅素膜が密着され、コンタクト窓が拡散層よ沙はみ
出す構成としたものでちる。
窒化硅素膜が密着され、コンタクト窓が拡散層よ沙はみ
出す構成としたものでちる。
作 用
本発明は上記の構成により、コンタクト窓が拡散層をは
み出しても、拡散層とその近傍の基板の側面は窒化硅素
膜に覆われているため露出せず、従って金属配線によっ
て拡散層と基板間が短絡されることがない。
み出しても、拡散層とその近傍の基板の側面は窒化硅素
膜に覆われているため露出せず、従って金属配線によっ
て拡散層と基板間が短絡されることがない。
実施例
第１図〜第４図は本発明の製造方法の一実施例を示す工
程断面図である。第１図において、ｐ型半導体基板１の
一主面に酸化膜２をマスクとして溝３，３′が深さ約２
ミクロンに形成される。ここで基板１のエツチングには
反応性イオンエッチのようなドライエツチング法を用い
て溝寸法を高精度に形成する。第２図において、溝３，
３′ 内の基板表面を、アンモニアを含む高温雰囲気で
、窒化して熱窒化膜４を数百オングストローム成長せし
める。この時、窒化膜４は溝の側面４ａ、底面４ｂとも
に成長するが、底面の窒化膜４ｂは本発明にとって必須
ではないので、このちと特に除去する工程を入れてもよ
い。この膜４は熱窒化膜でなくともよいが、基板側面と
の間に酸化膜が介在しないことが必須要件である。その
点に注意すれば、気相成長法で堆積してもよい。次に、
上記溝３，３′ 内に分離用の酸化物５を堆積しエツチ
ングして埋設する。
程断面図である。第１図において、ｐ型半導体基板１の
一主面に酸化膜２をマスクとして溝３，３′が深さ約２
ミクロンに形成される。ここで基板１のエツチングには
反応性イオンエッチのようなドライエツチング法を用い
て溝寸法を高精度に形成する。第２図において、溝３，
３′ 内の基板表面を、アンモニアを含む高温雰囲気で
、窒化して熱窒化膜４を数百オングストローム成長せし
める。この時、窒化膜４は溝の側面４ａ、底面４ｂとも
に成長するが、底面の窒化膜４ｂは本発明にとって必須
ではないので、このちと特に除去する工程を入れてもよ
い。この膜４は熱窒化膜でなくともよいが、基板側面と
の間に酸化膜が介在しないことが必須要件である。その
点に注意すれば、気相成長法で堆積してもよい。次に、
上記溝３，３′ 内に分離用の酸化物５を堆積しエツチ
ングして埋設する。
第３図において、ゲート絶縁膜６およびゲート７を形成
し、ソース・ドレインとしてのｎ型拡散層８・８′をイ
オン注入法で形成し、全体を酸化膜を主成分とする絶縁
被膜９で覆う。
し、ソース・ドレインとしてのｎ型拡散層８・８′をイ
オン注入法で形成し、全体を酸化膜を主成分とする絶縁
被膜９で覆う。
第４図において、絶縁被膜９を貫通するコンタクト窓１
０をエツチングによシ形成する。このときコンタクト窓
１ｏが拡散層８よυはみ出している。そのため、オーバ
エッチ時間が長いと分離用酸化物６の中にくぼみ１０ｂ
が形成される。このあとアルミの如き金属配置１１を形
成することによシ、コンタクト窓１ｏの部分１０ａにお
いて拡散層８とのコンタクトが形成される。
０をエツチングによシ形成する。このときコンタクト窓
１ｏが拡散層８よυはみ出している。そのため、オーバ
エッチ時間が長いと分離用酸化物６の中にくぼみ１０ｂ
が形成される。このあとアルミの如き金属配置１１を形
成することによシ、コンタクト窓１ｏの部分１０ａにお
いて拡散層８とのコンタクトが形成される。
コンタクト窓１ｏの形成において、溝３の側面が絶縁被
膜９や分離用酸化物６とは異なる。材料である窒化膜４
で密着被覆されているので、絶縁被膜９をオーバエッチ
しても拡散層８やその近傍のｐ型基板が露出することが
ない。従って、金属配線１ｏにより拡散層８が基板１に
短絡されることがない。
膜９や分離用酸化物６とは異なる。材料である窒化膜４
で密着被覆されているので、絶縁被膜９をオーバエッチ
しても拡散層８やその近傍のｐ型基板が露出することが
ない。従って、金属配線１ｏにより拡散層８が基板１に
短絡されることがない。
発明の効果
以上のように本発明によれば、分離用酸化物を溝内に埋
設するときのいわゆるエッチバック工程で、オーバエッ
チしても基板が露出しないので、エツチングに伴なう基
板への汚染や損傷が防止される。また云うまでもなく、
拡散層よシコンタクト窓がはみ出してよいので、拡散層
の寸法を微細加工技術の限界まで小さくできる。このよ
うに本発明は高密度化のための有用な製造方法である。
設するときのいわゆるエッチバック工程で、オーバエッ
チしても基板が露出しないので、エツチングに伴なう基
板への汚染や損傷が防止される。また云うまでもなく、
拡散層よシコンタクト窓がはみ出してよいので、拡散層
の寸法を微細加工技術の限界まで小さくできる。このよ
うに本発明は高密度化のための有用な製造方法である。
第１図〜第４図は本発明の製造方法の一実施例を示す工
程断面図である。 １・・・・・・ｐ型半導体基板、３・・・・・・溝、４
・・・・・・窒化硅素膜、６・・・・・・分離用酸化物
、８，８′・・・・・・ｎ型拡散層、９・・・・・・絶
縁被膜、１ｏ・・・・・・コンタクト窓、１１・・・・
・・金属配線。
程断面図である。 １・・・・・・ｐ型半導体基板、３・・・・・・溝、４
・・・・・・窒化硅素膜、６・・・・・・分離用酸化物
、８，８′・・・・・・ｎ型拡散層、９・・・・・・絶
縁被膜、１ｏ・・・・・・コンタクト窓、１１・・・・
・・金属配線。
Claims (1)
- 第１導電型の半導体基板の一主面に溝を形成する工程と
、上記溝内の上記基板側面を少くとも含んで上記基板に
密着して窒化硅素膜を成長せしめる工程と、上記溝内に
少くとも分離用絶縁物を埋設する工程と、上記基板の一
主面に上記溝と少くとも一側面において接した第２導電
型の拡散層を形成する工程と、上記拡散層を覆う如く酸
化膜を主成分とする絶縁被膜を堆積せしめる工程および
上記拡散層へのコンタクト窓を上記絶縁被膜を貫通して
形成する工程とを含み、最終工程まで上記窒化硅素膜が
残存していて上記コンタクト窓が少くとも一部において
上記拡散層よりはみ出して形成されるようにしてなる半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61034540A JPS62190847A (ja) | 1986-02-18 | 1986-02-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61034540A JPS62190847A (ja) | 1986-02-18 | 1986-02-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62190847A true JPS62190847A (ja) | 1987-08-21 |
Family
ID=12417125
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61034540A Pending JPS62190847A (ja) | 1986-02-18 | 1986-02-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62190847A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08227938A (ja) * | 1995-02-21 | 1996-09-03 | Nec Corp | 半導体装置及びその製造方法 |
| JPH08274166A (ja) * | 1995-03-30 | 1996-10-18 | Nec Corp | 半導体装置及びその製造方法 |
| US6373119B1 (en) | 1997-02-27 | 2002-04-16 | Nec Corporation | Semiconductor device and method of manufacturing the same |
| KR20020054865A (ko) * | 2000-12-28 | 2002-07-08 | 박종섭 | 반도체 소자의 격리층 및 그의 형성 방법 |
| US6531737B2 (en) | 1998-06-23 | 2003-03-11 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having an improved interlayer contact and manufacturing method thereof |
-
1986
- 1986-02-18 JP JP61034540A patent/JPS62190847A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08227938A (ja) * | 1995-02-21 | 1996-09-03 | Nec Corp | 半導体装置及びその製造方法 |
| US5972774A (en) * | 1995-02-21 | 1999-10-26 | Nec Corporation | Process for fabricating a semiconductor device having contact hole open to impurity region coplanar with buried isolating region |
| JPH08274166A (ja) * | 1995-03-30 | 1996-10-18 | Nec Corp | 半導体装置及びその製造方法 |
| US6373119B1 (en) | 1997-02-27 | 2002-04-16 | Nec Corporation | Semiconductor device and method of manufacturing the same |
| US6531737B2 (en) | 1998-06-23 | 2003-03-11 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having an improved interlayer contact and manufacturing method thereof |
| DE19907070C2 (de) * | 1998-06-23 | 2003-08-21 | Mitsubishi Electric Corp | Halbleiterkontakt und zugehöriges Herstellungsverfahren |
| KR20020054865A (ko) * | 2000-12-28 | 2002-07-08 | 박종섭 | 반도체 소자의 격리층 및 그의 형성 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2539777B2 (ja) | 半導体素子の形成方法 | |
| US4419813A (en) | Method for fabricating semiconductor device | |
| US3943542A (en) | High reliability, low leakage, self-aligned silicon gate FET and method of fabricating same | |
| JPH01274470A (ja) | バイポーラ・トランジスタ装置及びその製造方法 | |
| US4497108A (en) | Method for manufacturing semiconductor device by controlling thickness of insulating film at peripheral portion of element formation region | |
| US4494301A (en) | Method of making semiconductor device with multi-levels of polycrystalline silicon conductors | |
| JPS62190847A (ja) | 半導体装置の製造方法 | |
| JPS6355780B2 (ja) | ||
| US4054989A (en) | High reliability, low leakage, self-aligned silicon gate FET and method of fabricating same | |
| JPS5898943A (ja) | 半導体装置の製造方法 | |
| US3998674A (en) | Method for forming recessed regions of thermally oxidized silicon and structures thereof utilizing anisotropic etching | |
| EP0293979A2 (en) | Zero bird-beak oxide isolation scheme for integrated circuits | |
| JPH0415619B2 (ja) | ||
| JPS5873132A (ja) | 絶縁分離にポリイミドを使用した半導体装置及びその製造方法 | |
| JPS6347335B2 (ja) | ||
| JPS58200554A (ja) | 半導体装置の製造方法 | |
| EP0137918B1 (en) | Method for eliminating edge lift up during thermal oxidation of a polycrystalline silicon member | |
| JPH0313745B2 (ja) | ||
| JPS62120040A (ja) | 半導体装置の製造方法 | |
| JPS61229339A (ja) | 半導体装置 | |
| JPS6021539A (ja) | 半導体装置の製造方法 | |
| JPS62112346A (ja) | 半導体装置の製造方法 | |
| JPS63170922A (ja) | 配線方法 | |
| JPH1126756A (ja) | 半導体装置の製造方法 | |
| JPS58207676A (ja) | 半導体装置の製造方法 |