JPS6347335B2 - - Google Patents
Info
- Publication number
- JPS6347335B2 JPS6347335B2 JP12798783A JP12798783A JPS6347335B2 JP S6347335 B2 JPS6347335 B2 JP S6347335B2 JP 12798783 A JP12798783 A JP 12798783A JP 12798783 A JP12798783 A JP 12798783A JP S6347335 B2 JPS6347335 B2 JP S6347335B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor substrate
- groove
- etching
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 61
- 239000000758 substrate Substances 0.000 claims description 39
- 238000005530 etching Methods 0.000 claims description 21
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 4
- 238000002955 isolation Methods 0.000 description 22
- 238000000034 method Methods 0.000 description 15
- 239000012535 impurity Substances 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 9
- 229910052760 oxygen Inorganic materials 0.000 description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 230000000295 complement effect Effects 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000010884 ion-beam technique Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 239000011800 void material Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- PXBRQCKWGAHEHS-UHFFFAOYSA-N dichlorodifluoromethane Chemical compound FC(F)(Cl)Cl PXBRQCKWGAHEHS-UHFFFAOYSA-N 0.000 description 1
- 235000019404 dichlorodifluoromethane Nutrition 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は半導体装置の製造方法に係り、特に、
高密度実装かつ高速動作を可能とする半導体装置
の製造方法に関するものである。
高密度実装かつ高速動作を可能とする半導体装置
の製造方法に関するものである。
現在広く使用されている半導体装置は、半導体
基板の上に相互に絶縁・分離された多数の半導体
素子を有している。これらの素子を絶縁・分離す
る方法（以下、これを素子分離法と呼ぶ）として
は、酸化膜分離法が一般的に用いられている。
基板の上に相互に絶縁・分離された多数の半導体
素子を有している。これらの素子を絶縁・分離す
る方法（以下、これを素子分離法と呼ぶ）として
は、酸化膜分離法が一般的に用いられている。
酸化膜分離法は、第１図に示す工程を経て行な
われる。まず、半導体基板１０を酸素雰囲気中で
熱処理して酸化膜１１を形成し、この酸化膜１１
上に窒化シリコン膜１２を堆積し、窒化シリコン
膜１２上にレジストパタン１３を形成する〔第１
図ａ〕。次に、このレジストパタン１３をマスク
として窒化シリコン膜１２、酸化膜１１のエツチ
ングを行なつた後、レジストパタン１３を除去す
る〔図ｂ〕。この半導体基板を、温度1000℃前後
の酸素雰囲気中で数時間乃至数十時間熱処理する
〔図ｃ〕。この際、窒化シリコン膜１２で覆われて
いない半導体基板表面には、酸素との反応により
酸化膜１４が形成される。しかし、窒化シリコン
膜は酸素の貫通を良く防ぐ特性を有しているた
め、窒化シリコン膜が存在する部分の半導体基板
表面の酸化を防ぐことができる。この結果、半導
体基板表面の選択的な酸化が行なえる。その後、
窒化シリコ膜１２を除去し〔図ｄ〕、そして窒化
シリコン膜１２が存在した半導体基板領域に半導
体素子を形成する。これらの各素子は酸化膜１４
により絶縁・分離される。その後、所定の素子の
間を結線し、半導体装置の製造を終る。
われる。まず、半導体基板１０を酸素雰囲気中で
熱処理して酸化膜１１を形成し、この酸化膜１１
上に窒化シリコン膜１２を堆積し、窒化シリコン
膜１２上にレジストパタン１３を形成する〔第１
図ａ〕。次に、このレジストパタン１３をマスク
として窒化シリコン膜１２、酸化膜１１のエツチ
ングを行なつた後、レジストパタン１３を除去す
る〔図ｂ〕。この半導体基板を、温度1000℃前後
の酸素雰囲気中で数時間乃至数十時間熱処理する
〔図ｃ〕。この際、窒化シリコン膜１２で覆われて
いない半導体基板表面には、酸素との反応により
酸化膜１４が形成される。しかし、窒化シリコン
膜は酸素の貫通を良く防ぐ特性を有しているた
め、窒化シリコン膜が存在する部分の半導体基板
表面の酸化を防ぐことができる。この結果、半導
体基板表面の選択的な酸化が行なえる。その後、
窒化シリコ膜１２を除去し〔図ｄ〕、そして窒化
シリコン膜１２が存在した半導体基板領域に半導
体素子を形成する。これらの各素子は酸化膜１４
により絶縁・分離される。その後、所定の素子の
間を結線し、半導体装置の製造を終る。
上記した酸化膜分離法の分離特性を改善する目
的で、第１図ａの工程とｂの工程の間に、レジス
トパタン１３をマスクとして所定の極性を有する
不純物をイオンを注入する工程を導入することも
広く採用されている。しかしながら、これらの酸
化膜分離法には、(1)素子分離領域に酸化膜を用い
ているため、比誘電率が４程度と大きく、配線容
量の増大をもたらし、半導体装置の高速化が図れ
ない、(2)素子分離部の幅を1μｍ以下に微細化し
ようとすると、第１図ｃを得る酸化工程におい
て、半導体基板１０に応力が加わり、結晶欠陥を
誘起しやすい、等の問題があつた。
的で、第１図ａの工程とｂの工程の間に、レジス
トパタン１３をマスクとして所定の極性を有する
不純物をイオンを注入する工程を導入することも
広く採用されている。しかしながら、これらの酸
化膜分離法には、(1)素子分離領域に酸化膜を用い
ているため、比誘電率が４程度と大きく、配線容
量の増大をもたらし、半導体装置の高速化が図れ
ない、(2)素子分離部の幅を1μｍ以下に微細化し
ようとすると、第１図ｃを得る酸化工程におい
て、半導体基板１０に応力が加わり、結晶欠陥を
誘起しやすい、等の問題があつた。
以上、述べてきたように、従来の素子分離法で
は、半導体装置の高密度化、高速化が図れないと
いう問題点があつた。
は、半導体装置の高密度化、高速化が図れないと
いう問題点があつた。
本発明の目的は、従来技術での上記した問題点
を解決し、高密度実装かつ高速動作を可能とする
半導体装置の製造方法を提供することにある。
を解決し、高密度実装かつ高速動作を可能とする
半導体装置の製造方法を提供することにある。
本発明の特徴は、半導体基板の表面上に第１の
膜を形成する工程と、この第１の膜の上に所望パ
タンを有する第２の膜を形成する工程と、この第
２の膜をマスクとして第１の膜及び半導体基板を
異方性エツチングして断面形状がほぼ矩形の溝部
を半導体基板に形成する工程と、上記第２の膜を
マスクとして第１の膜を所望のサイドエツチ量を
伴つてエツチングし引き続く第２の膜の除去と第
１の膜をマスクとする異方性エツチングにより上
記溝部の上部開口幅を拡げる工程と、この溝部を
有する半導体基板上に絶縁膜を堆積して上記溝部
の下部に中空の空隙を残してその開口部を絶縁膜
で埋め込み次いでこの埋め込み部以外の半導体基
板上絶縁膜をエツチング除去する工程とを含む製
造方法とするにある。
膜を形成する工程と、この第１の膜の上に所望パ
タンを有する第２の膜を形成する工程と、この第
２の膜をマスクとして第１の膜及び半導体基板を
異方性エツチングして断面形状がほぼ矩形の溝部
を半導体基板に形成する工程と、上記第２の膜を
マスクとして第１の膜を所望のサイドエツチ量を
伴つてエツチングし引き続く第２の膜の除去と第
１の膜をマスクとする異方性エツチングにより上
記溝部の上部開口幅を拡げる工程と、この溝部を
有する半導体基板上に絶縁膜を堆積して上記溝部
の下部に中空の空隙を残してその開口部を絶縁膜
で埋め込み次いでこの埋め込み部以外の半導体基
板上絶縁膜をエツチング除去する工程とを含む製
造方法とするにある。
本発明の実施例を、半導体基板としてSiを用い
る場合を例に採つて、第２図により説明する。半
導体基板２０上に第１の膜、例えば酸化膜、２１
を形成し、この酸化膜２１上にAlあるいはAl2O3
から成る第２の膜２２を形成した後、この第２の
膜２２上に所望のレジストパタン２３を形成し、
第２図ａの構造を得る。このレジストパタン２３
をマスクとして第２の膜２２をエツチングしレジ
ストパタン２３を除去し第２図ｂの構造を得る。
第２の膜２２をマスクとして酸化膜２１および半
導体基板２０を反応性イオンエツチング法、反応
性イオンビームエツチング法、あるいはイオンビ
ームエツチング法を用いて異方性エツチングし溝
部２４を有する第２図ｃの構造を得る。例えば、
CCl2F2を用いた反応性イオンエツチングではAl
と酸化膜とのエツチング選択比を20倍以上、Al
とSi基板とのエツチング選択比を70倍以上とで
き、かつ異方性エツチングが可能なため、溝部２
４の幅を数百mmとしかつ溝部２４の深さを数μｍ
と深くできる。また、ArとO2の混合ガスを用い
たイオンビームエツチング法では、AlとSi基板
とのエツチング選択比を６倍以上にでき、かつ異
方性エツチングが可能なため、上記反応性イオン
エツチング法と同様に溝部２４の幅が小さく、か
つ溝部２４の深さを深くできる。
る場合を例に採つて、第２図により説明する。半
導体基板２０上に第１の膜、例えば酸化膜、２１
を形成し、この酸化膜２１上にAlあるいはAl2O3
から成る第２の膜２２を形成した後、この第２の
膜２２上に所望のレジストパタン２３を形成し、
第２図ａの構造を得る。このレジストパタン２３
をマスクとして第２の膜２２をエツチングしレジ
ストパタン２３を除去し第２図ｂの構造を得る。
第２の膜２２をマスクとして酸化膜２１および半
導体基板２０を反応性イオンエツチング法、反応
性イオンビームエツチング法、あるいはイオンビ
ームエツチング法を用いて異方性エツチングし溝
部２４を有する第２図ｃの構造を得る。例えば、
CCl2F2を用いた反応性イオンエツチングではAl
と酸化膜とのエツチング選択比を20倍以上、Al
とSi基板とのエツチング選択比を70倍以上とで
き、かつ異方性エツチングが可能なため、溝部２
４の幅を数百mmとしかつ溝部２４の深さを数μｍ
と深くできる。また、ArとO2の混合ガスを用い
たイオンビームエツチング法では、AlとSi基板
とのエツチング選択比を６倍以上にでき、かつ異
方性エツチングが可能なため、上記反応性イオン
エツチング法と同様に溝部２４の幅が小さく、か
つ溝部２４の深さを深くできる。
次に、第２の膜２２をマスクとして所望のサイ
ドエツチ量を伴つて酸化膜２１を例えば緩衝弗酸
を用いて選択的にエツチングして第２図ｄの構造
を得る。第２の膜２２を除去し、酸化膜２１をマ
スクとして、半導体基板２０を前記第２図ｃを得
る工程と同様に異方性エツチングし、酸化膜２１
を除去し、第２図ｅの構造を得る。このとき、
CCl2F2を用いた反応性イオンエツチング法では、
酸化膜とSi基板との選択比を3.5倍以上とするこ
とができる。これにより、溝部２４の上部２５の
開口幅を溝部２４の下部２６の幅より広げること
ができる。次に、溝部２４を有する半導体基板２
０上に、スパツタ法、蒸着法、あるいは気相成長
法を用いて絶縁膜例えば酸化膜２７を堆積し、溝
部２４の下部２６に空隙２８を残し、かつ溝部２
４の上部の開口部を埋め込んだ第２図ｆの構造を
得る。例えば、気相成長法では、溝部２４の上部
２５の開口幅を溝部２４の下部２６の幅より数百
ｎｍ広くし、かつ溝部２４の上部２５の深さを数
百ｎｍとした場合、酸化膜２７を1μｍ程度堆積
することにより、空隙２８を残して、上部の開口
部を埋め込むことができる。次にドライエツチン
グ法を用いて表面から順次酸化膜２７を均一エツ
チングし、第２図ｇの構造を得る（特願昭57−
142050参照）。これにより、溝部２４の上部開口
部に酸化膜２７が埋め込まれ、この埋め込み部以
外の半導体基板上の酸化膜２７が除去される。そ
の後、酸化膜２７が除去された半導体基板２０の
領域に半導体素子を形成する。これらの各素子
は、溝部２４の上部２５の酸化膜２７及び下部２
６の空隙２８により絶縁・分離される。また、溝
部２４の上部２５の酸化膜２７は、素子分離部製
作工程以後において、溝部２４の半導体基板へ不
純物がイオン注入されることを防ぎ、かつ導電膜
などが溝部２４の空隙２８に堆積されることを防
ぐ。その後、所定の素子間を結線し、半導体装置
の製造を終る。
ドエツチ量を伴つて酸化膜２１を例えば緩衝弗酸
を用いて選択的にエツチングして第２図ｄの構造
を得る。第２の膜２２を除去し、酸化膜２１をマ
スクとして、半導体基板２０を前記第２図ｃを得
る工程と同様に異方性エツチングし、酸化膜２１
を除去し、第２図ｅの構造を得る。このとき、
CCl2F2を用いた反応性イオンエツチング法では、
酸化膜とSi基板との選択比を3.5倍以上とするこ
とができる。これにより、溝部２４の上部２５の
開口幅を溝部２４の下部２６の幅より広げること
ができる。次に、溝部２４を有する半導体基板２
０上に、スパツタ法、蒸着法、あるいは気相成長
法を用いて絶縁膜例えば酸化膜２７を堆積し、溝
部２４の下部２６に空隙２８を残し、かつ溝部２
４の上部の開口部を埋め込んだ第２図ｆの構造を
得る。例えば、気相成長法では、溝部２４の上部
２５の開口幅を溝部２４の下部２６の幅より数百
ｎｍ広くし、かつ溝部２４の上部２５の深さを数
百ｎｍとした場合、酸化膜２７を1μｍ程度堆積
することにより、空隙２８を残して、上部の開口
部を埋め込むことができる。次にドライエツチン
グ法を用いて表面から順次酸化膜２７を均一エツ
チングし、第２図ｇの構造を得る（特願昭57−
142050参照）。これにより、溝部２４の上部開口
部に酸化膜２７が埋め込まれ、この埋め込み部以
外の半導体基板上の酸化膜２７が除去される。そ
の後、酸化膜２７が除去された半導体基板２０の
領域に半導体素子を形成する。これらの各素子
は、溝部２４の上部２５の酸化膜２７及び下部２
６の空隙２８により絶縁・分離される。また、溝
部２４の上部２５の酸化膜２７は、素子分離部製
作工程以後において、溝部２４の半導体基板へ不
純物がイオン注入されることを防ぎ、かつ導電膜
などが溝部２４の空隙２８に堆積されることを防
ぐ。その後、所定の素子間を結線し、半導体装置
の製造を終る。
上記実施例を採用すれば、(1)素子の分離・絶縁
を空隙を用いて行なう半導体装置となることか
ら、その比誘電率を約1/4と小さくでき、分離特
性の向上、半導体装置の高速化が可能となり、(2)
素子分離部を完全に絶縁物で埋め込まないため、
半導体基板に加わる応力が低減し、半導体基板へ
の結晶欠陥の導入を防ぐことができ、分離特性の
向上が可能となる、等の効果を生じる。
を空隙を用いて行なう半導体装置となることか
ら、その比誘電率を約1/4と小さくでき、分離特
性の向上、半導体装置の高速化が可能となり、(2)
素子分離部を完全に絶縁物で埋め込まないため、
半導体基板に加わる応力が低減し、半導体基板へ
の結晶欠陥の導入を防ぐことができ、分離特性の
向上が可能となる、等の効果を生じる。
第３図は、本発明をMOSトランジスタの分離
に適用した場合の実施例である。ソース３１、ド
レイン３２、ゲート電極３３、ゲート酸化膜３４
およびAl配線３５を含むMOSトランジスタは、
素子分離部３６により分離されている。素子分離
部３６の比誘電率を小さくでき、かつ幅を小さく
できるため、MOSトランジスタから成る半導体
装置の高速化、高密度化が図れる。
に適用した場合の実施例である。ソース３１、ド
レイン３２、ゲート電極３３、ゲート酸化膜３４
およびAl配線３５を含むMOSトランジスタは、
素子分離部３６により分離されている。素子分離
部３６の比誘電率を小さくでき、かつ幅を小さく
できるため、MOSトランジスタから成る半導体
装置の高速化、高密度化が図れる。
第４図は、本発明をバイポーラトランジスタの
製作に適用した場合の実施例である。エミツタ４
１、ベース４２およびコレクタ４３を有するバイ
ポーラトランジスタは、素子分離部４４により分
離されている。さらに、本発明はトランジスタ間
だけでなく、ベース４２とコレクタ４３との間の
分離４５にも適用できる。このように、バイポー
ラトランジスタ間の間隔だけでなく、トランジス
タ自身の大きさも小さくできる。
製作に適用した場合の実施例である。エミツタ４
１、ベース４２およびコレクタ４３を有するバイ
ポーラトランジスタは、素子分離部４４により分
離されている。さらに、本発明はトランジスタ間
だけでなく、ベース４２とコレクタ４３との間の
分離４５にも適用できる。このように、バイポー
ラトランジスタ間の間隔だけでなく、トランジス
タ自身の大きさも小さくできる。
第５図は、本発明を相補型MOS半導体装置に
適用した場合の実施例である。相補型MOS半導
体装置は、ｐ型トランジスタとｎ型トランジスタ
の両方から成り、これらは半導体基板５０上に設
けられたｎ型極性不純物領域５１ならびにｐ型極
性不純物領域５２上に形成される。これらの不純
物領域は、素子分離部５３によつ分離される。通
常の相補型MOS半導体装置では、ｐ型極性不純
物領域とｎ型極性不純物領域が横方向に直接に接
している。このためにラツチアツプと称される相
補型MOS半導体装置特有の問題を軽減する目的
で各トランジスタをこれらの不純物領域の境界か
ら遠ざけなければならない。しかしながら、本発
明の素子分離法を使用すると、トランジスタを素
子分離部に接して形成でき、半導体装置の著しい
高密度化と特性向上が図れる。
適用した場合の実施例である。相補型MOS半導
体装置は、ｐ型トランジスタとｎ型トランジスタ
の両方から成り、これらは半導体基板５０上に設
けられたｎ型極性不純物領域５１ならびにｐ型極
性不純物領域５２上に形成される。これらの不純
物領域は、素子分離部５３によつ分離される。通
常の相補型MOS半導体装置では、ｐ型極性不純
物領域とｎ型極性不純物領域が横方向に直接に接
している。このためにラツチアツプと称される相
補型MOS半導体装置特有の問題を軽減する目的
で各トランジスタをこれらの不純物領域の境界か
ら遠ざけなければならない。しかしながら、本発
明の素子分離法を使用すると、トランジスタを素
子分離部に接して形成でき、半導体装置の著しい
高密度化と特性向上が図れる。
半導体装置は、上述したようなバルク半導体単
結晶基板上に作成されるだけでなく、絶縁基板上
に形成した半導体単結晶膜を用いても作製され
る。第６図は、絶縁基板６０例えばサフアイア上
に単結晶化した半導体膜６１を用いた場合の本発
明の適用例である。この半導体膜上に形成された
トランジスタは、素子分離部６２を介して隣接し
て形成される。このため、半導体装置の高密度化
が容易となる。
結晶基板上に作成されるだけでなく、絶縁基板上
に形成した半導体単結晶膜を用いても作製され
る。第６図は、絶縁基板６０例えばサフアイア上
に単結晶化した半導体膜６１を用いた場合の本発
明の適用例である。この半導体膜上に形成された
トランジスタは、素子分離部６２を介して隣接し
て形成される。このため、半導体装置の高密度化
が容易となる。
以上説明したように、本発明によれば、小さな
比誘電率を有する、微細でかつ深い素子分離領域
が容易に形成でき、高密度でかつ高速な半導体装
置の形成が可能となる。
比誘電率を有する、微細でかつ深い素子分離領域
が容易に形成でき、高密度でかつ高速な半導体装
置の形成が可能となる。
第１図は従来の素子分離法を説明する図、第２
図は本発明の一実施例の工程を説明する図、第３
図、第４図、第５図、第６図はそれぞれ本発明を
適用して作製した半導体装置例を示す断面図であ
る。 符号の説明、１０，２０，５０……半導体基
板、１１，１４……酸化膜、１２……窒化シリコ
ン膜、１３，２３……レジストパタン、２１……
第１の膜、２２……第２の膜、２４……溝部、２
５……溝部の上部、２６……溝部の下部、２７…
…絶縁膜、２８……空隙、３１……ソース、３２
……ドレイン、３３……ゲート電極、３４……ゲ
ート酸化膜、３５……Al配線、３６，４４，５
３，６２……素子分離部、４１……エミツタ、４
２……ベース、４３……コレクタ、５１……ｎ型
極性不純物領域、５２……ｐ型極性不純物領域、
６０……絶縁基板、６１……半導体膜。
図は本発明の一実施例の工程を説明する図、第３
図、第４図、第５図、第６図はそれぞれ本発明を
適用して作製した半導体装置例を示す断面図であ
る。 符号の説明、１０，２０，５０……半導体基
板、１１，１４……酸化膜、１２……窒化シリコ
ン膜、１３，２３……レジストパタン、２１……
第１の膜、２２……第２の膜、２４……溝部、２
５……溝部の上部、２６……溝部の下部、２７…
…絶縁膜、２８……空隙、３１……ソース、３２
……ドレイン、３３……ゲート電極、３４……ゲ
ート酸化膜、３５……Al配線、３６，４４，５
３，６２……素子分離部、４１……エミツタ、４
２……ベース、４３……コレクタ、５１……ｎ型
極性不純物領域、５２……ｐ型極性不純物領域、
６０……絶縁基板、６１……半導体膜。
Claims (1)
- １ 半導体基板の表面上に第１の膜を形成する工
程と、この第１の膜の上に所望パタンを有する第
２の膜を形成する工程と、この第２の膜をマスク
として第１の膜及び半導体基板を異方性エツチン
グして断面形状がほぼ矩形の溝部を半導体基板に
形成する工程と、上記第２の膜をマスクとして第
１の膜を所望のサイドエツチ量を伴つてエツチン
グし引き続く第２の膜の除去と第１の膜をマスク
とする異方性エツチングにより上記溝部の上部開
口幅を拡げる工程と、この溝部を有する半導体基
板上に絶縁膜を堆積して上記溝部の下部に中空の
空隙を残してその開口部を絶縁膜で埋め込み次い
でこの埋め込み部以外の半導体基板上絶縁膜をエ
ツチング除去する工程とを含むことを特徴とする
半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12798783A JPS6021540A (ja) | 1983-07-15 | 1983-07-15 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12798783A JPS6021540A (ja) | 1983-07-15 | 1983-07-15 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6021540A JPS6021540A (ja) | 1985-02-02 |
| JPS6347335B2 true JPS6347335B2 (ja) | 1988-09-21 |
Family
ID=14973641
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12798783A Granted JPS6021540A (ja) | 1983-07-15 | 1983-07-15 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6021540A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2870054B2 (ja) * | 1989-10-25 | 1999-03-10 | ソニー株式会社 | 半導体装置の製造方法 |
| AU736875B2 (en) * | 1997-01-21 | 2001-08-02 | Georgia Tech Research Corporation | Fabrication of a semiconductor device with air gaps for ultra-low capacitance interconnections |
| US6133615A (en) * | 1998-04-13 | 2000-10-17 | Wisconsin Alumni Research Foundation | Photodiode arrays having minimized cross-talk between diodes |
| DE19958904C2 (de) | 1999-12-07 | 2002-01-24 | Infineon Technologies Ag | Verfahren zur Herstellung einer Hartmaske auf einem Substrat |
| JP6278608B2 (ja) | 2013-04-08 | 2018-02-14 | キヤノン株式会社 | 半導体装置およびその製造方法 |
-
1983
- 1983-07-15 JP JP12798783A patent/JPS6021540A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6021540A (ja) | 1985-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4593459A (en) | Monolithic integrated circuit structure and method of fabrication | |
| JP2539777B2 (ja) | 半導体素子の形成方法 | |
| US4493740A (en) | Method for formation of isolation oxide regions in semiconductor substrates | |
| US5920108A (en) | Late process method and apparatus for trench isolation | |
| JPH0355984B2 (ja) | ||
| JPH04334030A (ja) | 薄層ｓｏｉ型絶縁ゲート型電界効果トランジスタの製造方法 | |
| US5872044A (en) | Late process method for trench isolation | |
| US4615746A (en) | Method of forming isolated island regions in a semiconductor substrate by selective etching and oxidation and devices formed therefrom | |
| US5438015A (en) | Silicon-on-insulator technique with buried gap | |
| JPH05190663A (ja) | 半導体集積回路の製造方法 | |
| JPS62179764A (ja) | 壁スペ−サを有するバイポ−ラ半導体装置の製造方法 | |
| JPS6347335B2 (ja) | ||
| US4633290A (en) | Monolithic CMOS integrated circuit structure with isolation grooves | |
| JPH03152954A (ja) | 集積ｍｉｓｆｅｔデバイス中に電界分離構造及びゲート構造を形成する方法 | |
| JPS59189677A (ja) | 半導体装置の製造方法 | |
| JPS59108325A (ja) | 半導体装置の製造方法 | |
| JPS61289642A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0298939A (ja) | 半導体装置の製造方法 | |
| JPH05267678A (ja) | 半導体装置およびその製造方法 | |
| JPS62190847A (ja) | 半導体装置の製造方法 | |
| JPH01214064A (ja) | 絶縁ゲート電界効果トランジスタおよびその製造方法 | |
| JPH0522390B2 (ja) | ||
| JPH03211736A (ja) | バイポーラ型半導体集積回路装置の製造方法 | |
| JPS6021539A (ja) | 半導体装置の製造方法 | |
| JPS6115372A (ja) | 半導体装置およびその製造方法 |