KR100380153B1 - 반도체 소자의 제조 방법 - Google Patents
반도체 소자의 제조 방법 Download PDFInfo
- Publication number
- KR100380153B1 KR100380153B1 KR10-2001-0038423A KR20010038423A KR100380153B1 KR 100380153 B1 KR100380153 B1 KR 100380153B1 KR 20010038423 A KR20010038423 A KR 20010038423A KR 100380153 B1 KR100380153 B1 KR 100380153B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- semiconductor device
- manufacturing
- tanx
- forming
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 22
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 238000000034 method Methods 0.000 claims abstract description 36
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 21
- 229920005591 polysilicon Polymers 0.000 claims abstract description 21
- 229910004156 TaNx Inorganic materials 0.000 claims abstract description 17
- 229910008484 TiSi Inorganic materials 0.000 claims abstract description 15
- 238000010438 heat treatment Methods 0.000 claims abstract description 6
- 229910008486 TiSix Inorganic materials 0.000 claims description 20
- 229910021332 silicide Inorganic materials 0.000 claims description 14
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 7
- 230000008021 deposition Effects 0.000 claims description 7
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 5
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 238000011065 in-situ storage Methods 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 229910004529 TaF 5 Inorganic materials 0.000 claims description 2
- 238000009832 plasma treatment Methods 0.000 claims description 2
- 239000002243 precursor Substances 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 229910052715 tantalum Inorganic materials 0.000 claims description 2
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 2
- 238000007669 thermal treatment Methods 0.000 claims description 2
- 239000011148 porous material Substances 0.000 abstract description 13
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 abstract description 2
- 239000001301 oxygen Substances 0.000 abstract description 2
- 229910052760 oxygen Inorganic materials 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 37
- 239000010408 film Substances 0.000 description 28
- 238000004151 rapid thermal annealing Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 5
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000010406 interfacial reaction Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- 229910019001 CoSi Inorganic materials 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000005054 agglomeration Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015271 coagulation Effects 0.000 description 1
- 238000005345 coagulation Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4916—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen
- H01L29/4925—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement
- H01L29/4941—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a silicon layer, e.g. polysilicon doped with boron, phosphorus or nitrogen with a multiple layer structure, e.g. several silicon layers with different crystal structure or grain arrangement with a barrier layer between the silicon and the metal or metal silicide upper layer, e.g. Silicide/TiN/Polysilicon
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
- H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
- H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
Abstract
본 발명은 반도체 소자의 제조 방법에 관한 것으로, TiSi2와 폴리실리콘층 사이에 옥시건 스터프드 TaNx/Ta층(Oxygen stuffed TaNx/Ta)을 형성함으로써, 이후, C54상의 TiSi2막을 형성하기 위한 급속열처리 공정시 게이트전극내에서 기공이 발생하지 않으며, 후속 열처리공정시 폴리실리콘층과의 안정한 계면을 확보하여 선폭이 좁아지더라도 낮은 비저항을 얻을 수 있으며, GOI 특성을 향상시킬 수 있어 TiSi2의 게이트전극의 소자 특성 및 신뢰성이 크게 향상될 수 있는 반도체 소자의 제조 방법을 제시한다.
Description
본 발명은 반도체 소자의 제조 방법에 관한 것으로, 특히, TiSi2을 이용한게이트전극 형성 방법에 관한 것이다.
현재, 소자의 초고집적화에 따라 게이트전극의 크기가 감소함에 따라 기가(Giga)급 이상의 소자의 특성을 만족하는 비저항을 얻기에는 종래의 도프트 폴리실리콘과 텅스텐 실리사이드(WSix)의 적층구조로 이루어진 게이트전극 형성 기술로는 매우 어렵다. 따라서, 최근에는 상기 적층 구조의 게이트전극의 비저항을 낮추기 위해 여러가지 실리사이드 물질로 대체하려는 연구가 활발히 진행되고 있다.
실리사이드는 일반적으로 잘 알려진 바와 같이 실리콘(silicon) 과 금속간의 화합물(compound)을 일컫는 말이며, 살리사이드(salicide)는 자기 정렬 실리사이드(self-aligned silicide)로서, 구체적으로 트랜지스터의 게이트와 소오스/드레인영역을 동시에 실리사이드화한 구조를 말한다. 상기 실리사이드는 일반적으로 비저항이 매우 낮기 때문에 현재 메모리 소자 등에서 폴리실리콘을 대신하여 사용되거나, 폴리실리콘과 적층된 구조의 게이트 전극으로 널리 사용되고 있다. 이를 바탕으로 더욱 발전된 살리사이드 구조는 동작 속도가 메모리 보다 더욱 중요시되는 로직 또는 에이직 회로에서 그 사용 방안이 활발히 모색되고 있다. 상기 로직 회로 또는 에이직 회로들을 구성하는 모오스 트랜지스터는 그 동작 속도가 중요시 될 뿐아니라 살리사이드 구조에서 발생되기 쉬운 접합 누설 전류에 덜 민감하기 때문에 살리사이드 구조의 채택이 유력시되고 있다. 이는, 살리사이드 구조를 사용하는 경우 통상의 접촉 구조에 비해 금속과 소오스/드레인 간의 접촉 저항 및 소오스/드레인 벌크 영역의 면저항을 현저히 낮출 수 있기 때문에 기생 직렬 저항이 적게 발생되고, 따라서 RC 딜레이 시간(delaytime)이 단축되어 동작 속도 측면에서 절대적으로 유력하기 때문이다.
현재까지 알려진 바에 따르면 실리사이드 막으로는 TiSi2와 CoSi2가 가장 유력한 것으로 주목받고 있다. 상기 두 가지 실리사이드는 다른 실리사이드에 비해 상대적으로 비저항이 낮고, 800℃ 이상의 고온 공정에도 견딜 수 있는 특성을 갖는다. 이러한 특성은 실리사이드 형성 후 후속 공정으로서 수행되는 PSG막등의 층간절연막 리플로우(reflow)를 가능하게 한다.
그러나, 도프트 폴리실리콘 상에 TiSix 타겟의 스퍼터를 이용하여 게이트전극을 형성하는 경우, 비저항은 크게 낮출 수 있으나, 후속 공정인 RTA(Rapid thermal annealing)공정에 의해 형성되는 C-54상 TiSi2막 내에 기공이 다수 발생되고, 이러한 기공은 퍼니스(furnace) 열공정에서도 더욱 심각하게 발생된다. 이는 초기 증착된 비정질 TiSix막 내에 다수의 다공질(porous) 또는 일부 미세한 기공이 존재하기 때문이며, 상기 다수의 다공질 또는 미세한 기공을 가지고 있는 비정질 TiSix막을 750℃ 이상의 고온에서 RTA 처리 및 퍼니스 열공정을 진행하게 되면, 이후에 형성되는 C54상의 결정질 TiSi2막 내에는 다수의 기공이 발생되게 된다.
상기 기공의 발생정도는 하부에 필드산화막(LOCOS) 또는 STI와 같은 아이솔레이션을 위한 토폴로지(topology)가 존재하는 경우, ISO와 활성영역간의 계면지역에서 빈번하게 발생된다. 이는 스퍼터(sputer)에 의한 TiSix막 증착시 스텝 커버리지(step coverage)가 불량하기 때문에 발생하는데, 상기 스텝 커버리지의 불량에의해 계면지역에 형성되는 TiSix막의 조직이 치밀하지 못하여 상대적으로 많은 기공이 TiSix막 내에 포함되게 된다. 이것은 TiSix막을 스퍼터링 증착후, 행해지는 RTA 공정에 의해 TiSix막이 저저항의 C54상으로 변환되는데, 이때, 박막에 수축작용이 일어나 박막내의 기공이 모여 커다란 기공을 발생하기 때문이다. 한편, TiSix막과 도프트 폴리실리콘층간의 계면은 후속의 고온 열공정을 거치는 동안 Si가 TiSix막의 그레인 바운더리(grain boundary)를 따라서 확산하게 되며, 이로 인해, 폴리실리콘은 거칠어져(roughening) TiSix막의 두께는 불균일하게 되어 심한 경우 TiSix의 게이트전극이 끊어지게 되는데 이러한 현상을 응집작용( agglomeration)이라고 한다.
따라서, 상기 응집작용에 의해 게이트전극에 기공이 존재하고 후속 열공정후, TiSix막과 도프트 폴리실리콘층 사이의 계면 반응으로 인해 게이트전극의 유효 폭이 감소할 수록 게이트전극의 저항이 증가되어 소자의 동작 및 신뢰성에 문제가 발생하게 된다. 이 외에 거칠어진 도프트 폴리실리콘 계면에 의한 게이트 구조의 뒤틀림(deformation)과 Ti 확산(diffusion)에 의한 GOI의 침식(degradation) 또한, 후속 고온 공정에서 동반되는 문제점으로 소자의 신뢰성에 악영향을 미치고 있다.
따라서, 본 발명은 상기의 문제점을 해결하기 위해 안출된 것으로, TiSix와 폴리실리콘층 사이에 옥시건 스터프드 TaNx/Ta층으로 구성된 확산 방지막을 형성하여 TiSi2와 폴리실리콘층 간의 계면 반응 및 TiSi2막 내의 기공 발생을 억제하는데 목적이 있다.
도 1a 내지 도 1f는 본 발명의 일 실시예에 따른 반도체 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11 : 반도체 기판 12 : 게이트산화막
13 : 폴리실리콘층 14 : Ta층
15 : TaNx층 16 : 옥시건 스터프드 TaNx/Ta층
17 : TiSix층 17a : C54상의 TiSi2층
18 : 하드 마스크층 20 : 게이트전극
상술한 목적을 달성하기 위해 본 발명은 상기 반도체 기판 상부에 게이트산화막 및 폴리실리콘층을 형성하는 단계; 상기 폴리실리콘층의 상부에 옥시건 스터프드 TaNx/Ta층을 형성하는 단계; 전체 구조 상부에 실리사이드층을 형성하는 단계; 및 상기 실리사이드층 상부에 하드 마스크층을 형성한 후, 식각하여 게이트전극을 형성하는 단계를 포함하여 이루어진다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
도 1a 내지 도 1e는 본 발명의 일 실시예에 따른 반도체 소자의 단면도이다.
도 1a를 참조하면, 반도체 기판(11)에 활성영역을 정의(define)하기 위한 아이솔레이션 공정을 진행하여 소자분리막(도시되지 않음)이 형성된다. 상기 소자분리막은 아이솔레이션 공정에서 STI 구조 형성시 상기 활성영역과 필드영역의 단차를 최소화하기 위해 50 내지 500Å의 두께로 형성된다. 이어서, 상기 반도체 기판(11) 상부에 게이트산화막(12) 및 폴리실리콘층(13)이 형성된다. 상기 게이트산화막(12)은 성장 또는 증착공정을 통해 형성된다.
도 1b를 참조하면, 전체 구조 상부에는 Ta층(14) 및 TaNx층(15)이 순차적으로 형성된다. 상기 Ta층(14)은 PVD 또는 CVD 방법을 행하여 5 내지 100Å의 두께로 형성된다. 상기 TaNx층(15)은 Ta에 대한 N의 조성비가 0.05 내지 50으로써, 0 내지 700℃의 온도에서 0.1 내지 100mTorr의 증착압력 조건으로 PVD 또는 CVD방법에 의해 20 내지 300Å의 두께로 형성된다. 상기 CVD 방법을 사용할 경우, 전구체로는 PDEAT(Pentakis(diehylamido)tantalum), Tal5, TaBr5, TaCl5및 TaF5중 어느 하나가 사용된다. 이때, 상기 TaNx층(15)은 상기 Ta층(14)을 형성한 후, 인-시투(in-situ)로 진행하여 형성된다.
도 1c를 참조하면, 전체 구조 상부에 산화처리(oxygen treatment) 공정을 진행하여 옥시건 스터프드 TaNx/Ta층(16)이 형성된다. 상기 산화처리 공정은 산화 열처리로 진행되거나 산화 플라즈마 처리(oxygen plasma treatment)로 진행된다.
도 1d를 참조하면, 전체 구조 상부에 TiSix층(17)이 형성된다. 상기 TiSix(17)은 x의 범위가 1.5 내지 2.5로써, 300 내지 800℃의 증착온도와 0.1 내지 50mTorr의 증착압력에서 300 내지 2000W의 전력 조건으로 PVD 또는 CVD 방법을 진행하여 100 내지 1200Å의 두께로 형성된다. 상기 CVD 방법을 진행할 경우, TiCl4와 SiH4가 소정 비율로 혼합된 혼합가스가 사용된다.
도 1e를 참조하면, 전체 구조 상부에 급속열처리(RTA) 공정을 진행하여 결정질 C54상 TiSi2막(17a)을 형성한다. 상기 급속열처리(RTA) 공정은 700 내지 900℃에서 진행된다.
도 1f를 참조하면, 전체 구조 상부에는 하드 마스크층(18)이 형성된다. 상기 하드 마스크층(18)은 실리콘 산화막(SiO2), 실리콘 질화막(SiNx) 및 실리콘 질화산화막(SiONx) 중 어느 하나를 이용한 증착공정을 진행하여 형성된다. 이어서, 포토마스크 패턴을 이용한 사진 식각공정을 행하여 하드 마스크층(18), 결정질 TiSix(17a), 옥시건 스터프드 TaNx/Ta층(16), 폴리실리콘층(13) 및 게이트산화막(12)이 순차적으로 식각되어 게이트전극(20)이 형성된다.
본 발명은 TiSi2와 폴리실리콘층 사이에 옥시건 스터프드 TaNx/Ta층을 형성함으로써, 이후, C54상의 TiSi2막을 형성하기 위한 급속열처리 공정시 게이트전극내에서 기공이 발생하지 않으며, 후속 열처리공정시 폴리실리콘층과의 안정한 계면을 확보하여 선폭이 좁아지더라도 낮은 비저항을 얻을 수 있으며, GOI 특성을 향상시킬 수 있어 TiSi2의 게이트전극의 소자 특성 및 신뢰성이 크게 향상될 수 있다.
Claims (14)
- 상기 반도체 기판 상부에 게이트산화막 및 폴리실리콘층을 형성하는 단계;상기 폴리실리콘층의 상부에 옥시건 스터프드 TaNx/Ta층을 형성하는 단계;전체 구조 상부에 실리사이드층을 형성하는 단계; 및상기 실리사이드층 상부에 하드 마스크층을 형성한 후, 식각하여 게이트전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 옥시건 스터프드 TaNx/Ta층은 Ta 및 TaNx를 순차적으로 증착한 후, 산화 처리하여 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 Ta층은 PVD 또는 CVD 방법을 행하여 5 내지 100Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 2 항에 있어서,상기 TaNx층은 Ta에 대한 N의 조성비가 0.05 내지 50로 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 4 항에 있어서,상기 TaNx층은 0 내지 700℃의 온도에서 0.1 내지 100mTorr의 증착압력 조건으로 PVD 또는 CVD방법에 의해 20 내지 300Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 5 항에 있어서,상기 CVD 방법은 전구체로 PDEAT(Pentakis(diehylamido)tantalum), Tal5, TaBr5, TaCl5및 TaF5중 어느 하나가 사용되는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 5 항에 있어서,상기 TaNx층은 상기 Ta층을 형성한 후, 인-시투(in-situ)로 진행하여 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 2 항에 있어서,상기 산화처리 공정은 산화 열처리로 진행되거나 산화 플라즈마 처리로 진행되는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 실리사이드층은 Ti 소오스 가스를 사용하여 300 내지 800℃의 증착온도와 0.1 내지 50mTorr의 증착압력에서 300 내지 2000W의 증착전력 조건으로 PVD 또는 CVD 방법에 의해 100 내지 1200Å의 두께로 TiSix층이 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 9 항에 있어서,상기 CVD 방법은 TiCl4와 SiH4가 소정 비율로 혼합된 혼합가스가 사용되는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 9 항에 있어서,상기 TiSix층의 x는 1.5 내지 2.5인 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 실리사이드층이 형성된 후, 급속열처리 공정을 진행하여 C45상의 TiSi2층을 형성하는 단계를 추가로 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 12 항에 있어서,상기 급속열처리 공정은 700 내지 900℃에서 진행되는 것을 특징으로 하는 반도체 소자의 제조 방법.
- 제 1 항에 있어서,상기 하드 마스크층은 실리콘 산화막, 실리콘 질화막 및 실리콘 질화산화막중 어느 하나로 형성되는 것을 특징으로 하는 반도체 소자의 제조 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0038423A KR100380153B1 (ko) | 2001-06-29 | 2001-06-29 | 반도체 소자의 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0038423A KR100380153B1 (ko) | 2001-06-29 | 2001-06-29 | 반도체 소자의 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030002723A KR20030002723A (ko) | 2003-01-09 |
| KR100380153B1 true KR100380153B1 (ko) | 2003-04-11 |
Family
ID=27712419
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0038423A KR100380153B1 (ko) | 2001-06-29 | 2001-06-29 | 반도체 소자의 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100380153B1 (ko) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08250727A (ja) * | 1995-03-10 | 1996-09-27 | Nec Corp | 半導体装置およびその製造方法 |
| KR19980086134A (ko) * | 1997-05-31 | 1998-12-05 | 문정환 | 반도체장치의 제조방법 |
| KR19990023828A (ko) * | 1997-08-26 | 1999-03-25 | 루센트 테크놀러지스 인크 | 집적 회로 제조 방법 |
| JPH11186548A (ja) * | 1997-12-25 | 1999-07-09 | Nec Corp | 半導体装置及びその製造方法 |
| KR20000009254A (ko) * | 1998-07-22 | 2000-02-15 | 윤종용 | 금속 실리사이드막 위에 응집 방지층을 갖춘 게이트 전극 및 그형성 방법 |
-
2001
- 2001-06-29 KR KR10-2001-0038423A patent/KR100380153B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08250727A (ja) * | 1995-03-10 | 1996-09-27 | Nec Corp | 半導体装置およびその製造方法 |
| KR19980086134A (ko) * | 1997-05-31 | 1998-12-05 | 문정환 | 반도체장치의 제조방법 |
| KR19990023828A (ko) * | 1997-08-26 | 1999-03-25 | 루센트 테크놀러지스 인크 | 집적 회로 제조 방법 |
| JPH11186548A (ja) * | 1997-12-25 | 1999-07-09 | Nec Corp | 半導体装置及びその製造方法 |
| KR20000009254A (ko) * | 1998-07-22 | 2000-02-15 | 윤종용 | 금속 실리사이드막 위에 응집 방지층을 갖춘 게이트 전극 및 그형성 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030002723A (ko) | 2003-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6583052B2 (en) | Method of fabricating a semiconductor device having reduced contact resistance | |
| US7030012B2 (en) | Method for manufacturing tungsten/polysilicon word line structure in vertical DRAM | |
| US6306698B1 (en) | Semiconductor device having metal silicide regions of differing thicknesses above the gate electrode and the source/drain regions, and method of making same | |
| KR100844940B1 (ko) | 다중 확산방지막을 구비한 반도체소자 및 그의 제조 방법 | |
| JP2002025944A (ja) | 半導体素子の製造方法 | |
| US6277721B1 (en) | Salicide formation process | |
| JP2006522481A (ja) | Ｍｏｓトランジスタのためのゲート電極 | |
| US7226859B2 (en) | Method of forming different silicide portions on different silicon-containing regions in a semiconductor device | |
| KR100459717B1 (ko) | 반도체 소자의 금속 콘택 형성 방법 | |
| US6100191A (en) | Method for forming self-aligned silicide layers on sub-quarter micron VLSI circuits | |
| JPH08250451A (ja) | 半導体装置の製造方法 | |
| US20090200672A1 (en) | Method for manufacturing semiconductor device | |
| KR100380153B1 (ko) | 반도체 소자의 제조 방법 | |
| US6087259A (en) | Method for forming bit lines of semiconductor devices | |
| JPH05335330A (ja) | 接続孔埋め込み形成方法 | |
| KR100480582B1 (ko) | 반도체장치의배리어막형성방법및이를이용한금속배선형성방법 | |
| KR100630532B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR100548596B1 (ko) | 반도체장치의 제조방법 | |
| KR100706823B1 (ko) | 티타늄나이트라이드막을 이용한 확산방지막과오믹콘택층의 동시 형성 방법 | |
| KR100696763B1 (ko) | 반도체소자의 게이트전극 형성방법 | |
| KR100464651B1 (ko) | 반도체 소자의 제조방법 | |
| KR20040001861A (ko) | 금속게이트전극 및 그 제조 방법 | |
| KR100315036B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR100596770B1 (ko) | 코발트 실리사이드를 이용한 반도체 소자의 게이트 전극형성 방법 | |
| KR20030002867A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080317 Year of fee payment: 6 |
|
| LAPS | Lapse due to unpaid annual fee |