KR100480582B1 - 반도체장치의배리어막형성방법및이를이용한금속배선형성방법 - Google Patents
반도체장치의배리어막형성방법및이를이용한금속배선형성방법 Download PDFInfo
- Publication number
- KR100480582B1 KR100480582B1 KR1019980007916A KR19980007916A KR100480582B1 KR 100480582 B1 KR100480582 B1 KR 100480582B1 KR 1019980007916 A KR1019980007916 A KR 1019980007916A KR 19980007916 A KR19980007916 A KR 19980007916A KR 100480582 B1 KR100480582 B1 KR 100480582B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- titanium nitride
- titanium
- depositing
- tin
- Prior art date
Links
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 52
- 239000002184 metal Substances 0.000 title claims abstract description 52
- 238000000034 method Methods 0.000 title claims abstract description 43
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 230000004888 barrier function Effects 0.000 title claims abstract description 24
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 69
- 239000010936 titanium Substances 0.000 claims abstract description 53
- 238000000151 deposition Methods 0.000 claims abstract description 34
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 25
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 25
- 238000005121 nitriding Methods 0.000 claims abstract description 19
- 239000002243 precursor Substances 0.000 claims abstract description 14
- 238000011065 in-situ storage Methods 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 230000003647 oxidation Effects 0.000 claims abstract description 9
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 9
- 238000005229 chemical vapour deposition Methods 0.000 claims description 19
- 238000009736 wetting Methods 0.000 claims description 11
- 238000004151 rapid thermal annealing Methods 0.000 claims description 10
- 238000009832 plasma treatment Methods 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 238000000059 patterning Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 3
- 229910052721 tungsten Inorganic materials 0.000 claims description 3
- 239000010937 tungsten Substances 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims 1
- 229910052802 copper Inorganic materials 0.000 claims 1
- 239000010949 copper Substances 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 abstract description 6
- 230000008021 deposition Effects 0.000 abstract description 3
- 238000001465 metallisation Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 4
- 238000005240 physical vapour deposition Methods 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 229910021341 titanium silicide Inorganic materials 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000615 nonconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
- H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
배리어막을 구성하는 금속의 상부 표면을 질화(nitridation)처리함으로써 상기 전구물질 구성원자의 확산을 억제할 수 있도록 구성된 반도체 장치의 배리어막 형성방법 및 이를 이용한 반도체 장치의 금속배선 형성방법을 제공한다.
본 발명에 의한 반도체 장치의 배리어막 형성방법은, (a) 콘택 패턴이 형성된 반도체 기판 상에 티타늄(Ti)층을 증착한 후, 인-시튜로 티타늄 나이트라이드(TiN)층을 증착하되, 상기 티타늄 나이트라이드층을 상기 티타늄층의 산화를 방지할 정도의 두께로 증착하는 단계; 및 (b) 상기 티타늄층의 상부를 질화처리하는 단계를 포함한다. 상기 결과물 구조 상에 금속층을 증착하거나, 전면증착에 이른 에치백 공정으로 콘택 플러그를 형성한 다음 금속층을 증착한 뒤 패터닝하여 금속배선층을 형성한다.
Description
본 발명은 반도체 장치에 대한 것으로, 상세하게는 반도체 장치의 배리어막 형성방법 및 이를 이용한 금속배선 형성방법에 대한 것이다.
반도체 장치에 이용되는 금속배선으로는 텅스텐(W), 티타늄 나이트라이드(TiN)막 등을 많이 사용한다. 특히, 반도체 장치의 콘택홀의 깊이가 점점 증가하고 반도체 장치의 빠른 동작속도가 요구되는 추세에 따라 화학기상증착(CVD) 방법을 이용한 W, TiN 금속배선이 널리 사용되고 있다.
CVD 방법으로 W, TiN을 증착하는 경우 전구물질로 각각 WF6, TiCl4를 많이 사용하는데, 이 전구물질이 배리어막인 TiN막을 확산하여 들어가 티타늄 또는 실리콘층과 반응하여 콘택의 전기적 특성 및 신뢰성을 감소시키는 문제가 있다.
이하, 도면을 참조하여 상기 종래기술의 문제점을 설명한다.
도 1a를 참조하면, 반도체 기판(1) 상에 콘택홀을 구비한 절연막(3)을 형성한 다음, 배리어막으로 Ti층(5)/TiN층(7)을 증착한다.
도 1b를 참조하면, 상기 배리어막의 상부에 금속배선층(9)을 CVD법을 이용하여 증착한다. 즉, CVD-W, 또는 CVD-TiN막을 형성한다.
상기 Ti층(5)은 하부 실리콘과 결합하여 티타늄 실리사이드를 형성하여 오믹 콘택을 형성하며, 상기 TiN층(7)은 금속배선층(9) 증착시에 전구물질인 WF6, TiCl4의 공격을 막는 배리어막의 역할을 한다.
도 2는 금속배선을 형성하는 종래기술의 다른 예를 보이는 것으로서, 상기 도 1a에서 보인 배리어막(5/7)을 증착한 다음 CVD-W, CVD-TiN층을 증착하고 전면 에치백을 하여 콘택홀의 내부에만 금속(11)을 남긴다. 다음, Ti, TiN, Ti/TiN, 또는 TiN/Ti로 된 웨팅층(13)을 증착하고, 그 상부에 CVD, 또는 PVD법으로 금속배선층을 증착한 다음 포토리소그래피 기술을 이용하여 금속배선을 형성한다.
상기한 바와 같은 종래의 금속배선 형성방법에서는 배리어막으로 PVD법을 이용한 Ti/TiN 이중층(5+7)을 사용한다. 그런데 이때 금속배선층(9) 증착시 WF6, TiCl4가 배리어막인 TiN막(7)을 확산하여 들어가 Ti막(5) 또는 하부 실리콘 기판(1)과 반응하게 된다. 그 결과 콘택의 전기적 특성 및 신뢰성이 감소된다.
이하, 이러한 문제점을 CVD-W을 사용하는 경우와 CVD-TiN을 사용하는 경우로 나누어 구체적으로 설명한다.
(1) 금속배선으로 CVD-W을 사용하는 경우
텅스텐층 증착시 전구물질로 WF6을 사용하게 되는데 WF6는 Ti막과 반응하여 기체상 또는 부도체인 고체상의 TiFx를 형성한다. 그 결과 금속배선층이 리프팅되거나 콘택저항이 높아지면서 콘택의 전기적 특성 및 신뢰성이 열화되어지는 문제가 발생한다.
(2) 금속배선으로 CVD-TiN을 사용하는 경우
티타늄 나이트라이드층 증착시 전구물질로 TiCl4를 사용하는데, TiCl4는 Ti막 또는 하부 실리콘 기판과 반응하여 TiN막을 리프팅시킨다. 그 결과 콘택의 전기적 특성 및 신뢰성이 열화되어지는 문제가 발생한다.
상기한 WF6, TiCl4가 배리어막인 TiN막을 쉽게 확산하여 들어오는 이유는 배리어막인 TiN막이 스퍼터링방법으로 증착되어짐으로써 단차도포성이 나빠 콘택4홀의 저부에서는 얇게 증착되어지며, 또한 스퍼터링방법으로 증착된 TiN은 칼럼나 구조를 가지므로 그레인 바운더리를 통해 쉽게 확산이 일어나기 때문이다. 상기한 확산을 억제하기 위해 배리어막인 TiN막을 두껍게 형성하면 콘택홀의 입구에 오버행(overhang)이 생겨 금속배선층 증착시 콘택홀 내부에 보이드를 유발시키는 문제점이 있다.
본 발명은 금속배선층 형성용 전구물질 구성원자가 그 내부로 확산해 들어가는 것을 억제할 수 있는 반도체 장치의 배리어막 형성방법 및 이를 이용한 반도체 장치의 금속배선 형성방법을 제공하는 것을 기술적 과제로 한다.
상기 기술적 과제를 달성하기 위한 본 발명은 배리어막을 구성하는 금속의 상부 표면을 질화(nitridation)처리함으로써 상기 전구물질 구성원자의 확산을 억제할 수 있도록 구성된 반도체 장치의 배리어막 형성방법 및 이를 이용한 반도체 장치의 금속배선 형성방법을 제공한다.
본 발명의 바람직한 실시예에 의한 반도체 장치의 배리어막 형성방법은, (a) 콘택 패턴이 형성된 반도체 기판 상에 티타늄(Ti)층을 증착한 후, 인-시튜로 티타늄 나이트라이드(TiN)층을 증착하되, 상기 티타늄 나이트라이드층을 상기 티타늄층의 산화를 방지할 정도의 두께로 증착하는 단계; 및 (b) 상기 티타늄층의 상부를 질화처리하는 단계를 포함한다.
상기 티타늄 나이트라이드층은 20Å - 100Å의 두께로 증착하는 것이 바람직하다.
상기 질화처리는 N2 또는 NH3 가스를 이용한 400℃ - 500℃에서의 급속 열 어닐링 또는 플라즈마 처리에 의하여 수행될 수 있다.
상기 급속 열 어닐링 또는 플라즈마 처리는 상기 티타늄 나이트라이드를 증착할 때 인-시튜로 진행되는 것이 바람직하다.
바람직하게는, 상기 (b)단계 이후에, 화학기상증착(CVD)법에 의한 티타늄 나이트라이드(CVD-TiN)막을 형성하는 단계를 더 포함할 수 있다.
본 발명의 다른 실시예에 의하면, (a) 콘택 패턴이 형성된 반도체 기판 상에 티타늄(Ti)층을 증착한 후, 인-시튜로 티타늄 나이트라이드(TiN)층을 증착하되, 상기 티타늄 나이트라이드층을 상기 티타늄층의 산화를 방지할 정도의 두께로 증착하는 단계; (b) 상기 티타늄층의 상부를 질화처리하는 단계: 및 (c) 화학기상증착방법을 이용하여 상기 티타늄층의 상부에 금속배선층을 형성하고 패터닝하여 금속배선을 형성하는 단계를 포함하는 반도체 장치의 금속배선 형성방법이 제공된다.
바람직하게는, 상기 (b)단계 이후에, 화학기상증착(CVD)법에 의한 티타늄 나이트라이드(CVD-TiN)막을 형성하는 단계를 더 포함할 수 있다.
본 발명의 또 다른 실시예에 의하면, (a) 콘택홀이 형성된 반도체 기판 상에 티타늄(Ti)층을 증착한 후, 인-시튜로 티타늄 나이트라이드(TiN)층을 증착하되, 상기 티타늄 나이트라이드층을 상기 티타늄층의 산화를 방지할 정도의 두께로 증착하는 단계; (b) 상기 티타늄층의 상부를 질화처리하는 단계: (c) 상기 결과물 구조의 전면에 제1 금속층을 증착한 다음 에치백하여 상기 콘택홀의 내부에 콘택 플러그를 형성하는 단계; (d) 상기 결과물 구조 상에 웨팅층을 증착하는 단계; 및 (e) 상기 웨팅층 상에 제2 금속층을 증착하고 패터닝하여 금속배선을 형성하는 단계를 포함하는 반도체 장치의 금속배선 형성방법이 제공된다.
바람직하게는, 상기 (b)단계 이후에, 화학기상증착(CVD)법에 의한 티타늄 나이트라이드(CVD-TiN)막을 형성하는 단계를 더 포함할 수 있다.
이하, 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나 본 발명의 범위가 아래에서 상술하는 실시예에 한정되는 것으로 해석되어져서는 안된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 도면에서 층이나 영역들의 두께는 설명의 명확성을 위해서 과장되어진 것이다. 도면 상에서 동일한 부호는 동일한 요소를 지칭한다. 또한 어떤 층이 다른 층 또는 기판의 "상부"에 있다고 기재된 경우, 상기 어떤 층은 상기 다른 층 또는 기판의 상부에 직접 존재할 수도 있고, 그 사이에 제3의 층의 개재되어질 수도 있다.
<실시예 1>
도 3a를 참조하면, 반도체 기판(101) 상에 콘택홀을 구비하는 절연막(103)을 형성한다. 다음, Ti층(105)을 콘택 저부를 기준으로 하여 20Å - 500Å의 두께로 증착하고, 인-시튜로 TiN층(107)을 20Å - 100Å의 두께로 증착한다. 상기 TiN층(107)의 두께에서는 하부 Ti층(105)의 산화가 방지된다. 상기 TiN층의 두께가 상기 범위의 하한인 20Å 이하가 되면 Ti층(105)가 산화되면서 부도체인 TiO2가 생성되어 콘택저항이 증가된다. 반면, 상기 TiN층(107)의 두께가 상기 범위의 상한인 100Å 이상으로 두꺼워지면 후속하는 티타늄층(105)의 질화처리에 장애가 생길 수 있다. 다음, NH3 또는 N2 가스를 이용한 급속 열 어닐링(RTA) 또는 플라즈마 처리를 이용하여 상기 Ti층(105)의 상부를 질화처리한다. 이와 같은 질화처리는 후속 공정에서 CVD-TiN층(107)을 형성하기 전에 CVD-TiN층(107) 증착 챔버 내에서 인-시튜로 진행할 수도 있다. 이와 같이 Ti층(105)을 질화처리하면 후속 공정에서 금속배선층을 증착할 때 전구물질에 의한 Ti층 공격을 방지할 수 있고, 티타늄 실리사이드 형성을 도와주는 효과가 있다. 다음, CVD-TiN층(107)을 100Å - 300Å의 두께로 증착한다. 상기 CVD-TiN층(107)은 금속원자, 실리콘 원자, 또는 금속배선층 전구물질의 확산을 막는 배리어막으로 작용한다.
도 3b를 참조하면, 상기 TiN층(107)의 상부에 CVD-W 또는 CVD-TiN층(109)을 증착하고, 그 상부에 예컨대 알루미늄 등으로 이루어진 금속배선(111)을 형성한다.
<실시예 2>
상기 CVD-TiN층(도 3a의 109)을 형성하기까지는 실시예 1과 동일하다. 도 4를 참조하면, 본 실시예에서는 상기 CVD-TiN층(109)의 상부에 제1 금속층을 전면 증착한 다음 에치백하여 콘택홀 내부에 콘택 플러그(211)를 형성한다. 다음, 상기 결과물의 전면에 웨팅층(213)을 증착한다. 상기 웨팅층(213)은 Ti, TiN, Ti/TiN, 또는 TiN/Ti막인 것이 바람직하다. CVD 또는 PVD를 이용하여 상기 웨팅층(213)의 상부에 금속배선층(215)을 증착하고 포토리소그래피 기술을 이용하여 금속배선을 패터닝한다.
<실시예 3>
상기 TiN층(도 3a의 107)을 형성하기까지는 실시예 1과 동일하다. 도 5를 참조하면, 본 실시예에서는 상기 TiN층(107)의 상부에 바로 CVD-W, CVD-TiN, 또는 알루미늄 등의 금속층(309)을 증착하고 포토리소그래피 기술을 이용하여 금속배선을 형성한다.
<실시예 4>
상기 TiN층(도 3a의 107)을 형성하기까지는 실시예 1과 동일하다. 도 6을 참조하면, 본 실시예에서는 상기 TiN층(107)의 상부에 CVD-W, CVD-TiN, 또는 알루미늄 등의 금속층을 전면증착하고 에치백하여 콘택홀의 내부에 콘택 플러그(409)를 형성한다. 다음, 상기 결과물의 전면에 웨팅층(411)을 증착한다. 상기 웨팅층(411)은 Ti, TiN, Ti/TiN, 또는 TiN/Ti층인 것이 바람직하다. CVD 또는 PVD법을 이용하여 상기 웨팅층(411)의 상부에 금속배선층(413)을 증착하고 포토리소그래피 기술을 이용하여 금속배선을 패터닝한다.
본 발명의 방법에 의하면, 배리어막 상부에 금속배선층을 형성할 때 금속배선 전구물질이 상기 배리어막 내로 확산하여 들어가는 것이 억제됨으로써 콘택저항 및 소자의 신뢰성이 향상되는 효과가 있다. 또한 배리어막을 구성하는 티타늄층의 산화가 억제되어지는 효과가 있다.
도 1a 및 도 1b는 종래기술에 의한 반도체 장치의 금속배선 형성방법을 도시한 단면도들.
도 2는 다른 종래기술에 의한 반도체 장치의 금속배선 형성방법을 도시한 단면도,
도 3a 및 도 3b는 본 발명의 제1 실시예에 따른 반도체 장치의 금속배선 형성방법을 도시한 단면도들.
도 4는 본 발명의 제2 실시예에 따른 반도체 장치의 금속배선 형성방법을 도시한 단면도.
도 5는 본 발명의 제3 실시예에 따른 반도체 장치의 금속배선 형성방법을 도시한 단면도.
도 6은 본 발명의 제4 실시예에 따른 반도체 장치의 금속배선 형성방법을 도시한 단면도.
Claims (16)
- (a) 콘택 패턴이 형성된 반도체 기판 상에 티타늄(Ti)층을 증착한 후, 상기 티타늄층의 산화를 방지하기 위해 20Å 내지 100Å의 두께의 제 1 티타늄 나이트라이드(TiN)층을 인-시튜로 증착하는 단계;(b) 상기 제 1 티타늄 나이트라이드 아래의 상기 티타늄층의 상부를 질화처리하는 단계; 및(c) 상기 제 1 티타늄 나이트라이드층 상에 제 2 티타늄 나이트라이드층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 배리어막 형성방법.
- 제1항에 있어서, 상기 질화처리가 N2 또는 NH3 가스를 이용한 400℃ - 500℃에서의 급속 열 어닐링에 의하여 수행되는 것을 특징으로 하는 반도체 장치의 배리어막 형성방법.
- 제1항에 있어서, 상기 질화처리가 N2 또는 NH3 가스를 이용한 플라즈마 처리에 의하여 수행되는 것을 특징으로 하는 반도체 장치의 배리어막 형성방법.
- 제2항 또는 제3항에 있어서, 상기 급속 열 어닐링 또는 플라즈마 처리가 상기 제 1 티타늄 나이트라이드를 증착할 때 인-시튜로 진행되는 것을 특징으로 하는 반도체 장치의 배리어막 형성방법.
- 제1항에 있어서, 상기 제 2 티타늄 나이트라이드층은 화학적기상증착(CVD)법으로 TiCl4를 전구물질로 하여 형성하는 것을 특징으로 하는 반도체 장치의 배리어막 형성방법.
- (a) 콘택 패턴이 형성된 반도체 기판 상에 티타늄(Ti)층을 증착한 후, 상기 티타늄층의 산화를 방지하기 위해 20Å 내지 100Å의 두께의 제 1 티타늄 나이트라이드(TiN)층을 인-시튜로 증착하는 단계;(b) 상기 제 1 티타늄 나이트라이드 아래의 상기 티타늄층의 상부를 질화처리하는 단계; 및(c) 상기 제 1 티타늄 나이트라이드층 상에 제 2 티타늄 나이트라이드층을 형성하는 단계; 및(c) 화학기상증착방법을 이용하여 상기 제 2 티타늄 나이트라이드층의 상부에 금속배선층을 형성하고 패터닝하여 금속배선을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 금속배선 형성방법.
- 제6항에 있어서, 상기 질화처리가 N2 또는 NH3 가스를 이용한 400℃ - 500℃에서의 급속 열 어닐링에 의하여 수행되는 것을 특징으로 하는 반도체 장치의 금속배선 형성방법.
- 제6항에 있어서, 상기 질화처리가 N2 또는 NH3 가스를 이용한 플라즈마 처리에 의하여 수행되는 것을 특징으로 하는 반도체 장치의 금속배선 형성방법.
- 제7항 또는 제8항에 있어서, 상기 급속 열 어닐링 또는 플라즈마 처리가 상기 제 1 티타늄 나이트라이드를 증착할 때 인-시튜로 진행되는 것을 특징으로 하는 반도체 장치의 금속배선 형성방법.
- 제6항에 있어서, 상기 금속배선층이 텅스텐, 구리 또는 알루미늄으로 이루어지는 것을 특징으로 하는 반도체 장치의 금속배선 형성방법.
- 제6항에 있어서, 상기 제 2 티타늄 나이트라이드층을 CVD법으로 TiCl4를 전구물질로 하여 형성하는 것을 특징으로 하는 반도체 장치의 금속배선 형성방법.
- (a) 콘택 패턴이 형성된 반도체 기판 상에 티타늄(Ti)층을 증착한 후, 상기 티타늄층의 산화를 방지하기 위해 20Å 내지 100Å의 두께의 제 1 티타늄 나이트라이드(TiN)층을 인-시튜로 증착하는 단계;(b) 상기 제 1 티타늄 나이트라이드 아래의 상기 티타늄층의 상부를 질화처리하는 단계; 및(c) 상기 제 1 티타늄 나이트라이드층 상에 제 2 티타늄 나이트라이드층을 형성하는 단계; 및(d) 상기 제 2 티타늄 나이트라이드층을 포함하는 전면에 제1 금속층을 증착한 다음 에치백하여 상기 콘택홀의 내부에 콘택 플러그를 형성하는 단계;(e) 상기 콘택 플러그가 형성된 구조 상에 웨팅층을 증착하는 단계; 및(f) 상기 웨팅층 상에 제2 금속층을 증착하고 패터닝하여 금속배선을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 금속배선 형성방법.
- 제12항에 있어서, 상기 질화처리가 N2 또는 NH3 가스를 이용한 400℃ - 500℃에서의 급속 열 어닐링에 의하여 수행되는 것을 특징으로 하는 반도체 장치의 금속배선 형성방법.
- 제12항에 있어서, 상기 질화처리가 N2 또는 NH3 가스를 이용한 플라즈마 처리에 의하여 수행되는 것을 특징으로 하는 반도체 장치의 금속배선 형성방법.
- 제13항 또는 제14항에 있어서, 상기 급속 열 어닐링 또는 플라즈마 처리가 상기 제 1 티타늄 나이트라이드층을 증착할 때 인-시튜로 진행되는 것을 특징으로 하는 반도체 장치의 금속배선 형성방법.
- 제12항에 있어서, 상기 제 2 티타늄 나이트라이드층을 CVD법으로 TiCl4를 전구물질로 하여 형성하는 것을 특징으로 하는 반도체 장치의 금속배선 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980007916A KR100480582B1 (ko) | 1998-03-10 | 1998-03-10 | 반도체장치의배리어막형성방법및이를이용한금속배선형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980007916A KR100480582B1 (ko) | 1998-03-10 | 1998-03-10 | 반도체장치의배리어막형성방법및이를이용한금속배선형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990074372A KR19990074372A (ko) | 1999-10-05 |
| KR100480582B1 true KR100480582B1 (ko) | 2005-05-16 |
Family
ID=37302566
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980007916A KR100480582B1 (ko) | 1998-03-10 | 1998-03-10 | 반도체장치의배리어막형성방법및이를이용한금속배선형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100480582B1 (ko) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100691935B1 (ko) * | 2000-06-29 | 2007-03-08 | 주식회사 하이닉스반도체 | 반도체 소자의 금속배선 형성방법 |
| KR100724143B1 (ko) * | 2001-01-17 | 2007-06-04 | 매그나칩 반도체 유한회사 | 반도체장치의 배리어층 형성방법 |
| KR100424389B1 (ko) * | 2001-06-28 | 2004-03-25 | 동부전자 주식회사 | 반도체 장치의 콘택/비아 제조방법 |
| KR100460086B1 (ko) * | 2001-07-16 | 2004-12-04 | 주식회사 다산 씨.앤드.아이 | 확산방지막내에 동종 금속의 중간 금속박막을 적용한반도체 소자의 제조방법 |
| KR100800136B1 (ko) * | 2002-06-28 | 2008-02-01 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| KR100801200B1 (ko) * | 2005-08-17 | 2008-02-05 | 후지쯔 가부시끼가이샤 | 반도체 장치와 그 제조 방법, 및 박막 장치 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04196421A (ja) * | 1990-11-28 | 1992-07-16 | Nec Corp | 半導体装置及びその製造方法 |
| JPH0697111A (ja) * | 1992-09-11 | 1994-04-08 | Sony Corp | バリアメタルの形成方法 |
| JPH0745553A (ja) * | 1993-07-30 | 1995-02-14 | Sony Corp | 半導体装置およびその製造方法 |
| KR960005797A (ko) * | 1994-07-26 | 1996-02-23 | 김광호 | 반도체소자 배선 형성방법 |
| JPH08236478A (ja) * | 1994-12-28 | 1996-09-13 | Nec Corp | 半導体装置及びその製造方法 |
| KR970052303A (ko) * | 1995-12-20 | 1997-07-29 | 김주용 | 반도체 소자의 금속 배선 형성 방법 |
| KR19980033883A (ko) * | 1996-11-02 | 1998-08-05 | 김영환 | 반도체 디바이스의 금속배선 형성방법 |
-
1998
- 1998-03-10 KR KR1019980007916A patent/KR100480582B1/ko not_active IP Right Cessation
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04196421A (ja) * | 1990-11-28 | 1992-07-16 | Nec Corp | 半導体装置及びその製造方法 |
| JPH0697111A (ja) * | 1992-09-11 | 1994-04-08 | Sony Corp | バリアメタルの形成方法 |
| JPH0745553A (ja) * | 1993-07-30 | 1995-02-14 | Sony Corp | 半導体装置およびその製造方法 |
| KR960005797A (ko) * | 1994-07-26 | 1996-02-23 | 김광호 | 반도체소자 배선 형성방법 |
| KR0150989B1 (ko) * | 1994-07-26 | 1998-12-01 | 김광호 | 반도체소자 배선 형성방법 |
| JPH08236478A (ja) * | 1994-12-28 | 1996-09-13 | Nec Corp | 半導体装置及びその製造方法 |
| KR970052303A (ko) * | 1995-12-20 | 1997-07-29 | 김주용 | 반도체 소자의 금속 배선 형성 방법 |
| KR19980033883A (ko) * | 1996-11-02 | 1998-08-05 | 김영환 | 반도체 디바이스의 금속배선 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990074372A (ko) | 1999-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2000228372A (ja) | 半導体装置の製造方法 | |
| KR100480582B1 (ko) | 반도체장치의배리어막형성방법및이를이용한금속배선형성방법 | |
| US6171717B1 (en) | Structure of stacked barrier layer | |
| KR100290467B1 (ko) | 반도체소자의확산방지막형성방법 | |
| US6451691B2 (en) | Methods of manufacturing a metal pattern of a semiconductor device which include forming nitride layer at exposed sidewalls of Ti layer of the pattern | |
| US6750146B2 (en) | Method for forming barrier layer | |
| US6087259A (en) | Method for forming bit lines of semiconductor devices | |
| KR19990052424A (ko) | 반도체 소자의 배선형성 방법 | |
| EP0926741A2 (en) | Gate structure and method of forming same | |
| KR100451493B1 (ko) | 반도체소자의금속배선형성방법 | |
| JP4457884B2 (ja) | 半導体装置 | |
| KR19990006062A (ko) | 반도체 소자의 비트라인 및 그 제조방법 | |
| KR0156126B1 (ko) | 반도체장치의 콘택형성방법 | |
| KR100480480B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100315036B1 (ko) | 반도체 소자의 게이트 전극 형성 방법 | |
| KR980011915A (ko) | 금속 배선 형성 방법 | |
| KR100252843B1 (ko) | 반도체 소자의 확산방지막 및 그 형성방법 | |
| KR20030090872A (ko) | 반도체 소자의 콘택 형성 방법 | |
| KR20030003322A (ko) | 티타늄나이트라이드막을 이용한 확산방지막과오믹콘택층의 동시 형성 방법 | |
| KR100252764B1 (ko) | 반도체장치의다층금속배선형성방법 | |
| JPH04290425A (ja) | 耐熱性配線の形成方法 | |
| KR100342826B1 (ko) | 반도체소자의베리어금속층형성방법 | |
| KR20020044859A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100380153B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100315038B1 (ko) | 반도체 소자의 게이트 전극 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| LAPS | Lapse due to unpaid annual fee |