KR100252843B1 - 반도체 소자의 확산방지막 및 그 형성방법 - Google Patents

반도체 소자의 확산방지막 및 그 형성방법 Download PDF

Info

Publication number
KR100252843B1
KR100252843B1 KR1019970049212A KR19970049212A KR100252843B1 KR 100252843 B1 KR100252843 B1 KR 100252843B1 KR 1019970049212 A KR1019970049212 A KR 1019970049212A KR 19970049212 A KR19970049212 A KR 19970049212A KR 100252843 B1 KR100252843 B1 KR 100252843B1
Authority
KR
South Korea
Prior art keywords
layer
diffusion barrier
forming
semiconductor device
contact hole
Prior art date
Application number
KR1019970049212A
Other languages
English (en)
Other versions
KR19990026897A (ko
Inventor
김병엽
김준기
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970049212A priority Critical patent/KR100252843B1/ko
Publication of KR19990026897A publication Critical patent/KR19990026897A/ko
Application granted granted Critical
Publication of KR100252843B1 publication Critical patent/KR100252843B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners

Abstract

본 발명은 확산방지막의 특성을 향상시키도록 한 반도체 소자의 확산방지막 및 그 형성방법에 관한 것으로서, 기판상에 절연막을 형성하는 단계와, 상기 기판의 표면이 소정부분 노출되도록 상기 절연막을 선택적으로 제거하여 콘택홀을 형성하는 단계와, 상기 콘택홀을 포함한 기판의 전면에 도전층을 형성하는 단계와, 상기 도전층과 기판의 계면에 실리사이드층을 형성하는 단계와, 그리고 상기 실리사이드층의 표면에 삼중화합물층을 형성하는 단계를 포함하여 형성함을 특징으로 한다.

Description

반도체 소자의 확산방지막 및 그 형성방법
본 발명의 반도체 소자의 제조방법에 관한 것으로 특히, 소자의 특성을 향상시키는데 적당한 반도체 소자의 확산방지막 형성방법에 관한 것이다.
이하, 첨부된 도면을 참고하여 종래의 반도체 소자의 확산방지막 형성방법을 설명하면 다음과 같다.
도 1a 내지 도 1c는 종래의 반도체 소자의 확산방지막 형성방법을 나타낸 공정단면도이다.
도 1a에 도시한 바와 같이 실리콘 기판(11)상에 산화막(12)을 형성하고, 상기 산화막(12)상에 포토레지스트(Photo Resist)(13)를 도포한 후, 노광 및 형상공정으로 포토레지스트(13)를 패터닝(Patterning)한다.
이어, 상기 패터닝된 포토레지스트(13)를 마스크로 이용하여 상기 실리콘 기판(11)의 표면이 소정부분 노출되도록 상기 산화막(12)을 선택적으로 제거하여 콘택홀(Contact Hole)(14)을 형성한다.
도 1b에 도시한 바와 같이 상기 포토레지스트(13)를 제거하고, 상기 콘택홀(14)을 포함한 실리콘 기판(11)의 전면에 스퍼터닝 방법으로 티타늄(Ti)층(15)을 증착한다.
여기서 상기 티타늄층(15)은 접착층으로 작용하며, 열처리를 실시하여 실리사이드를 형성해 오믹 콘택(Ohmic Contact)을 만듦으로써 콘택저항을 낮추어 주는 역할을 한다.
도 1c에 도시한 바와 같이 상기 티타늄층(15)상에 이후 공정에서 텅스텐이나 알루미늄 등을 증착할 때 상기 실리콘 기판(11)과의 상호 확산반응을 방지하기 위하여 확산방지막으로 질화 티타늄(TiN)층(16)을 증착한다.
여기서 상기 질화 티타늄층(16)은 스퍼터닝 방법으로 증착하는데, 상기 티타늄층(15)이나 질화 티타늄층(16)을 스퍼터닝 방법으로 증착하는 경우 스텝 커버레이지(Step Coverage)가 좋지 않기 때문에 콘택홀(14)을 하부에서 충분한 두께를 확보하기 위해서 두껍게 증착한다.
그러나 이와 같은 종래의 반도체 소자의 확산방지막 형성방법에 있어서 다음과 같은 문제점이 있었다.
첫째, 종횡비가 큰 콘택에서 스퍼터닝 방법으로 TiN을 증착할 때 스텝 커버레이지가 좋지 않아 두껍게 증착해야 하기 때문에 이후 텅스텐 증착단계에서 콘택홀 매립시 TiN의 오버행(Overhang)으로 인해 콘택홀에 보이드(Void)가 발생하여 반도체 소자의 신뢰성을 저하시킨다.
둘째, TiN을 두껍게 증착하기 때문에 콘택홀 하부의 코너(Corner)에는 증착되지 않아 WF6가스를 이용한 텅스텐 증착시 WF6과 TiN이 반응을 하여 저항이 높은 TiF3과 같은 이물질을이 발생함으로써 콘택저항이 증가한다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 확산방지막의 특성을 향상시키도록 한 반도체 소자의 확산방지막 형성방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c는 종래의 반도체 소자의 확산방지막 형성방법을 나타낸 공정단면도
도 2는 본 발명에 의한 반도체 소자의 확산방지막을 나타낸 구조단면도
도 3a 내지 도 3d는 본 발명에 의한 반도체 소자의 확산방지막 형성방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
21 : 실리콘 기판 22 : 산화막
23 : 포토레지스트 24 : 콘택홀
25 : 티타늄층 26 : 실리사이드층
27 : TiSiN층
상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 확산방지막은 기판과, 상기 기판상에 콘택홀을 갖고 형성되는 절연막과, 상기 콘택홀 내부의 기판 표면에 형성되는 실시사이드층과, 그리고 상기 실리사이드층 표면에 형성되는 삼중화합물층을 포함하여 구성됨을 특징으로 한다.
또한 상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 확산방지막 형성방법은 기판상에 절연막을 형성하는 단계와, 상기 기판의 표면이 소정부분 노출되도록 상기 절연막을 선택적으로 제거하여 콘택홀을 형성하는 단계와, 상기 콘택홀을 포함한 기판의 전면에 도전층을 형성하는 단계와, 상기 도전층과 기판의 계면에 실리사이드층을 형성하는 단계와, 그리고 상기 실리사이드층의 표면에 삼중화합물층을 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 소자의 확산방지막 및 그 형성방법을 상세히 설명하면 다음과 같다.
도 2는 본 발명에 의한 반도체 소자의 확산방지막을 나타낸 구조단면도이고, 도 3a 내지 도 3d는 본 발명에 의한 반도체 소자의 확산방지막 형성방법을 나타낸 공정단면도이다.
도 2에 도시된 바와 같이 실리콘 기판(21)상에 콘택홀을 갖고 산화막(22)이 형성되고, 상기 콘택홀 내부의 실리콘 기판(21) 표면에 실리사이드층(26)이 형성되며, 상기 실리사이드층(26)의 표면에 TiSiN층(27)이 형성된다.
여기서 상기 실리사이드층(26)은 티타늄층(25)과 실리콘 기판(21)의 계면에서 열처리공정시 티타늄층(25)과 실리콘 기판(21)이 반응하여 형성된다.
도 3a에 도시한 바와 같이 실리콘 기판(21)상에 산화막(22)을 형성하고, 상기 산화막(22)상에 포토레지스트(23)를 도포한 후, 노광 및 현상공정으로 포토레지스트(23)를 패터닝한다.
이어, 상기 패터닝된 포토레지스트(23)를 마스크로 이용하여 상기 실리콘 기판(21)의 표면이 소정부분 노출되도록 상기 산화막(22)을 선택적으로 제거하여 콘택홀(24)을 형성한다.
도 3b에 도시한 바와 같이 상기 포토레지스트(23)를 제거하고, 상기 콘택홀(24)을 포함한 실리콘 기판(21)의 전면에 스퍼터닝 방법으로 티타늄(Ti)층(25)을 증착한다.
도 3c에 도시한 바와 같이 상기 티타늄층(25)이 형성된 실리콘 기판(21)에 500 ~ 750℃의 온도로 열처리공정을 실시하여 상기 실리콘 기판(21)과 티타늄층(25)의 계면에 실리사이드층(26)을 형성한다.
여기서 상기 열처리를 실시할 때 실리콘 기판(21)의 실리콘과 Ti가 반응을 하여 계면에만 실리사이드층(26)이 형성된다.
이어, 상기 실리콘 기판(21)과 반응하지 않고 잔존하는 티타늄층(25)을 습식식각(Wet Etch)으로 제거한다.
도 3d에 도시한 바와 같이 상기 실리사이드층(21)이 형성된 실리콘 기판(21)의 전면에 N2또는 N2/H2플라즈마 질화(nitridation)를 시키거나 N2혹은 NH3분위기에서 급속 열처리(RTA : Rapid Thermal Annealing)를 실시하여 상기 실리사이드층(26)의 표면을 질화시키어 표면에 TiSiN층(27)을 형성한다.
여기서 상기 TiSiN층(27)은 확산방지막이다.
그리고 상기 TiSiN층(27)을 형성하기 위한 N2또는 N2/H2플라즈마 질화 조건으로서 온도는 상온 ~ 500℃, 압력은 0.1 ~ 10 torr, 플라즈마 파워는 100 ~ 500W로 한다.
이후 공정은 도면에 도시하지 않았지만 텅스텐 핵 생성막으로 PVD(Physical Vapor Deposition) 질화 티타늄(TiN)층을 실리콘 기판(21)의 전면에 스퍼터닝으로 얇게(약 100Å)증착한다.
여기서 상기 질화 티타늄층은 후속공정에서 CVD(Chermal Vapor Deposition) 텅스텐 공정을 TiFx 등의 물질이 발생하지 않도록 방지하는 역할을 한다.
이상에서 설명한 바와 같이 본 발명에 의한 반도체 소자의 확산방지막 형성방법에 있어서 다음과 같은 효과가 있다.
첫째, 확산방지막을 TiSiN 삼성분계 화합물로 만들기 때문에 확산방지막의 특성을 향상시킬 수 있다.
둘째, 텅스텐 핵 생성막으로 TiN을 스퍼터닝방법으로 얇게 형성하기 때문에 콘택홀 입구에는 오버행이 발상하지 않아 보이드의 발생을 방지할 수 있다.

Claims (5)

  1. 기판;
    상기 기판상에 콘택홀을 갖고 형성되는 절연막;
    상기 콘택홀 내부의 기판 표면에 형성되는 실시사이드층; 그리고
    상기 실리사이드층 표면에 형성되는 삼중화합물층을 포함하여 구성됨을 특징으로 하는 반도체 소자의 확산방지막.
  2. 제 1 항에 있어서,
    상기 삼중화합물층은 TiSiN층임을 특징으로 하는 반도체 소자의 확산방지막.
  3. 기판상에 절연막을 형성하는 단계;
    상기 기판의 표면이 소정부분 노출되도록 상기 절연막을 선택적으로 제거하여 콘택홀을 형성하는 단계;
    상기 콘택홀을 포함한 기판의 전면에 도전층을 형성하는 단계;
    상기 도전층과 기판의 계면에 실리사이드층을 형성하는 단계; 그리고
    상기 실리사이드층의 표면에 삼중화합물층을 형성하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 확산방지막 형성방법.
  4. 제 3 항에 있어서,
    상기 삼중화합물층은 TiSiN층으로써 N2또는 N2/H2플라즈마 질화를 시키거나 N2혹은 NH3분위기에서 급속 열처리를 실시하여 형성함을 특징으로 하는 반도체 소자의 확산방지막 형성방법.
  5. 제 3 항에 있어서,
    상기 삼중화합물층을 포함한 기판의 전면에 스퍼터닝 방법으로 PVD TiN을 얇게 형성하는 단계를 더 포함하여 형성함을 특징으로 하는 반도체 소자의 확산방지막 형성방법.
KR1019970049212A 1997-09-26 1997-09-26 반도체 소자의 확산방지막 및 그 형성방법 KR100252843B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970049212A KR100252843B1 (ko) 1997-09-26 1997-09-26 반도체 소자의 확산방지막 및 그 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970049212A KR100252843B1 (ko) 1997-09-26 1997-09-26 반도체 소자의 확산방지막 및 그 형성방법

Publications (2)

Publication Number Publication Date
KR19990026897A KR19990026897A (ko) 1999-04-15
KR100252843B1 true KR100252843B1 (ko) 2000-04-15

Family

ID=19521791

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970049212A KR100252843B1 (ko) 1997-09-26 1997-09-26 반도체 소자의 확산방지막 및 그 형성방법

Country Status (1)

Country Link
KR (1) KR100252843B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101305845B1 (ko) * 2011-11-16 2013-09-06 엘지이노텍 주식회사 태양전지 및 이의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101305845B1 (ko) * 2011-11-16 2013-09-06 엘지이노텍 주식회사 태양전지 및 이의 제조방법

Also Published As

Publication number Publication date
KR19990026897A (ko) 1999-04-15

Similar Documents

Publication Publication Date Title
US5670420A (en) Method of forming metal interconnection layer of semiconductor device
JP2978748B2 (ja) 半導体装置の製造方法
KR100259692B1 (ko) 매립형 접촉 구조를 가진 반도체 장치의 제조 방법
JP3027946B2 (ja) 半導体装置およびその製造方法
US7125809B1 (en) Method and material for removing etch residue from high aspect ratio contact surfaces
KR100402428B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100252843B1 (ko) 반도체 소자의 확산방지막 및 그 형성방법
US6087259A (en) Method for forming bit lines of semiconductor devices
KR100480582B1 (ko) 반도체장치의배리어막형성방법및이를이용한금속배선형성방법
JPH05234935A (ja) 半導体装置及びその製造方法
JP4457884B2 (ja) 半導体装置
KR100187677B1 (ko) 반도체 소자의 확산방지층 형성방법
JP2003060086A (ja) 半導体素子のビットライン形成方法
KR0156126B1 (ko) 반도체장치의 콘택형성방법
KR100564426B1 (ko) 반도체 소자의 금속배선 형성방법
KR100307827B1 (ko) 반도체소자의 금속배선 콘택 형성방법
JP2871943B2 (ja) 半導体装置の製造方法
KR100451493B1 (ko) 반도체소자의금속배선형성방법
KR0150989B1 (ko) 반도체소자 배선 형성방법
KR100252764B1 (ko) 반도체장치의다층금속배선형성방법
JPH05129226A (ja) 半導体装置の製造方法
KR100219509B1 (ko) 반도체장치의 금속층 형성방법
KR100257153B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100223267B1 (ko) 반도체 소자의 다중 금속층 형성방법
KR100187675B1 (ko) 반도체 소자의 베리어 금속층 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080102

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee