KR100187675B1 - 반도체 소자의 베리어 금속층 형성 방법 - Google Patents

반도체 소자의 베리어 금속층 형성 방법 Download PDF

Info

Publication number
KR100187675B1
KR100187675B1 KR1019960004778A KR19960004778A KR100187675B1 KR 100187675 B1 KR100187675 B1 KR 100187675B1 KR 1019960004778 A KR1019960004778 A KR 1019960004778A KR 19960004778 A KR19960004778 A KR 19960004778A KR 100187675 B1 KR100187675 B1 KR 100187675B1
Authority
KR
South Korea
Prior art keywords
titanium
heat treatment
metal layer
forming
junction
Prior art date
Application number
KR1019960004778A
Other languages
English (en)
Other versions
KR970063670A (ko
Inventor
문영화
홍흥기
Original Assignee
김주용
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김주용, 현대전자산업주식회사 filed Critical 김주용
Priority to KR1019960004778A priority Critical patent/KR100187675B1/ko
Publication of KR970063670A publication Critical patent/KR970063670A/ko
Application granted granted Critical
Publication of KR100187675B1 publication Critical patent/KR100187675B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28052—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a silicide layer formed by the silicidation reaction of silicon with a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 베리어 금속층 형성 방법에 관한 것으로, 콘택 홀의 크기 감소에 따른 금속층과 접합부간의 접촉 저항의 증가를 방지하기 위하여 접합부와 금속층간의 계면에 몰리브덴티타늄실리콘층을 형성하므로써 반도체 소자의 고집적화에 따라 증가되는 콘택 저항을 감소시켜 소자의 특성이 향상되도록 한 반도체 소자의 베리어 금속층 형성 방법에 관한 것이다.

Description

반도체 소자의 베리어 금속층 형성 방법
제1도는 종래 반도체 소자의 베리어 금속층 형성 방법을 설명하기 위한 소자의 단면도.
제2a 내지 제2d도는 본 발명에 따른 반도체 소자의 베리어 금속층 형성 방법을 설명하기 위한 소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 및 11 : 실리콘 기판 2 및 12 : 접합부
3 및 13 : 절연층 4 : 베리어 금속층
5 : 티나늄실리콘층 14 : 몰리브덴티타늄
14A : 몰리브덴티타늄실리콘층 14B : 미반응된 티타늄
15 : 티타늄나이트라이드
본 발명은 반도체 소자의 베리어 금속층 형성 방법에 관한 것으로, 특히 접합부와 금속층간의 접촉 저항을 감소시킬 수 있도록 한 반도체 소자의 베리어 금속층 형성 방법에 관한 것이다.
일반적으로 반도체 소자의 제조에 사용되는 베리어 금속(Barrier Metal)은 실리콘 기판에 형성된 접합부에 알루미늄(A1)과 같은 금속이 접촉되는 경우 알루미늄(A1)과 실리콘(Si)의 상호 확산에 의해 발생되는 접합파괴(Junction Spiking) 현상을 방지하기 위하여 금속층을 형성하기 전에 증착하는 확산 방지용 금속이다. 그러므로 알루미늄 및 실리콘과의 반응성이 없어야 하고 고온에서 열적 안정성이 우수해야 하며, 또한 알루미늄(A1), 실리콘(Si) 등에 대한 확산 억제 능력이 높고 실리콘과 저항성 접촉(ohmic contact)이 가능한 금속이어야 한다. 현재 이러한 베리어 금속층은 티타늄(Ti)/티타늄나이트라이드(TiN)가 적층된 이중 구조로 사용된다. 그러면 종래 반도체 소자의 베리어 금속층 형성 방법을 제1도를 통해 설명하면 다음과 같다.
종래에는 제1도에 도시된 바와같이 접합부(2)가 형성된 실리콘기판(1)상에 절연층(3)을 형성하고 상기 접합부(2)가 노출되도록 상기 절연층(3)을 패터닝하여 콘택 홀(Contact Hole)을 형성한다. 그리고 노출된 상기 접합부(2)와의 접촉 저항을 감소시키며 상기 실리콘 기판(1)과의 접착성을 증가시키기 위하여 전체 상부면에 티타늄(Ti) 및 티타늄나이트라이드(TiN)를 순차적으로 증착하여 베리어 금속층(4)을 형성한 후 확산 방지 효과를 증대시키며, 상기 접합부(2)의 실리콘 기판(1)과 상기 베리어 금속층(4)의 계면에 티타늄실리콘(TiSi2)층(5)이 형성되도록 열처리 공정을 실시한다. 상기 티타늄실리콘층(5)은 티타늄보다 전기적 비저항 값이 낮기 때문에 상부에 형성될 금속층과 상기 접합부(2)와의 접촉 저항이 감소된다. 그러나 반도체 소자의 고집적화에 따른 상기 콘택 홀의 크기 감소로 인하여 상기와 같이 형성된 베리어 금속층은 상기 접합부(2)와 도전층의 접촉 저항을 감소시키기 어려운 문제가 있다.
따라서 본 발명은 접합부와 금속층간의 계면에 몰리브덴티타늄실리콘층을 형성하므로써 상기한 단점을 해소할 수 있는 반도체 소자의 베리어 금속층 형성 방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명은 접합부가 형성된 실리콘기판상에 절쳔층을 형성하고, 상기 접합부가 노출되도록 상기 절연층을 패터닝하여 콘택 홀을 형성하는 제1단계와, 상기 제1단계로부터 전체 상부면에 몰리브덴티타늄을 증착하는 제2단계와, 상기 제2단계로부터 상기 접합부의 실리콘 기판 및 상기 몰리브덴티타늄의 계면에 몰리브덴티타늄 실리콘층이 형성되도록 1차 열처리 공정을 실시하는 제3단계와, 상기 제3단계로부터 상기 제1열처리 공정시 미반응된 티타늄을 제거하는 제4단계와, 상기 제4단계로부터 전체 상부면에 티타늄나이트라이드를 증측한 후 2차 열처리 공정을 실시하는 제5단계로 이루어지는 것을 특징으로 하며, 또한 상기 제4단계로부터 전체 상부면에 티타늄 및 티타늄나이트라이드를 순차적으로 증착한 후 2차 열처리 공정을 실시하는 단계로 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
제2a 내지 제2d도는 본 발명에 따른 반도체 소자의 베리어 금속층 형성 방법을 설명하기 위한 소자의 단면도로서,
제2a도는 접합부(12)가 형성된 실리콘 기판(11)상에 절연층(13)을 형성하고, 상기 접합부(12)가 노출되도록 상기 절연층(13)을 패터닝하여 콘택 홀을 형성한다. 그리고 전체 상부면에 몰리브덴티타늄(Molybdenum Titanium; 14)을 300 내지 500Å의 두께로 증착한 상태의 단면도로서, 상기 몰리브덴티타늄(Moti; 14)은 티타늄(Ti)과 몰리브덴(Mo)이 결합된 화합물 형태의 타겟(Target)을 사용한 스퍼터링(Sputtering) 방법으로 증착된다.
제2b도는 600 내지 750℃의 온도에서 1차 열처리 공정을 실시한 상태의 단면도로소 이때 티타늄(Ti) 및 실리콘(Si)이 반응하여 상기 접합부(12)의 실리콘 기판(11) 및 몰리브덴티타늄(14)의 계면에 몰리브덴티타늄 실리콘(MoTiSi2)층 (14A)이 형성되며, 전체 상부에서 미반응된 티타늄(Ti; 14B)이 잔류된다. 또한 상게 1차 열처리 공정은 급속 열처리(RTP) 방법으로 실시된다.
제2c도는 상기 제1열처리시 미반응된 티타늄(Ti; 14B)을 제거한 상태의 단면도이고, 제2d도는 전체 상부면에 티타늄나이트라이드(TiN; 15)를 1000 내지 1200Å의 두께로 스퍼터링 증착한 후 상기 몰리브덴티타늄 실리콘층(14a)과 상기 티타늄나이트라이드(15)를 안정화시키기 위하여 질소(N2) 가스 분위기하에서 2차 열처리 공정을 실시한 상태의 단면도로서, 상기 미반응된 티타늄(Ti; 14b)은 NH4F + H2O을 이용한 습식 식각 공정으로 제거한다. 또한 여기서 상기 티타늄나이트라이드(15)대신 100 내지 400Å 두께의 티타늄(Ti) 및 800 내지 1200Å 두께의 티타늄나이트라이드(TiN)를 순차적으로 증착하여도 된다.
상술한 바와 같이 본 발명에 의하면 몰리브덴티타늄(MoTi)이 실리콘(Si)과 반응하도록 하여 실리콘 기판의 계면에 몰리브덴티타늄실리콘층을 형성한다. 이는 실리콘 기판에 몰리브덴(Mo)이 존재하게 도면 면저항이 감소되는 원리를 이용한 것으로, 상기 몰리브덴티타늄실리콘층은 티타늄실리콘층보다 낮은 접촉 저항 값을 갖는다. 그러므로 반도체 소자의 고집적화에 따라 증가되는 콘택 저항을 감소시켜 소자의 특성이 향상되도록 하는 탁월한 효과가 있다.

Claims (8)

  1. 반도체 소자의 베리어 금속층 형성 방법에 있어서, 접합부가 형성된 실리콘 기판상에 절연층을 형성하고, 상기 접합부가 노출되도록 상기 절연층을 패터닝하여 콘택 홀을 형성하는 제1단계와, 상기 제1단계로부터 전체 상부면에 몰리브덴티타늄을 증착하는 제2단계와. 상가 제2단계로부터 상기 접합부의 실리콘 기판 및 상기 몰리브덴티타늄의 계면을 몰리브덴티타늄실리콘층이 형성되도록 1차 열처리 공정을 실시하는 제3단계와, 상기 제3단계로부터 상기 제1열처리 공정시 미반응된 티타늄을 제거하는 제4단계와, 상기 제4단계로부터 전체 상부면에 티타늄나이트라이드를 증착한 후 2차 열처리 공정을 실시하는 제5단계로 이루어지는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성 방법.
  2. 제1항에 있어서, 상기 몰리브덴티타늄은 300 내지 500Å의 두께로 증착된 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성 방법.
  3. 제1항에 있어서, 상기 1차 열처리 공정은 600 내지 750℃의 온도에서 급속 열처리 방법으로 실시되는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성 방법.
  4. 제1항에 있어서, 상기 미반응된 티타늄은 NH4F + H2O2+ H2O을 이용한 습식 식각 공정에 의해 제거되는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성 방법.
  5. 제1항에 있어서, 상기 티타늄나이트라이드는 1000 내지 1200Å의 두께로 증착된 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성 방법.
  6. 제1항에 있어서, 상기 2차 열처리 공정은 질소 가스 분위기하에서 실시되는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성 방법
  7. 제1항에 있어서, 상기 제4단계로부터 전체 상부면에 티타늄 및 티타늄나이트라이드를 순차적으로 증착한 후 2차 열처리 공정을 실시하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성 방법.
  8. 제1항에 있어서, 상기 티타늄은 100 내지 400Å 두께로 증착되며, 상기 티타늄나이트라이드는 800 내지 1200Å두께로 증착되는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성 방법.
KR1019960004778A 1996-02-27 1996-02-27 반도체 소자의 베리어 금속층 형성 방법 KR100187675B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960004778A KR100187675B1 (ko) 1996-02-27 1996-02-27 반도체 소자의 베리어 금속층 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960004778A KR100187675B1 (ko) 1996-02-27 1996-02-27 반도체 소자의 베리어 금속층 형성 방법

Publications (2)

Publication Number Publication Date
KR970063670A KR970063670A (ko) 1997-09-12
KR100187675B1 true KR100187675B1 (ko) 1999-06-01

Family

ID=19451857

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960004778A KR100187675B1 (ko) 1996-02-27 1996-02-27 반도체 소자의 베리어 금속층 형성 방법

Country Status (1)

Country Link
KR (1) KR100187675B1 (ko)

Also Published As

Publication number Publication date
KR970063670A (ko) 1997-09-12

Similar Documents

Publication Publication Date Title
KR20010023696A (ko) Ｃｖｄ 장벽층을 갖는 보더리스 비아들
JPS63205951A (ja) 安定な低抵抗コンタクト
KR100187675B1 (ko) 반도체 소자의 베리어 금속층 형성 방법
KR100307827B1 (ko) 반도체소자의 금속배선 콘택 형성방법
KR100626741B1 (ko) 반도체 소자의 티타늄 실리사이드 오믹 콘택층 형성 방법
KR100451493B1 (ko) 반도체소자의금속배선형성방법
JP2871943B2 (ja) 半導体装置の製造方法
KR0147195B1 (ko) 반도체 소자의 금속배선층 형성방법
KR0156126B1 (ko) 반도체장치의 콘택형성방법
KR100342826B1 (ko) 반도체소자의베리어금속층형성방법
KR100250730B1 (ko) 반도체 소자의 베리어 금속층 형성방법
KR100252843B1 (ko) 반도체 소자의 확산방지막 및 그 형성방법
KR100560292B1 (ko) 반도체 소자의 금속배선 형성 방법
KR100324020B1 (ko) 반도체소자의금속배선형성방법
KR100369352B1 (ko) 반도체 장치 및 그 제조방법
KR100338114B1 (ko) 반도체소자의금속층형성방법
KR100196502B1 (ko) 반도체 장치의 금속배선 형성 방법
KR20060071593A (ko) 반도체 소자의 구리 배선 방법
KR100353534B1 (ko) 반도체 소자의 금속배선 형성방법
KR0148294B1 (ko) 반도체 장치의 금속 배선 방법
KR960002773B1 (ko) 반도체 소자의 금속배선 제조방법
KR19980055923A (ko) 반도체 소자의 베리어 금속층 형성방법
KR19990003485A (ko) 반도체 소자의 금속 배선 형성 방법
KR19980082870A (ko) 반도체 장치의 콘택홀 내부를 채우는 배선층의 형성방법
KR19980037184A (ko) 반도체 소자의 금속층 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091222

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee