KR100219509B1 - 반도체장치의 금속층 형성방법 - Google Patents
반도체장치의 금속층 형성방법 Download PDFInfo
- Publication number
- KR100219509B1 KR100219509B1 KR1019960077001A KR19960077001A KR100219509B1 KR 100219509 B1 KR100219509 B1 KR 100219509B1 KR 1019960077001 A KR1019960077001 A KR 1019960077001A KR 19960077001 A KR19960077001 A KR 19960077001A KR 100219509 B1 KR100219509 B1 KR 100219509B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- forming
- layer
- metal layer
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 51
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 37
- 239000002184 metal Substances 0.000 title claims abstract description 37
- 238000000034 method Methods 0.000 title claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 230000004888 barrier function Effects 0.000 claims abstract description 21
- 238000009792 diffusion process Methods 0.000 claims abstract description 21
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 20
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims abstract description 13
- 238000005229 chemical vapour deposition Methods 0.000 claims abstract description 9
- 238000005530 etching Methods 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- 238000000151 deposition Methods 0.000 description 7
- 239000005380 borophosphosilicate glass Substances 0.000 description 4
- 239000012299 nitrogen atmosphere Substances 0.000 description 3
- 238000009736 wetting Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 238000007872 degassing Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
반도체 장치의 금속층 형성방법이 개시되어 있다. 본 발명은 반도체 기판 상에 절연막 및 비정질실리콘막을 순차적으로 형성하는 단계와, 상기 비정질실리콘막 및 절연막을 이방성식각하여 콘택홀을 형성하는 단계와, 상기 콘택홀이 형성된 반도체 기판의 전면에 확산방지막을 형성하는 단계와, 상기 확산방지막 상에 습윤층을 형성하는 단계와, 상기 습윤층 상에 상기 콘택홀을 매립할 수 있도록 금속층을 형성하는 단계를 포함한다. 상기 비정질실리콘막은 화학기상증착법으로 형성하는 것이 바람직하며, 상기 습윤층은 Ti막 또는 TiN막으로 형성하는 것이 바람직하다. 본 발명에 의하면, 금속층의 표면 모폴로지를 개선할 수 있다.
Description
본 발명은 반도체 장치의 금속층 형성방법에 관한 것으로, 특히 표면 모폴로지를 평탄하게 할 수 있는 반도체 장치의 금속층 형성방법에 관한 것이다.
반도체 장치의 기술이 초고집적(ULSI)화 되어 감에 따라서, 반도체 배선방법은 반도체 장치의 수율, 성능(예: 동작속도) 및 신뢰성을 결정하는 요인이 되기 때문에 반도체 장치 제조기술에서 가장 중요한 것으로 평가된다. 어스펙트비(폭에 대한 깊이의 비율)가 낮은 접촉구나 깊이가 낮은 단차등과 같은 비교적 굴곡이 적은 외면적 형상 때문에 종래의 밀집도가 적은 반도체 장치에서 금속층의 단차 도포성은 크게 문제가 되지 않았다. 그렇지만, 반도체 장치의 집적도가 증가함에 따라 접촉구는 현저하게 작아져 가고 반도체 기판의 표면 부위에 형성된 불순물영역은 훨씬 얕아졌다. 이러한 큰 집적도의 반도체 장치에서, 접촉구의 어스펙트비의 증가 및 단차의 큰 깊이 때문에 표준설계 목적인 반도체 장치의 고속성능, 고수율 및 양호한 신뢰성을 위하여 종래의 알루미늄 배선공정을 개선할 필요가 있게 되었다.
도 1 내지 도 3은 종래의 반도체 장치의 금속층 형성방법을 도시한 단면도들이다.
도 1에서, 반도체 기판(1) 상에 절연막(3)을 형성한다. 상기 절연막(3)은 BPSG(boro-phospho-silicate-glass)막을 이용한다.
도 2에서, 상기 절연막(3)을 이방성식각하여 상기 기판의 표면을 노출하는 콘택홀(4)을 형성한다. 이어서, 상기 표면이 노출된 반도체 기판(1)의 전면에 확산방지막(5)을 형성한다. 상기 확산방지막(5)은 Ti막과 TiN막의 이중막으로 형성한다.
도 3에서, 상기 확산방지막(5)이 형성된 반도체 기판(1)을 500℃에서 디개싱한 후, 상기 디개싱 처리된 확산방지막 상에 후 공정의 금속층을 잘 접촉하기 위한 습윤층(wetting layer: 7))을 형성한다. 상기 습윤층(7)은 Ti막 또는 TiN막으로 형성한다. 상기 습윤층(7)을 TiN막으로 형성한 경우, 상기 습윤층(19) 형성 후 질소분위기에서 어닐링을 실시한다. 상기 습윤층(7)이 형성된 반도체 기판(1)의 전면에 알루미늄막을 증착하여 금속층(9)을 완성한다.
그런데, 상술한 바와 같이 형성된 종래의 반도체 장치의 금속층의 표면 모폴로지는 도 4에 도시한 바와 같이 매끄럽지 못하고 불량하다. 따라서, 후에 진행되는 사진공정이 어려운 단점이 있다.
따라서, 본 발명의 기술적 과제는 상기 표면 모폴로지를 매끄럽게 할 수 있는 반도체 장치의 금속층 형성방법을 제공하는 데 있다.
도 1 내지 도 3은 종래의 반도체 장치의 금속층 형성방법을 도시한 단면도들이다.
도 4는 종래의 반도체 장치의 금속층 표면의 SEM 사진이다.
도 5 내지 도 8은 본 발명의 일예에 의한 반도체 장치의 금속층 형성방법을 도시한 단면도들이다.
도 9 내지 도 12는 본 발명의 다른 예에 의한 반도체 장치의 금속층 형성방법을 도시한 단면도들이다.
도 13은 본 발명의 반도체 장치의 금속층 표면의 SEM 사진이다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 반도체 기판 상에 절연막 및 비정질실리콘막을 순차적으로 형성하는 단계와, 상기 비정질실리콘막 및 절연막을 이방성식각하여 콘택홀을 형성하는 단계와, 상기 콘택홀이 형성된 반도체 기판의 전면에 확산방지막을 형성하는 단계와, 상기 확산방지막 상에 습윤층을 형성하는 단계와, 상기 습윤층 상에 상기 콘택홀을 매립할 수 있도록 금속층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 장치의 금속층 형성방법을 제공한다.
상기 비정질실리콘막은 화학기상증착법으로 형성하는 것이 바람직하며, 상기 습윤층은 Ti막 또는 TiN막으로 형성하는 것이 바람직하다.
또한, 본 발명은 반도체 기판 상에 절연막을 형성하는 단계와, 상기 절연막을 이방성식각하여 콘택홀을 형성하는 단계와, 상기 콘택홀이 형성된 반도체 기판의 전면에 비정질실리콘막을 형성하는 단계와, 상기 비정질실리콘막 상에 확산방지막을 형성하는 단계와, 상기 확산방지막 상에 습윤층을 형성하는 단계와, 상기 습윤층 상에 상기 콘택홀을 매립할 수 있도록 금속층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 장치의 금속층 형성방법을 제공한다.
상기 비정질실리콘막은 화학기상증착법으로 형성하는 것이 바람직하며, 상기 습윤층은 Ti막 또는 TiN막으로 형성하는 것이 바람직하다.
본 발명에 의한 반도체 장치의 금속층 형성방법은 비정질실리콘막을 도입하여 금속층의 표면 모폴로지를 개선할 수 있다.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다.
도 5 내지 도 8은 본 발명의 제1 실시예에 의한 반도체 장치의 금속층 형성방법을 도시한 단면도들이다.
도 5에서, 반도체 기판(11) 상에 절연막(13)을 형성한다. 상기 절연막(13)은 BPSG막을 이용한다. 이어서, 상기 절연막(13) 상에 비정질 실리콘막(15)을 화학기상증착법(CVD)으로 형성한다.
도 6에서, 상기 절연막(13) 및 비정질실리콘막(15)을 이방성식각하여 상기 반도체 기판(11)의 표면을 노출하는 콘택홀(14)을 형성한다.
도 7에서, 상기 표면이 노출된 반도체 기판(11)의 전면에 확산방지막(17)을 형성한다. 상기 확산방지막(17)은 Ti막과 TiN막의 이중막으로 형성한다.
도 8에서, 상기 확산방지막(17)이 형성된 반도체 기판(11)을 500℃에서 디개싱(degassing)한 후, 상기 디개싱 처리된 확산방지막(17) 상에 후 공정의 금속층을 잘 접촉하기 위한 습윤층(wetting layer: 19)을 형성한다. 상기 습윤층(19)은 Ti막 또는 TiN막으로 형성한다. 상기 습윤층(19)을 TiN막으로 형성할 경우, 상기 습윤층(19)을 형성한 후 질소분위기에서 어닐링(annealing)을 실시한다. 이어서, 상기 습윤층(19)이 형성된 반도체 기판의 전면에 금속층(21), 예컨대 알루미늄층을 550℃에서 형성하여 상기 콘택홀(14)을 매립한다. 상기 금속층(21)은 고온에서 알루미늄을 증착하면서 콘택홀(14)을 매립하여 형성하거나, 상온에서 적당한 두께로 알루미늄을 증착한 후, 다시 고온에서 알루미늄을 증착하여 형성할 수 있다.
도 9 내지 도 12은 본 발명의 제2 실시예에 의한 반도체 장치의 금속층 형성방법을 도시한 단면도들이다.
본 발명의 제2 실시예는 상기 제1 실시예와 다르게 비정질실리콘층을 콘택홀을 형성한 후 증착하는 것을 제외하고는 동일하다.
도 9에서, 반도체 기판(31) 상에 절연막(33)을 형성한다. 상기 절연막(33)은 BPSG막을 이용한다.
도 10에서, 상기 절연막(33)을 이방성식각하여 상기 기판의 표면을 노출하는 콘택홀(34)을 형성한다. 이어서, 콘택홀(34)이 형성된 반도체 기판(31)의 전면에 비정질 실리콘막(35)을 화학기상증착법(CVD)으로 형성한다.
도 11에서, 상기 비정질실리콘막(35) 상에 확산방지막(37)을 형성한다. 상기 확산방지막(37)은 Ti막과 TiN막의 이중막으로 형성한다.
도 12에서, 상기 확산방지막(37)이 형성된 반도체 기판(31)을 500℃에서 디개싱한 후, 상기 디개싱 처리된 확산방지막(37) 상에 후 공정의 금속층을 잘 접촉하기 위한 습윤층(wetting layer: 39)을 형성한 후, 질소분위기에서 어닐링을 실시한다. 상기 습윤층(39)은 Ti막 또는 TiN막으로 형성한다. 상기 습윤층(39)이 형성된 반도체 기판(31)의 전면에 금속층(41), 예컨대 알루미늄층을 550℃에서 형성하여 상기 콘택홀을 매립한다. 상기 금속층(41)은 고온에서 알루미늄을 증착하면서 콘택홀을 매립하여 형성하거나, 상온에서 적당한 두께로 알루미늄을 증착한 후, 다시 고온에서 알루미늄을 증착하여 형성할 수 있다.
상기 제1 실시예 및 제2 실시예와 같이 형성된 본 발명의 반도체 장치의 금속층의 표면 모폴로지는 도 13에 도시한 바와 같이 매끄럽게 형성된다. 따라서, 후에 진행되는 사진공정이 어렵지 않다.
상술한 바와 같이 본 발명의 반도체 장치의 금속층 형성방법은 비정질실리콘막을 도입하여 금속층의 표면 모폴로지를 개선함으로써 후의 사진공정을 양호하게 실시할 수 있다.
Claims (6)
- 반도체 기판 상에 절연막 및 비정질실리콘막을 순차적으로 형성하는 단계;상기 비정질실리콘막 및 절연막을 이방성식각하여 콘택홀을 형성하는 단계;상기 콘택홀이 형성된 반도체 기판의 전면에 확산방지막을 형성하는 단계;상기 확산방지막 상에 습윤층을 형성하는 단계; 및상기 습윤층 상에 상기 콘택홀을 매립할 수 있도록 금속층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 장치의 금속층 형성방법.
- 제1항에 있어서, 상기 비정질실리콘막은 화학기상증착법으로 형성하는 것을 특징으로 하는 반도체 장치의 금속층 형성방법.
- 제1항에 있어서, 상기 습윤층은 Ti막 또는 TiN막으로 형성하는 것을 특징으로 하는 반도체 장치의 금속층 형성방법.
- 반도체 기판 상에 절연막을 형성하는 단계;상기 절연막을 이방성식각하여 콘택홀을 형성하는 단계;상기 콘택홀이 형성된 반도체 기판의 전면에 비정질실리콘막을 형성하는 단계;상기 비정질실리콘막 상에 확산방지막을 형성하는 단계;상기 확산방지막 상에 습윤층을 형성하는 단계; 및상기 습윤층 상에 상기 콘택홀을 매립할 수 있도록 금속층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 장치의 금속층 형성방법.
- 제4항에 있어서, 상기 비정질실리콘막은 화학기상증착법으로 형성하는 것을 특징으로 하는 반도체 장치의 금속층 형성방법.
- 제4항에 있어서, 상기 습윤층은 Ti막 또는 TiN막으로 형성하는 것을 특징으로 하는 반도체 장치의 금속층 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960077001A KR100219509B1 (ko) | 1996-12-30 | 1996-12-30 | 반도체장치의 금속층 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960077001A KR100219509B1 (ko) | 1996-12-30 | 1996-12-30 | 반도체장치의 금속층 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980057702A KR19980057702A (ko) | 1998-09-25 |
| KR100219509B1 true KR100219509B1 (ko) | 1999-09-01 |
Family
ID=19492398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960077001A KR100219509B1 (ko) | 1996-12-30 | 1996-12-30 | 반도체장치의 금속층 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100219509B1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030050846A (ko) * | 2001-12-19 | 2003-06-25 | 주식회사 하이닉스반도체 | 반도체소자의 금속 배선 형성방법 |
-
1996
- 1996-12-30 KR KR1019960077001A patent/KR100219509B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980057702A (ko) | 1998-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2978748B2 (ja) | 半導体装置の製造方法 | |
| KR100259692B1 (ko) | 매립형 접촉 구조를 가진 반도체 장치의 제조 방법 | |
| KR100219509B1 (ko) | 반도체장치의 금속층 형성방법 | |
| JPH08288390A (ja) | 半導体装置およびその製造方法 | |
| KR100390042B1 (ko) | 반도체 소자의 비트라인 형성 방법 | |
| KR0124489B1 (ko) | 반도체 소자의 확산방지용 티타늄나이트라이드 박막 형성방법 | |
| JPH02162722A (ja) | 半導体装置の製造方法 | |
| KR100521051B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100499401B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100291415B1 (ko) | 반도체장치의콘택형성방법 | |
| KR100451493B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR0163536B1 (ko) | 반도체장치의 콘택홀 형성방법 | |
| KR100265357B1 (ko) | 반도체장치의콘택홀형성방법 | |
| KR100399978B1 (ko) | 반도체소자의베리어금속층형성방법 | |
| KR100431310B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100332122B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR960004082B1 (ko) | 반도체 장치의 배선형성방법 | |
| KR100250730B1 (ko) | 반도체 소자의 베리어 금속층 형성방법 | |
| KR100252843B1 (ko) | 반도체 소자의 확산방지막 및 그 형성방법 | |
| KR0171016B1 (ko) | 반도체 소자의 금속배선방법 | |
| KR100271660B1 (ko) | 반도체소자의 층간절연막 형성방법 | |
| KR0160545B1 (ko) | 실리사이드를 이용한 컨택 및 비어 플러그의 제조방법 | |
| KR100376259B1 (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| KR100196502B1 (ko) | 반도체 장치의 금속배선 형성 방법 | |
| KR20020058430A (ko) | 반도체소자의 배선 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070514 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |