KR100399978B1 - 반도체소자의베리어금속층형성방법 - Google Patents
반도체소자의베리어금속층형성방법 Download PDFInfo
- Publication number
- KR100399978B1 KR100399978B1 KR1019960002760A KR19960002760A KR100399978B1 KR 100399978 B1 KR100399978 B1 KR 100399978B1 KR 1019960002760 A KR1019960002760 A KR 1019960002760A KR 19960002760 A KR19960002760 A KR 19960002760A KR 100399978 B1 KR100399978 B1 KR 100399978B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- titanium
- metal layer
- semiconductor device
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
- H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76846—Layer combinations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
Abstract
본 발명은 반도체 소자의 베리어 금속층 형성방법을 제공하는 것으로 다수의 튜브를 구비한 반응로를 이용하여 상기 실리콘기판상에 산화 티타늄 나이트라이드층을 다중 적층구조로 형성하여 확산베리어 금속층으로서의 확실한 역할을 할 뿐만 아니라 후속공정의 고온 열공정에서도 잘 견딜 수 있어 안정한 쉘로우 접합을 형성하므로써 소자의 수율을 향상시 킬 수 있는 효과가 있다.
Description
본 발명은 반도체 소자의 베리어 금속층 형성 방법에 관한 것으로, 특히 다중의 산화 티타늄 나이트라이드층을 형성할 수 있도록 한 반도체 소자의 베리어 금속층 형성 방법에 관한 것이다.
일반적으로 반도체 소자의 제조공정에서 금속층은 이중 또는 다중구조로 형성되며, 상기 금속층이 실리콘기판상에 증착되는 경우 금속층과 실리콘 접합사이에서 발생되는 접합스파이킹(Junction Spiking)을 방지하기 위해 상기 금속층을 증착하기 전에 실리콘기판상에 확산방지용 베리어금속(Barrier Metal)을 증착한다. 상기 베리어금속으로는 티타늄(Ti) 및 티타늄 나이트라이드(TiN)를 사용한다. 그러면 종래 반도체 소자의 베리어 금속층 형성방법을 첨부도면을 참조하여 설명하면 다음과 같다.
제 1A 내지 1D 도는 종래 반도체 소자의 베리어 금속층 형성 방법을 설명하기 위한 소자의 단면도이다.
제 1A 도는 접합영역(2)이 형성된 실리콘기판(1)상에 절연막(3)을 형성한 후 상기 접합영역(2)이 노출되도록 상기 절연막(3)을 패터닝하여 콘택홀(9)을 형성한 상태의 단면도이다.
제 1B 도는 상기 절연막(3) 및 접합영역(2)상에 티타늄(Ti)을 증착시켜 티타늄층(5)을 형성한 상태의 단면도이다.
제 1C도는 상기 티타늄층(5)상에 티타늄 나이트라이드(TiN)를 증착시켜 티타늄 나이트라이드층(6)을 형성한 후 열처리(Annealing)한 상태의 단면도이다. 이때상기 티타늄층(5)은 상기 열처리에 의해 티타늄 실리사이트층(5A)으로 변화된다.
제 1D 도는 상기 티타늄 나이트라이드층(6)상에 금속층(8)을 형성한 상태의 단면도이다. 이때 상기 티타늄 나이트라이드층(6)은 주상구조(Columnar Structure)를 갖고 있기 때문에 그 위에 형성되는 금속층(8)의 원자 또는 실리콘(Si)원자들의 이온을 차단해 주지 못한다는 문제점이 있다.
따라서 본 발명은 베리어 금속층으로 사용되는 티타늄, 티타늄 나이트라이드층 및 산화티타늄 나이트라이드층을 다중 적층구조로 형성하여 상기한 단점을 해소할 수 있는 반도체 소자의 베리어 금속층 형성방법을 제공하는 데 그 목적이 있다.
상기한 목적을 달성시키기 위한 본 발명은 소정의 공정을 거친 실리콘기판의 접합영역이 노출되도록 절연막을 패터닝하여 콘택홀을 형성하는 단계와, 상기 단계로부터 상기 절연막 및 노출된 접합영역상에 티타늄층을 형성하는 단계와, 상기 단계로부터 상기 티타늄층상에 제 1산화 티타늄 나이트라이드층을 형성하는 단계와, 상기 단계로부터 상기 제 1산화 티타늄나이트라이드층상에 티타늄 나이트라이드층을 형성하는 단계와, 상기 단계로부터 상기 티타늄 나이트라이드층상에 제 2산화 티타늄 나이트라이드층을 형성하는 단계와, 상기 단계로부터 상기 제 2산화 티타늄 나이트라이드층상에 금속층을 형성하는 단계로 이루어지는 것을 특징으로 한다.
또한 본 발명은 소정의 공정을 거친 실리콘기판의 접합영역이 노출되도록 절연막을 패터닝하여 콘택홀을 형성하는 단계와, 상기 단계로부터 상기 절연막 및 노출된 접합영역상에 티타늄층을 형성하는 단계와, 상기 단계로부터 상기 티타늄층상에 제 1티타늄 나이트라이드층을 형성한 후 상기 제 1티타늄 나이트라이드층을 열처리를 실시하여 제 1산화 티타늄 나이트라이드층으로 변화시키는 단계와, 상기 단계로부터 상기 제 1산화 티타늄 나이트라이드층상에 제 2티타늄 나이트라이드층을 형성한 후 상기 제 2티타늄 나이트라이드층을 열처리를 실시하여 제 2산화 티타늄 나이트라이드층을 형성하는 단계와, 상기 단계로부터 상기 제 2산화 티타늄 나이트라이드층상에 금속층을 형성하는 단계로 이루어지는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 제 1실시예를 상세히 설명하면 다음과 같다.
제 2A 내지 2F 도는 본 발명의 제 1실시예에 따른 반도체 소자의 베리어 금속층 형성방법을 설명하기 위한 소자의 단면도이다.
제 2A 도는 소정의 공정을 거친 실리콘기판(11)의 접합영역이 노출되도록 절연막(13)을 패터닝하여 콘택홀(19)을 형성한 상태의 단면도이다.
제 2B 도는 상기 절연막(13) 및 노출된 접합영역(12)상에 티타늄층(14)을 형성한 상태의 단면도이다.
제 2C도는 상기 티타늄층(14)상에 제 1산화 티타늄 나이트라이드층(15)을 형성한 상태의 단면도이다. 이때 반응가스로는 Ar/N2/O2를 사용한다.
제 2D도는 상기 제 1산화 티타늄 나이트라이드층(15)상에 티타늄 나이트라이드층(16)을 형성한 상태의 단면도이다. 이때 반응가스로는 Ar/N2를 사용한다.
제 2E 도는 상기 티타늄 나이트라이드층(16)상에 제 2산화 티타늄 나이트라이드층(17)을 형성한 상태의 단면도이다. 이때 반응가스로는 Ar/N2/O2를 사용한다.
제 2F 도는 상기 제 2 산화 티타늄 나이트라이드층(17)상에 금속층(18)을 형성한 상태의 단면도이다. 상기 금속층(18)은 알루미늄(A1)으로 이루어진다.
본 발명의 제 1실시예에서는 상기 제 1 및 제 2산화 티타늄 나이트라이드층(15 및 17)을 형성시에 O2가스를 사용하였으나, N2O가스를 대신 사용하여도 좋다. 그리고, 상기 제 1 및 제 2산화 티타늄 나이트라이드층(15 및 17)은 4 내지 6mTorr의 저압력(Low Pressure) 또는 10 내지 14mTorr의 고압력(High Pressure)조건을 이용하며, 그 두께는 300 내지 1000Å이 되도록 형성한다.
상기에서 제 1 및 제 2산화 티타늄 나이트라이드층(15 및 17)은 내부에 생성된 틈(Void)을 산소원자들로 채우므로써 확산베리어 역할을 한다.
이하, 첨부된 도면을 참조하여 본 발명의 제 2실시예를 상세히 설명하면 다음과 같다.
제 3A 내지 3F 도는 본 발명의 제 2실시예에 따른 반도체 소자의 베리어 금속층 형성방법을 설명하기 위한 소자의 단면도이다.
제 3A 도는 소정의 공정을 거친 실리콘기판(21)의 접합영역(22)이 노출되도록 절연막(23)을 패터닝하여 콘택홀(29)을 형성한 상태의 단면도이다.
제 3B 도는 상기 절연막(23) 및 노출된 접합영역(22)상에 티타늄층(24)을 형성한 상태의 단면도이다.
제 3C 도는 상기 티타늄층(24)상에 제 1티타늄 나이트라이드층(25)을 형성한 상태의 단면도이다.
제 3D 도는 상기 제 1티타늄 나이트라이드층(25)을 그 표면에 O2가스 플라즈마를 이용한 열처리(Anneal)를 실시하여 제 1산화 티타늄 나이트라이드층(25A)을 형성한 상태의 단면도이다.
제 3E 도는 상기 제 1산화 티타늄 나이트라이드층(25A)상에 제 2티타늄 나이트라이드층(26)을 형성한 상태의 단면도이다.
제 3F도는 상기 제 2티타늄 나이트라이드층(26)을 그 표면에 O2가스 플라즈마를 이용한 열처리를 실시하여 제 2산화 티타늄 나이트라이드층(26A)을 형성한 상태의 단면도이다.
제 3G 도는 상기 제 2 산화 티타늄 나이트라이드층(26A)상에 금속층(28)을 형성한 상태의 단면도이다. 상기 금속층(28)은 알루미늄(Al)으로 이루어진다.
상기 제 1 및 제 2산화 티타늄 나이트라이드층(25A 및 26A)을 형성시 사용되는 열처리공정은 200 내지 550℃의 온도조건에서 실시된다.
본 발명의 제 2실시예에서는 상기 제 1 및 제 2산화 티타늄 나이트라이드층(25A 및 26A)을 형성시 실시하는 열처리공정에서 O2가스를 이용하였으나, N20가스를 이용하여도 좋다.
그리고, 본 발명의 제 2실시예에서는 티타늄 나이트라이드충(25)을 상기 실리콘기판(21)상에 형성하는 공정 및 상기 형성된 티타늄 나이트라이드층(25)을 O2가스 플라즈마를 이용한 열처리로 산화 티타늄 나이트라이드층(25A 및 26A)을 형성하는 공정을 각각 다른 튜브를 이용하여 실시하고 있으나, 본 발명은 이에 한정되는 것은 아니다. 즉, 상기 티타늄 나이트라이드층(25 및 26) 형성공정 및 상기 형성된 티타늄 나이트라이드층(25 및 26)에 O2가스 플라즈마를 이용한 열처리공정을 동일 튜브내에서 실시하여도 좋다.
상기에서 제 1 및 제 2산화 티타늄 나이트라이드층(25A 및 26A)은 내부에 생성된 틈을 산소원자들로 채우므로써 확산베리어 역할을 한다.
상술한 바와 같이 본 발명에 의하면 다수의 튜브를 구비한 반응로를 이용하여 상기 실리콘기판상에 산화 티타늄 나이트라이드층을 다중 적층구조로 형성하여 확산베리어 금속층으로서의 확실한 역할을 할 뿐만 아니라 후속공정의 고온 열공정에서도 잘 견딜 수 있어 안정한 쉘로우 접합(Shallow Junction)을 형성하므로써 소자의 수율을 향상시킬 수 있는 탁월한 효과가 있다.
제 1A 내지 1D 도는 종래 반도체 소자의 베리어 금속층 형성 방법을 설명하기 위한 소자의 단면도.
제 2A 내지 2F 도는 본 발명의 제 1 실시예에 따른 반도체 소자의 베리어 금속층 형성 방법을 설명하기 위한 소자의 단면도.
제 3A 내지 3G 도는 본 발명의 제 2 실시예에 따른 반도체 소자의 베리어 금속층 형성방법을 설명하기 위한 소자의 단면도.
* 도면의 주요부분에 대한 기호설명 *
11 및 21 : 실리콘기판 12 및 22 : 접합영역
13 및 23 : 절연막 14 및 24 : 티타늄층
15 및 25A : 제 1산화 티타늄 나이트라이드층
16 : 티타늄 나이트라이드층
17 및 26A : 제 2산화 티타늄 나이트라이드층
18 및 28 : 금속층 25 : 제 1티타늄 나이트라이드층
26 : 제 2티타늄 나이트라이드층
Claims (14)
- 소정의 공정을 거친 실리콘기판의 접합영역이 노출되도록 절연막을 패터닝하여 콘택홀을 형성하는 단계;상기 절연막 및 노출된 접합영역상에 티타늄층을 형성하는 단계;상기 티타늄층상에 제 1산화 티타늄 나이트라이드층을 형성하는 단계;상기 제 1산화 티타늄 나이트라이드층상에 티타늄 나이트라이드층을 형성하는 단계;상기 티타늄 나이트라이드층상에 제 2산화 티타늄 나이트라이드층을 형성하는 단계; 및상기 제 2산화 티타늄 나이트라이드층상에 금속층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성방법.
- 제 1 항에 있어서,상기 제 1 및 제 2산화 티타늄 나이트라이드층 형성시 사용되는 반응가스는 Ar/N2/O2인 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성방법.
- 제 1 항에 있어서,상기 제 1 및 제 2산화 티타늄 나이트라이드층 형성시 사용되는 반응가스는Ar/N2/N2O인 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성방법.
- 제 1 항에 있어서,상기 티타늄 나이트라이드층 형성시 사용되는 반응가스는 Ar/N2인 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성방법.
- 제 1 항에 있어서,상기 제 1 및 제 2산화 티타늄 나이트라이드층은 4 내지 6mTorr의 압력 조건에서 형성되는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성방법.
- 제 1 항에 있어서,상기 제 1 및 제 2산화 티타늄 나이트라이드층은 10 내지 14mTorr의 압력 조건에서 형성되는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성방법.
- 제 1 항에 있어서,상기 제 1 및 제 2산화 티타늄 나이트라이드층은 300 내지 1000Å의 두께로 형성되는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성방법.
- 제 1 항에 있어서,상기 금속층은 알루미늄으로 이루어지는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성방법.
- 소정의 공정을 거친 실리콘기판의 접합영역이 노출되도록 절연막을 패터닝하여 콘택홀을 형성하는 단계;상기 절연막 및 노출된 접합영역상에 티타늄층을 형성하는 단계;상기 티타늄층상에 제 1티타늄 나이트라이드층을 증착한 후, 제 1열처리공정을 실시하여 상기 제 1티타늄 나이트라이드층을 제 1산화 티타늄 나이트라이드층으로 변화시키는 단계;상기 제 1산화 티타늄 나이트라이드층상에 제 2티타늄 나이트라이드층을 증착한 후, 제 2열처리공정을 실시하여 상기 제 2티타늄 나이트라이드층을 제 2산화티타늄 나이트라이드층으로 변화시키는 단계; 및상기 제 2산화 티타늄 나이트라이드층상에 금속층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성방법.
- 제 9 항에 있어서,상기 제 1 및 제 2열처리공정은 200 내지 550℃의 온도조건에서 실시되는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성방법.
- 제 9 항에 있어서,상기 제 1 및 제 2열처리공정은 O2가스 플라즈마를 이용하여 실시되는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성방법.
- 제 9 항에 있어서,상기 제 1 및 제 2 열처리공정은 N2O가스 플라즈마를 이용하여 실시되는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성방법.
- 제 9 항에 있어서,상기 제 1티타늄 나이트라이드층 증착공정과 상기 제 1열처리공정은 동일튜브내에서 실시하고, 상기 제 2티타늄 나이트라이드층 증착공정과 상기 제 2열처리 공정은 동일튜브내에서 실시하는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성방법.
- 제 9 항에 있어서,상기 금속층은 알루미늄으로 이루어지는 것을 특징으로 하는 반도체 소자의 베리어 금속층 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960002760A KR100399978B1 (ko) | 1996-02-06 | 1996-02-06 | 반도체소자의베리어금속층형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960002760A KR100399978B1 (ko) | 1996-02-06 | 1996-02-06 | 반도체소자의베리어금속층형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR970063484A KR970063484A (ko) | 1997-09-12 |
| KR100399978B1 true KR100399978B1 (ko) | 2003-12-18 |
Family
ID=37422307
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960002760A KR100399978B1 (ko) | 1996-02-06 | 1996-02-06 | 반도체소자의베리어금속층형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100399978B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100459332B1 (ko) * | 1997-12-30 | 2005-04-06 | 주식회사 하이닉스반도체 | 반도체소자의금속배선형성방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100724143B1 (ko) * | 2001-01-17 | 2007-06-04 | 매그나칩 반도체 유한회사 | 반도체장치의 배리어층 형성방법 |
-
1996
- 1996-02-06 KR KR1019960002760A patent/KR100399978B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100459332B1 (ko) * | 1997-12-30 | 2005-04-06 | 주식회사 하이닉스반도체 | 반도체소자의금속배선형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR970063484A (ko) | 1997-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5591671A (en) | Method for interconnecting layers in semiconductor device | |
| KR20000057879A (ko) | 고융점금속질화막 및 고융점금속실리사이드막을 이용한배선을 갖는 반도체장치 및 그 제조방법 | |
| KR20040017655A (ko) | 반도체 소자의 금속 콘택 형성 방법 | |
| KR100399978B1 (ko) | 반도체소자의베리어금속층형성방법 | |
| KR100290467B1 (ko) | 반도체소자의확산방지막형성방법 | |
| JP2011029554A (ja) | 半導体装置の製造方法 | |
| JPH04196122A (ja) | 半導体装置の製造方法 | |
| KR100217916B1 (ko) | 반도체 소자의 베리어 금속층 형성방법 | |
| KR960011816B1 (ko) | 반도체소자의 캐패시터 및 그의 제조방법 | |
| KR100250730B1 (ko) | 반도체 소자의 베리어 금속층 형성방법 | |
| KR19990059074A (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100340881B1 (ko) | 반도체 소자의 배선 형성방법 | |
| KR100219509B1 (ko) | 반도체장치의 금속층 형성방법 | |
| KR100332122B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100274748B1 (ko) | 반도체소자의 장벽 금속막 형성방법 | |
| KR100227622B1 (ko) | 반도체 소자의 비트 라인 형성 방법 | |
| KR100517353B1 (ko) | 반도체 소자의 장벽금속층 형성방법 | |
| KR100443363B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100342826B1 (ko) | 반도체소자의베리어금속층형성방법 | |
| KR100353534B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100540491B1 (ko) | 알루미늄배선을 포함하는 반도체 소자 및 그 제조 방법 | |
| KR100414306B1 (ko) | 반도체장치의금속콘택방법 | |
| KR100504550B1 (ko) | 반도체 소자의 제조방법 | |
| JPH11238800A (ja) | 多層配線を有する素子の製造方法 | |
| KR20000025452A (ko) | 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |