KR100517353B1 - 반도체 소자의 장벽금속층 형성방법 - Google Patents

반도체 소자의 장벽금속층 형성방법 Download PDF

Info

Publication number
KR100517353B1
KR100517353B1 KR10-2003-0084046A KR20030084046A KR100517353B1 KR 100517353 B1 KR100517353 B1 KR 100517353B1 KR 20030084046 A KR20030084046 A KR 20030084046A KR 100517353 B1 KR100517353 B1 KR 100517353B1
Authority
KR
South Korea
Prior art keywords
metal layer
thin film
forming
barrier metal
layer
Prior art date
Application number
KR10-2003-0084046A
Other languages
English (en)
Other versions
KR20050050336A (ko
Inventor
전동기
Original Assignee
동부아남반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부아남반도체 주식회사 filed Critical 동부아남반도체 주식회사
Priority to KR10-2003-0084046A priority Critical patent/KR100517353B1/ko
Publication of KR20050050336A publication Critical patent/KR20050050336A/ko
Application granted granted Critical
Publication of KR100517353B1 publication Critical patent/KR100517353B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 MOCVD 공정을 이용하여 금속층을 형성함에 있어서, 상기 금속층의 균일한 치밀화 및 저항의 최소화를 기할 수 있는 반도체 소자의 장벽금속층 형성방법에 관한 것으로서,
본 발명에 따른 반도체 소자의 장벽금속층 형성방법은 반도체 기판 상에 콘택홀을 갖는 층간절연막을 형성하는 단계;와, 상기 콘택홀을 포함한 층간절연막 상부 전면에 제 1 장벽금속층을 형성하는 단계;와, 금속유기화학기상증착 공정을 이용하여 상기 제 1 장벽금속층 상부에 5∼70Å의 두께로 박막 금속층을 증착하고, 증착된 박막 금속층에 대하여 플라즈마 처리하는 단위 박막 금속층 형성 공정을 진행하는 단계;와, 상기 단위 박막 금속층 형성 공정을 반복 진행하여 복수의 박막 금속층으로 구성되는 장벽금속층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.

Description

반도체 소자의 장벽금속층 형성방법{Method for fabricating barrier metal of semiconductor device}
본 발명은 반도체 소자의 장벽금속층 형성방법에 관한 것으로서, 보다 상세하게는 MOCVD 공정을 이용하여 금속층을 형성함에 있어서, 상기 금속층의 균일한 치밀화 및 저항의 최소화를 기할 수 있는 반도체 소자의 장벽금속층 형성방법에 관한 것이다.
최근, 반도체소자의 고집적화가 진행됨에 따라 반도체소자의 설계 룰(rule)이 미세화되면서 모스(MOS) 트랜지스터의 소스/드레인의 사이즈 및 게이트 전극의 선폭과 금속 배선의 선폭이 축소되고 있다. 특히, 금속 배선의 선폭이 축소되면 게이트 금속과 금속 배선을 콘택시키거나 소스/드레인과 금속 배선을 콘택시키기 위한 콘택홀의 사이즈도 함께 축소된다. 이렇게 되면, 게이트 전극과 금속 배선의 콘택 저항이 증가하므로 금속 배선의 저항이 증가하고 결국에는 반도체소자의 동작 속도가 늦어지게 된다. 따라서, 반도체 소자의 특성 개선을 이루기 위해서는 금속 배선의 저항과 반도체 소자의 동작 속도 향상이라는 상충되는 두 가지 인자의 조화가 요구된다.
최근에 미세 선폭을 구현하기 위한 한 방법으로서 화학적 기상 증착(Chemical Vapor Deposition) 공정에 의한 텅스텐층 매립 방법이 도입되었다. 이 방법은 콘택홀을 텅스텐층으로 매립한 후 상기 텅스텐층의 상부에 알루미늄 재질의 상호연결을 형성해주는 금속배선 형성방법을 주로 이용하고 있다.
상기 텅스텐층 매립 공정에 있어서 실리콘 기판이나 다결정 실리콘 재질의 배선을 일부 노출시키는 콘택홀의 경우, 층간절연막의 일부분에 콘택홀을 형성한 후에 상기 콘택홀 및 상기 층간절연막 상에 텅스텐층을 적층할 때 반응 챔버의 내부로 주입되는 반응가스, 예를 들어 WF6 가스의 불소(F) 성분에 의한 손상을 방지하고 아울러 상기 콘택홀에서의 안정된 티타늄 실리사이드를 형성하기 위해 상기 콘택홀에 Ti/TiN 막을 미리 적층한다. 마찬가지로, 비아홀의 경우에도 층간절연막의 일부분에 비아홀을 형성한 후에 상기 비아홀 및 상기 층간절연막 상에 텅스텐층을 적층하기 전에 상기 비아홀에 Ti/TiN 막을 적층한다.
상기 콘택홀이나 비아홀 등에서의 Ti/TiN 막은 장벽금속층의 역할을 담당하는데, 텅스텐은 실리콘이나 산화막과의 접촉성이 약한 반면, TiN막이나 TiW 막 상에서 양호하게 성장하는 특성을 갖기 때문에 Ti/TiN의 이중막을 통상적으로 장벽금속층으로 사용한다.
한편, 장벽금속층 형성 방법으로 주로 스퍼터링 공정이 이용되었으나, 반도체소자의 고집적화가 진행됨에 따라 콘택홀의 사이즈 감소 및 장경비(Aspect ratio)가 증가하게 되어 기존의 스퍼터링 방법에 의한 Ti/TiN 막의 증착 공정이 한계점에 이르게 되었다.
최근, 상기와 같은 기존의 스퍼터링 공정을 대체하는 이온 금속 플라즈마(Ionized Metal Plasma, 이하 IMP로 칭함) 방법 또는 콜리메이터(Collimator) 스퍼터링 방법에 의한 Ti층 증착과 금속유기화학기상증착(Metal Organic Chemical Vapor Deposition, 이하 MOCVD라 칭함) 방법에 의한 TiN 증착을 적용한 방법이 사용되는 추세이다.
종래의 장벽금속층 및 텅스텐층 매립 공정을 도면을 참조하여 설명하면 다음과 같다. 도 1에 도시한 바와 같이, 반도체 기판(101)의 층간절연막(102)의 일부분에 상기 반도체 기판과의 콘택을 위한 콘택홀(103)을 형성한 후 상기 콘택홀(103)의 저면과 측면 및 상기 층간절연막(102)의 표면 상에 IMP 공정을 이용하여 Ti층(104)을 30∼500Å의 두께로 적층한다. 이어, MOCVD 공정을 이용하여 상기 Ti층(104) 상에 TiN층(105)을 10∼100Å의 두께로 적층한다. 상기 TiN층(105)의 적층이 완료되면 상기 TiN층(105)의 표면에 대하여 질소 플라즈마 처리를 수행하여 TiN층(105)을 치밀화한다. 이에 따라, Ti층(104) 및 TiN층(105)으로 구성되는 장벽금속층이 완성된다.
상기 장벽금속층이 완성되면, 통상적인 공정을 이용하여 상기 콘택홀 내에만 금속층 예를 들어, 텅스텐층(106)이 매립되도록 한 후, 상기 텅스텐층과 콘택홀 외측의 장벽금속층 상에 알루미늄과 같은 금속층(도시하지 않음)을 형성한다. 그런 다음, 통상적인 사진식각공정을 이용하여 금속배선의 패턴을 완성하면 종래의 일반적인 장벽금속층 및 금속배선 형성공정은 완료된다.
종래의 장벽금속층 형성방법에 있어서, MOCVD 공정을 이용하여 TiN층을 적층하는데, 상기 MOCVD 공정은 구체적으로, 전구체(precursor)인 금속유기화합물을 열분해하여 특정 금속을 증착하는 과정과 증착된 박막을 치밀화하고 박막 내의 불순물을 최소화하는 플라즈마 처리 과정으로 이루어진다.
도 2a 와 도 2b는 상기 MOCVD 공정 중 플라즈마 처리 전후의 박막 패턴에 대한 단면을 나타내고 있다. MOCVD 공정에 의해 형성된 박막은 비정질(amorphous) 상태를 갖으며 상기 플라즈마 처리 과정을 거쳐 결정질(crystalline) 상태로 변환된다. 비정질의 금속층은 비도전체의 저항과 유사한 정도의 저항을 갖는다. 따라서, 비정질의 금속층을 결정질로 변환시키기 위한 플라즈마 처리 과정은 필수적이라 할 수 있다.
도 2a에 도시한 바와 같이, 반도체 기판의 특정 부위 예를 들어, 콘택홀 내에 MOCVD 공정을 통해 증착된 박막은 그 구조가 치밀하지 못하고 내부 구조에 탄소와 같은 불순물이 함유되어 있다. 이와 같은 박막에 대해 도 2b에 도시한 바와 같이, 플라즈마 처리를 수행하면 박막이 치밀화되고 박막 내의 불순물이 최소화된다.
그러나, 플라즈마의 투과 가능한 깊이의 한계 때문에 박막 표면 근처의 상부 박막은 플라즈마 처리에 의해 조직이 결정질화되나 상기 플라즈마의 투과 가능 깊이를 벗어난 하부의 박막은 플라즈마 처리가 되지 않아 비정질의 상태로 남게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로서, MOCVD 공정을 이용하여 금속층을 형성함에 있어서, 상기 금속층의 균일한 치밀화 및 저항의 최소화를 기할 수 있는 반도체 소자의 장벽금속층 형성방법을 제공하는 것을 목적으로 한다.
상기의 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 금속배선 형성방법은 반도체 기판 상에 콘택홀을 갖는 층간절연막을 형성하는 단계;와, 상기 콘택홀을 포함한 층간절연막 상부 전면에 제 1 장벽금속층을 형성하는 단계;와, 금속유기화학기상증착 공정을 이용하여 상기 제 1 장벽금속층 상부에 5∼70Å의 두께로 박막 금속층을 증착하고, 증착된 박막 금속층에 대하여 플라즈마 처리하는 단위 박막 금속층 형성 공정을 진행하는 단계;와, 상기 단위 박막 금속층 형성 공정을 반복 진행하여 복수의 박막 금속층으로 구성되는 장벽금속층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
바람직하게는, 상기 단위 박막 금속층 형성공정의 박막 금속층 증착 과정에서, 공정 온도를 300∼500℃로 하고, 공정 시간을 5∼20초 정도로 할 수 있다.
바람직하게는, 상기 단위 박막 금속층 형성공정의 플라즈마 처리 과정에서, 공정 시간을 5∼60초 정도로 할 수 있다.
바람직하게는, 상기 제 2 장벽금속층은 70∼500Å의 두께로 형성할 수 있다.
바람직하게는, 상기 제 1 장벽금속층은 Ti로 형성하며, 상기 단위 박막 금속층은 TiN으로 형성할 수 있다.
바람직하게는, 상기 단위 박막 금속층 형성 공정에 있어서, 증착 과정 진행 후, 반도체 기판에 헬륨 가스를 공급하여 기판을 냉각시키는 과정을 더 포함할 수 있다.
본 발명의 특징에 따르면, 장벽금속층을 구성하는 TiN층의 MOCVD 공정을 이용한 적층시 소정 두께의 박막 금속층을 반복적으로 적층시키고 각각의 박막 금속층에 대하여 플라즈마 처리함으로써, 복수의 박막 금속층으로 이루어지는 TiN층의 전체 구조가 균일한 치밀화를 기할 수 있으며 불순물을 최소화시킬 수 있게 된다.
이하, 도면을 참조하여 본 발명에 따른 반도체 소자의 금속배선 형성방법을 상세히 설명하기로 한다. 도 3a 내지 3e는 본 발명에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 공정단면도이다.
먼저, 도 3a에 도시한 바와 같이 반도체 기판(301) 상에 산화막과 같은 층간절연막(302)을 충분한 두께로 형성한다. 여기서, 도면에 도시하지 않았지만 통상의 공정을 이용하여 상기 반도체 기판(301)의 액티브 영역을 정의하기 위하여 상기 반도체 기판(301)의 필드 영역에 소자분리막을 형성하고, 상기 액티브 영역에 메모리 소자 또는 비메모리 소자를 위한 트랜지스터의 소스/드레인과 게이트 전극 등을 미리 형성하여 둠은 자명하다.
상기 층간절연막(302)의 적층이 완료되면, 통상적인 사진식각공정을 이용하여 상기 반도체 기판(301)의 콘택할 부분 상의 층간절연막(302)을 완전히 제거하여 상기 콘택할 부분을 노출시킴으로써 콘택홀(303)을 형성한다.
이어, 도 3b에 도시한 바와 같이 상기 콘택홀(303)의 저면, 측면 및 상기 층간절연막(302)의 표면 상에 장벽금속층을 구성하는 제 1 장벽금속층(304)을 30∼500Å의 두께로 형성한다. 여기서, 상기 제 1 장벽금속층(304)의 재료로는 Ti가 사용될 수 있다.
한편, 상기 제 1 장벽금속층(304)의 적층은 이온 금속 플라즈마(Ionized Metal Plasma) 방법 또는 콜리메이터(Collimator) 스퍼터링 방법으로 이루어지는데, 구체적으로 콜리메이터 스퍼터링 방법을 이용할 경우 스퍼터링 장치의 챔버 내에서 소정의 금속 예를 들어, Ti 재질의 타겟을 아르곤(Ar)으로 스퍼터링 함으로써 상기 타겟으로부터 떨어져 나오는 Ti 원자가 상기 콘택홀(303) 및 층간절연막(302) 상에 적층된다.
이와 같은 상태에서, 상기 제 1 장벽금속층(304) 상에 도 3e의 제 2 장벽금속층(310)을 형성하여 이중층으로 구성되는 장벽금속층을 완성시킨다. 여기서, 상기 제 2 장벽금속층(310)은 TiN으로 형성할 수 있으며 이에 따라 상기 이중층의 장벽금속층은 Ti/TiN으로 이루어질 수 있다.
상기 제 2 장벽금속층의 형성은 MOCVD 방법을 이용하는데, 상기 MOCVD 공정은 종래 기술에서 기술한 바와 같이, 크게 증착 과정과 플라즈마 처리 과정으로 이루어진다.
구체적으로, 먼저 도 3c에 도시한 바와 같이, 증착 과정으로 테트라키스 디메틸아미도티타늄(Tetrakis Di-Methyl-Amido-Titanium) 가스를 전구체(precursor)로 사용하여 상기 제 1 장벽금속층(304) 상에 박막 금속층(305)을 기상 증착시킨다. 그런 다음, 도 3d에 도시한 바와 같이, 플라즈마 처리 과정으로 상기 형성된 박막 금속층(305) 내에 탄소(C)와 같은 불순물 함유량을 최소화시키고 박막 금속층(305)의 치밀화(densification)를 진행한다. 여기서, 상기 플라즈마는 질소(N2), 아르곤(Ar)과 같은 불활성 가스를 이용한 플라즈마를 이용한다.
이 때, 상기 증착 과정을 통해 증착된 박막 금속층(305)의 두께는 5∼70Å 이 넘지 않도록 한다. 상기 한정된 박막 금속층(305)의 두께는 후속의 플라즈마 처리 과정에서, 상기 박막 금속층(305) 내부로 투과하여 상기 박막 금속층 구조를 비정질에서 결정질로 변환시키는 모멘트 역할을 하는 플라즈마가 투과할 수 있는 깊이에 상응한다.
즉, 상기 박막 금속층(305)의 두께를 상기 플라즈마가 투과할 수 있는 깊이에 상응하도록 설정함에 따라 플라즈마 처리 과정을 진행함에 있어, 박막 금속층(305) 전체 구조가 상기 플라즈마에 의해 그 구조가 치밀화되고 탄소와 같은 불순물을 최소화할 수 있게 된다.
이와 같은 증착 과정 및 플라즈마 처리 과정을 단위 박막 금속층(305) 형성 공정이라 칭하기로 한다. 본 발명은 상기 단위 박막 금속층(305) 형성 공정을 반복 수행함으로써 복수의 박막 금속층(305)으로 구성되는 목표 두께의 제 2 장벽금속층(310)(도 3e 참조)을 형성함에 핵심 특징이 있다.
한편, 상기 단위 박막 금속층(305) 형성 공정 중 상기 증착 과정을 수행함에 있어서, 세부 공정 조건으로 공정 온도는 300∼500℃로 하고 공정 시간은 5∼20초 정도로 하는 것이 바람직하다. 또한, 플라즈마 처리 과정시, 공정 시간은 5∼60초 정도가 바람직하다. 그리고, 상기 단위 박막 금속층(305) 형성 공정의 증착 과정 진행 후 가열된 반도체 기판(301)의 냉각을 위해 반도체 기판(301)을 지지하는 정전척 내에 헬륨(He)과 같은 냉각 가스를 흘려 반도체 기판(301)을 냉각하는 것이 바람직하다.
Ti/TiN으로 구성되는 장벽금속층을 형성하는 종래의 기술에 있어서, TiN층을 MOCVD 방법을 이용하여 증착하는 경우, 목표 두께의 TiN층을 증착 과정을 통하여 일괄적으로 증착한 다음, 증착된 TiN층에 대하여 플라즈마 처리 과정을 수행하는 방법을 택함에 따라 하부의 TiN층에 플라즈마가 투과되지 않아 하부의 TiN층은 비정질의 금속층 상태로 남게된다. 이에 따라, 종래의 기술에서는 플라즈마의 투과 한계 때문에 TiN층의 후막화에 어려움이 있었다.
본 발명은 증착 과정시 플라즈마가 투과할 수 있는 두께의 박막 금속층(305)을 형성하고 해당 박막 금속층(305)에 대하여 플라즈마 처리 과정을 진행함에 따라 증착된 해당 박막 금속층(305)의 치밀화 및 불순물 최소화를 수행할 수 있게 된다.
이와 같이, 증착 과정 및 플라즈마 처리 과정으로 이루어지는 하나의 사이클로 이루어지는 단위 박막 금속층(305) 형성 공정을 반복적으로 수행함에 따라, 복수의 박막 금속층(305)의 적층에 의해 완성되는 제 2 장벽금속층(310) 전체 구조가 균일하게 치밀화(densification)되며, 불순물이 최소화되어 제 2 장벽금속층(310)의 저항을 낮출 수 있게 된다. 이와 같은 공정을 통해 형성된 제 2 장벽금속층(310)의 저항은 500μΩ㎝ 이하이며, 불순물 함유량은 5 atoms% 이하를 달성할 수 있게 된다.
이에 따라, 상기 복수의 박막 금속층(305)의 적층에 의해 완성되는 제 2 장벽금속층(310)은 그 두께를 임의적으로 설정 가능하게 된다. 일 예로, 상기 제 2 장벽금속층의 목표 두께는 70∼500Å 으로 설정할 수 있다.
한편, 본 발명의 장벽금속층 형성방법은 콘택홀(303)을 중심으로 설명하였으나, 비아홀에도 동일하게 적용할 수 있음은 물론이다. 최근 비아홀의 응용예로 적용되는 경계가 없는 비아홀(Borderless Via hole)의 예를 들면, 기판 상에 형성되어 있는 층간절연막의 선택적 식각에 의해 도 4a와 같은 비아홀(404a)을 형성하게 되는데 포토리소그래피 공정에서의 감광막 패턴(도시하지 않음)의 미스 얼라인(mis-aligned)에 의해 도 4b와 같은 비아홀(404b)이 형성될 가능성도 있다.
이와 같이 미스 얼라인된 비아홀(404b)의 경우, 층간절연막(403)과 하부배선 사이의 미세 공간이 형성됨에 따라 종래 기술의 장벽금속층 형성방법을 적용하는 경우 상기 미세 공간 내에 장벽금속층이 완벽하게 충진되지 않아 누설전류 등이 유발되는 문제점이 있다.
그러나, 본 발명의 장벽금속층 형성방법을 적용하면 미세 두께의 박막 금속층을 상기 미세 공간을 충분히 채울때까지 반복 적층함에 따라 층간절연막(403)과 하부배선(402) 사이의 형성된 미세 공간을 그 폭(d)에 상관없이 장벽금속층으로 채울 수 있게 되어 누설전류의 발생을 방지할 수 있게 된다.
본 발명에 따른 반도체 소자의 장벽금속층 형성방법은 다음과 같은 효과가 있다.
장벽금속층을 구성하는 TiN층의 MOCVD 공정을 이용한 적층시 소정 두께의 박막 금속층을 반복적으로 적층시키고 각각의 박막 금속층에 대하여 플라즈마 처리함으로써, 복수의 박막 금속층으로 이루어지는 TiN층의 전체 구조가 균일한 치밀화를 기할 수 있으며 불순물을 최소화시킬 수 있게 된다.
이에 따라, 적층되는 장벽금속층의 저항을 낮출 수 있게 되고, 장벽금속층의 두께 설정을 자유롭게 설정할 수 있게 된다.
도 1은 종래 기술에 따른 장벽금속층 및 금속배선 형성방법을 설명하기 위한 구조 단면도.
도 2a 및 도 2b는 종래의 MOCVD 공정에 의해 형성된 장벽금속층의 플라즈마 처리 전후의 SEM 사진.
도 3a 내지 3e는 본 발명에 따른 반도체 소자의 장벽금속층 형성방법을 설명하기 위한 공정 단면도.
도 4a 및 4b는 본 발명의 장벽금속층 형성방법의 적용예로 나타낸 경계가 없는 비아홀(Borderless via hole)의 단면도.
<도면의 주요 부분에 대한 설명>
301 : 반도체 기판 302 : 층간절연막
303 : 콘택홀 304 : 제 1 장벽금속층
305 : 박막 금속층 310 : 장벽금속층

Claims (6)

  1. 반도체 기판 상에 콘택홀을 갖는 층간절연막을 형성하는 단계;
    상기 콘택홀을 포함한 층간절연막 상부 전면에 제 1 장벽금속층을 형성하는 단계;
    금속유기화학기상증착 공정을 이용하여 상기 제 1 장벽금속층 상부에 5∼70Å의 두께로 박막 금속층을 증착하고, 증착된 박막 금속층에 대하여 플라즈마 처리하는 단위 박막 금속층 형성 공정을 진행하는 단계;
    상기 단위 박막 금속층 형성 공정을 반복 진행하여 복수의 박막 금속층으로 구성되는 장벽금속층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 반도체 소자의 장벽금속층 형성방법.
  2. 제 1 항에 있어서, 상기 단위 박막 금속층 형성공정의 박막 금속층 증착 과정에서, 공정 온도를 300∼500℃로 하고, 공정 시간을 5∼20초 정도로 하는 것을 특징으로 하는 반도체 소자의 장벽금속층 형성방법.
  3. 제 1 항에 있어서, 상기 단위 박막 금속층 형성공정의 플라즈마 처리 과정에서, 공정 시간을 5∼60초 정도로 하는 것을 특징으로 하는 반도체 소자의 장벽금속층 형성방법.
  4. 제 1 항에 있어서, 상기 제 2 장벽금속층은 70∼500Å의 두께로 형성하는 것을 특징으로 하는 반도체 소자의 장벽금속층 형성방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서, 상기 제 1 장벽금속층은 Ti로 형성하며, 상기 단위 박막 금속층은 TiN으로 형성하는 것을 특징으로 하는 반도체 소자의 장벽금속층 형성방법.
  6. 제 1 항에 있어서, 상기 단위 박막 금속층 형성 공정에 있어서,
    증착 과정 진행 후, 반도체 기판에 헬륨 가스를 공급하여 기판을 냉각시키는 과정을 더 포함하는 것을 특징으로 하는 반도체 기판의 장벽금속층 형성방법.
KR10-2003-0084046A 2003-11-25 2003-11-25 반도체 소자의 장벽금속층 형성방법 KR100517353B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2003-0084046A KR100517353B1 (ko) 2003-11-25 2003-11-25 반도체 소자의 장벽금속층 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2003-0084046A KR100517353B1 (ko) 2003-11-25 2003-11-25 반도체 소자의 장벽금속층 형성방법

Publications (2)

Publication Number Publication Date
KR20050050336A KR20050050336A (ko) 2005-05-31
KR100517353B1 true KR100517353B1 (ko) 2005-09-27

Family

ID=38665837

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-0084046A KR100517353B1 (ko) 2003-11-25 2003-11-25 반도체 소자의 장벽금속층 형성방법

Country Status (1)

Country Link
KR (1) KR100517353B1 (ko)

Also Published As

Publication number Publication date
KR20050050336A (ko) 2005-05-31

Similar Documents

Publication Publication Date Title
US6955983B2 (en) Methods of forming metal interconnections of semiconductor devices by treating a barrier metal layer
US6614098B1 (en) Semiconductor devices and fabrication thereof
US7741671B2 (en) Capacitor for a semiconductor device and manufacturing method thereof
KR100528073B1 (ko) 반도체소자 제조방법
JP2000058544A (ja) 半導体装置及びその製造方法
KR100459717B1 (ko) 반도체 소자의 금속 콘택 형성 방법
KR100517353B1 (ko) 반도체 소자의 장벽금속층 형성방법
KR100400248B1 (ko) 반도체소자의 배선 형성방법
KR20070003058A (ko) 반도체 소자의 금속배선 형성방법
US7488681B2 (en) Method for fabricating Al metal line
KR100399978B1 (ko) 반도체소자의베리어금속층형성방법
KR100370781B1 (ko) 반도체소자의금속배선제조방법
KR100377160B1 (ko) 다층실리콘을이용한게이트전극형성방법
KR20050040552A (ko) 반도체 장치의 구리 배선 형성 방법.
KR950000108B1 (ko) 다층 금속 배선방법
KR100537715B1 (ko) 반도체소자 제조방법
US20100029072A1 (en) Methods of Forming Electrical Interconnects Using Thin Electrically Insulating Liners in Contact Holes
KR100552836B1 (ko) 반도체 소자 및 반도체 소자의 금속 배선층 형성 방법
KR20000074510A (ko) 반도체 소자의 제조방법
KR20030045470A (ko) 반도체 소자의 캐패시터 및 그의 제조 방법
KR100545900B1 (ko) 반도체 소자 제조방법
KR20020044859A (ko) 반도체 소자의 금속배선 형성방법
KR20050007700A (ko) 반도체 소자 및 반도체 소자의 금속 배선층 형성 방법
KR20040037793A (ko) 반도체 소자의 콘택 형성 방법
KR20040053459A (ko) 반도체 소자의 장벽 금속층 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110809

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee