KR20000074510A - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR20000074510A
KR20000074510A KR1019990018510A KR19990018510A KR20000074510A KR 20000074510 A KR20000074510 A KR 20000074510A KR 1019990018510 A KR1019990018510 A KR 1019990018510A KR 19990018510 A KR19990018510 A KR 19990018510A KR 20000074510 A KR20000074510 A KR 20000074510A
Authority
KR
South Korea
Prior art keywords
layer
contact hole
conductive layer
film
tin
Prior art date
Application number
KR1019990018510A
Other languages
English (en)
Inventor
윤영호
장성대
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990018510A priority Critical patent/KR20000074510A/ko
Publication of KR20000074510A publication Critical patent/KR20000074510A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76859—After-treatment introducing at least one additional element into the layer by ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명에 따른 반도체 소자의 제조방법을 개시한다. 본 발명은 콘택홀의 내/외측에 장벽금속층으로 Ti/TiN을 형성한 후 불순물이온 주입공정과 RTN 공정을 연이어 실시한 다음 콘택홀내에 W-플러그를 형성하고 그 상부 전면에 Al층 및 TiN막을 증착한 후 Al층을 리플로우한다. 따라서, 특정 부위의 콘택 저항 개선을 위한 불순물이온 주입공정을 위해 실시하는 감광막의 패턴 형성공정을 생략하여도 콘택에서의 금속 콘택저항 특성을 향상시킴과 더불어 공정단계를 줄일 수 있으며, W-플러그 공정 및 Al층을 리플로우하는 공정을 적용하여도 Al층의 결함발생을 최소화할 수 있다.

Description

반도체 소자의 제조방법 {Manufacturing method for semiconductor device}
본 발명은 반도체 소자의 제조공정에 있어서 콘택홀의 장벽금속층 상에 불순물이온 주입공정과 급속 열질화(RTN : Rapid Thermal Nitrization) 공정을 연이어 실시하여 콘택저항 및 막질을 개선시키는 기술에 관한 것이다.
최근 반도체 소자의 제조 공정이 미세화, 고집적화, 다층배선화로 진행되면서 평탄화 기술과 콘택홀(Contact Hole), 상/하 금속배선간을 연결하는 비아콘택홀(Via Contact Hole) 등의 형성 및 콘택홀과 비아콘택홀을 매립하는 필링(Filling) 기술로서 W-Plug 공정의 도입이 적극적으로 시도되고 있다.
특히, 다층 배선공정에 있어서 화학적.기계적연마(Chemical Mechanical Polish : CMP)기술 등을 적용하여 평탄화 공정의 최적화를 실현함에 따라 층간절연막이 두꺼워지고 디자인룰(Design Rule)이 미세화되었다. 이에 따라 콘택홀, 비아콘택홀 자체의 크기와 배선간의 간격이 감소하게 되고, 에스펙트비(Aspect Ratio)가 증가하게 되므로 콘택홀, 비아콘택홀을 매립하는 필링기술로서 W-Plug 공정이 적용되기 시작하였다.
또한, 다층 배선공정에 있어서 금속배선의 신뢰성은 더욱 크게 대두되는데 특히 금속 콘택홀내에서 충분한 스텝커버리지의 확보는 매우 중요한 문제이다. 온도와 증착비를 변경시키는 다층 배선증착시에도 작은 콘택홀에서는 한계가 있다. 따라서, 서브-마이크로 이하의 콘택홀에서는 금속의 신뢰성 확보를 위하여 스퍼터링법을 이용하여 Al층 배선공정을 진행하였으나 최근에는 CVD(Chemical Vapor Deposition) - W층 또는 Al층을 리플로우하는 공정이 적용되는 추세이다.
도 1 내지 도 3 은 종래 반도체 소자의 제조방법을 도시한 제조공정도이다.
도 1을 참조하면, 먼저 반도체기판(10) 상에 하부구조물(도시 안됨) 예컨대, 필드산화막과 워드라인, 비트라인, 모스 트랜지스터, 캐패시터 등을 형성한다. 상기 하부구조물 상에 단위소자를 보호하기 위하여 막질이 우수한 산화막 재질의 층간절연막(12)을 적층하고 그 상부에 감광막(도시 안됨)의 패턴을 형성한다.
상기 감광막의 패턴을 콘택용 식각마스크로 층간절연막(12)의 소정 부분을 식각하여 반도체기판(10) 상에 콘택홀(14)을 형성한다.
다음, 상기 감광막의 패턴을 제거한 후 콘택저항이 취약한 특정 부위 예컨대 PMOS 영역에 불순물 이온을 주입하기 위해 감광막(16)의 개구부가 콘택홀(14) 상에 위치하는 감광막(16)의 패턴을 층간절연막(12) 상에 형성한다.
그 후, 콘택저항을 안정시키기 위하여 감광막(16)의 패턴과 층간절연막(12)을 마스크로 콘택홀(14)내의 노출된 반도체기판(10)에 불순물이온 예컨대, 붕소(B) 또는 비소(As)을 선택적으로 주입한다. 이어 감광막(16)의 패턴을 제거한 후 콘택 식각공정시 손상된 반도체기판(10)의 부위를 보상하기 위하여 열처리공정을 진행한다.
도 2를 참조하면, 콘택홀(14)의 내/외측 전면에 장벽금속층(20)으로 티타늄(Ti)막(21)과 티타늄질화(TiN)막(23)을 순차적으로 증착한다.
그 후, Ti/TiN막(21, 23)의 조밀도를 향상시키기 위해 Ti/TiN막(21, 23)을 급속 열질화(RTN)시킨다.
도 3을 참조하면, Ti/TiN막(21, 23) 상에 평탄화를 진행할 수 있을 정도의 두께로 CVD - W층을 증착한 다음 콘택홀(14) 외측의 W층이 제거될 때 까지 에치백 공정을 실시하여 W-플러그(30)를 콘택홀(14) 상에 형성한다.
그 후, 상기 구조물 전면에 Al층(32)을 증착한 다음 Al층(32) 상부에 캡핑(Capping)역할을 하는 TiN층(34)을 적층하고 Al층(32)을 수 초(sec) 동안 리플로우한다. 그리고나서, 상기 구조에 대해 다층 배선의 후속 공정을 진행한다.
이 때, TiN(34)층 대신에 Ti/TiN층을 사용하여도 무방하다.
그러나, 상기와 같은 종래 기술에 따르면, 층간절연막에 콘택홀을 형성한 후 특정 부위의 콘택저항을 안정화하기 위하여 실시하는 불순물 이온 주입공정에는 감광막의 패턴 형성공정이 추가로 필요하고, 콘택식각 공정시 반도체기판의 식각손상을 보상하기 위해서는 열처리 공정을 실시해야 한다.
또한, Al층을 증착하고 리플로우하는 과정에서 장벽금속층(Ti/TiN막)의 조밀도가 우수하지 않으면 Al층에 홈(Grooving), 보이드(Void) 등의 결함이 유발된다. 이는 소자의 신뢰성을 저하시키며, 공정 단계를 증가시켜 생산원가의 상승과 생산성의 저하를 야기한다.
상기한 문제점을 해결하기 위한 본 발명의 목적은 깊은 콘택홀에서의 금속 콘택저항 특성 및 장벽금속층의 막질을 향상시킬 수 있는 반도체 소자의 제조방법을 제공하는 데 있다.
본 발명의 다른 목적은 공정 단계를 줄일 수 있는 반도체 소자의 제조방법을 제공하는 데 있다.
본 발명의 다른 목적은 W-플러그 형성 공정이나 Al층의 리플로우 공정 적용에서 발생되는 결함을 최소화할 수 있는 반도체 소자의 제조방법을 제공하는 데 있다.
도 1 내지 도 3 는 종래 반도체 소자의 제조방법을 도시한 제조공정도
도 4 내지 도 6 은 본 발명에 따른 반도체 소자의 제조방법을 도시한 제조공정도
* 도면의 주요 부분에 대한 부호의 설명 *
10, 50 : 반도체기판 12, 52 : 층간절연막
14, 54 : 콘택홀 21, 61 : Ti막
23, 63 : TiN막 30, 70 : W-플러그
32, 72 : Al막 16 : 감광막
상기한 목적을 달성하기 위하여 본 발명에 의한 반도체 소자의 제조방법은
반도체기판 상에 콘택홀을 구비하는 층간절연막을 형성하는 공정;
상기 콘택홀의 내/외측 전면에 장벽금속층을 증착하는 공정;
상기 장벽금속층에 불순물이온 주입 및 급속열질화를 실시하는 공정;
상기 콘택홀내에 제 1도전층의 콘택플러그를 형성하는 공정;
상기 구조물 전면에 금속배선용 제 2도전층을 형성하는 공정;
상기 제 2도전층 상에 캡핑용 제 3도전층을 형성하는 공정; 및
상기 제 2도전층을 리플로우하는 공정을 포함한다.
이때, 상기 장벽금속층은 Ti/TiN막의 적층구조로 형성되어 있으며, 상기 불순물이온 주입 공정은 B 또는 BF2이온을 주입한다.
또한, 상기 제 1도전층은 W층으로 형성되어 있으며, 상기 제 2도전층은 Al막으로 형성되어 있다.
상기와 같은 구조를 갖는 반도체 소자의 제조방법에 따르면, 콘택홀의 내/외측에 장벽금속층으로 Ti/TiN을 형성한 후 불순물이온 주입공정과 RTN 공정을 연이어 실시함으로서 깊은 콘택에서의 금속 콘택저항 특성 및 Ti/TiN막의 막질을 향상시키고 공정단계를 줄일 수 있으며, W-플러그 공정 및 Al층을 리플로우하는 공정에 적용하여도 그에 따른 결함발생을 최소화할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 소자의 제조방법을 상세하게 설명하면 다음과 같다.
도 4 내지 도 6 은 본 발명에 따른 반도체 소자의 제조방법을 도시한 제조공정도이다.
도 4를 살펴보면, 먼저 반도체기판(50) 상에 하부구조물(도시 안됨) 예컨대, 필드산화막과 워드라인, 비트라인, 모스 트랜지스터, 캐패시터 등을 형성한다. 상기 하부구조물 상에 단위소자를 보호하기 위하여 막질이 우수한 산화막 재질의 층간절연막(52)을 적층하고 그 상부에 감광막(도시 안됨)의 패턴을 형성한다.
상기 감광막의 패턴을 콘택용 식각마스크로 층간절연막(52)의 소정 부분을 식각하여 반도체기판(50) 상에 콘택홀(54)을 형성한다.
다음, 콘택용 식각마스크로 이용된 감광막의 패턴을 제거한 후 콘택홀(54)의 내/외측 전면에 장벽금속층(60)으로 Ti막(61)과 TiN막(63)을 순차적으로 증착한다.
이 때, Ti/TiN막(61, 63)은 통상적으로 금속접합 스파이킹(Spiking)을 방지하고 금속 스텝커버리지 등의 신뢰성을 개선하는 효과가 있다.
Ti막(61)은 800Å ∼ 1000Å의 두께로 형성되며, TiN막(63)은 600Å ∼ 800Å의 두께로 형성된다.
도 5를 참조하면, 상기 구조물 전면에 B 또는 BF2와 같은 불순물이온을 주입한다. 이 때, Ti/TiN막(61, 63) 상에 B 또는 BF2등의 불순물이온을 주입하게 되면 TiN막(63) 상에 얇은 두께의 TiB2막(도시 안됨)이 형성되어 콘택저항을 감소시키며, TiB2막의 그레인(Grain) 크기가 TiN막(63)의 그레인 크기 보다 작은 더욱 조밀한 상태로 된다. 따라서, W-플러그의 형성과 Al층, TiN막의 증착 및 Al층의 리플로우 적용시 발생되는 Al층의 결함을 억제할 수 있게 된다.
연이어, 시간의 지체됨이 없이 " 650℃의 온도, NH3또는 N2분위기, 20 sccm의 유량, 30 초의 시간 " 범위에서 급속 열질화(RTN) 공정을 진행한다.
이때, RTN 공정은 종래 콘택식각 공정시 손상된 부위를 보상하기 위해 실시하는 열처리공정과 Ti/TiN막(61, 63)의 열처리공정을 동시에 수행할 수 있는 효과가 있으며, 통상적으로 사용되는 RTA(Rapid Thermal Annealing) 또는 RTP(Rapid Thermal Processing) 열처리공정 보다 질소분위기에서 급속열처리하는 RTN 열처리공정을 진행함으로써 Ti/TiN막(61, 63)의 조밀도를 향상시킬 수 있다.
도 6을 참조하면, Ti/TiN막(61, 63) 상에 평탄화를 진행할 수 있을 정도의 두께, 예컨대 4000Å ∼ 5000Å 두께로 CVD - W층을 증착한 다음 에치백 공정으로 콘택홀(54) 외측의 W층이 제거될 때 까지 식각하여 W-플러그(70)를 형성한다.
그 후, 상기 구조물 전면에 4500Å ∼ 5500Å 두께의 Al층(72)을 증착한 다음 Al층(72) 상부에 캡핑(Capping)역활을 하는 TiN층(74) 또는 Ti/TiN층을 증착한 후 Al(72)층을 리플로우하고 후속 공정의 다층배선 공정을 진행하게 된다.
이때, B 또는 BF2등의 불순물이온 주입에 의해 Ti/TiN막(61, 63)의 막질이 조밀하게된 상태에서 Al층(72)의 리플로우 공정을 진행하여도 리플로우 과정에서 발생되는 Al층(72)의 홈(Grooving), 보이드(Void) 등 결함을 방지할 수 있다.
상기한 본 발명에 따르면, 콘택홀의 내/외측에 장벽금속층으로 Ti/TiN을 형성한 후 불순물이온 주입공정과 RTN 공정을 연이어 실시함으로서 깊은 콘택에서의 금속 콘택저항 특성을 향상시키고, 특정 부위의 콘택 저항 개선을 위한 불순물이온 주입공정을 위해 실시하는 감광막의 패턴 형성공정을 생략하여 공정단계를 줄일 수 있으며, Al층을 리플로우하는 공정을 적용하여도 Al층의 결함발생을 최소화할 수 있다.
이상에서와 같이 본 발명에 따르면, 콘택홀의 내/외측에 장벽금속층으로 Ti/TiN막을 형성한 후 불순물이온 주입공정과 RTN 공정을 연이어 실시한 다음 콘택홀내에 W-플러그를 형성하고 그 상부 전면에 Al층과 TiN막을 적층한 후 Al층을 리플로우함으로서 다음과 같은 이점이 있다.
첫째, 장벽금속층인 Ti/TiN막을 형성하기 전에 특정 부위의 콘택 저항 개선을 위한 불순물이온 주입공정을 위해 실시하는 감광막의 패턴 형성공정과 식각공정시 손상된 부위를 보상하기 위해 실시하는 열처리공정, Ti/TiN막을 형성한 후에 막질을 향상시키기 위해 실시하는 RTN 공정을 본 발명에서는 공정 단계를 감소시켜 불순물이온 주입공정과 RTN 공정을 연이어 실시하여 콘택홀의 콘택저항 및 Ti/TiN 적층 구조의 막질을 향상시킴으로서 저비용 측면과 생산성 측면에서 경제적이다.
둘째, 콘택홀내에 W-플러그를 형성한 후 Al층을 증착하고 캡핑역활을 하는 Ti/TiN막을 적층한 다음 Al층을 리플로우하는 과정에서 발생되는 홈(Grooving), 보이드(Void) 등의 결함을 최소화할 수 있어 소자의 신뢰성을 향상시킨다.

Claims (4)

  1. 반도체기판 상에 콘택홀을 구비하는 층간절연막을 형성하는 공정;
    상기 콘택홀의 내/외측 전면에 장벽금속층을 증착하는 공정;
    상기 장벽금속층에 불순물이온 주입 및 급속열질화를 실시하는 공정;
    상기 콘택홀내에 제 1도전층의 콘택플러그를 형성하는 공정;
    상기 구조물 전면에 금속배선용 제 2도전층을 형성하는 공정;
    상기 제 2도전층 상에 캡핑용 제 3도전층을 형성하는 공정; 및
    상기 제 2도전층을 리플로우하는 공정을 포함하는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제 1 항에 있어서, 상기 장벽금속층은 Ti/TiN막의 적층구조로 형성된 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제 1 항에 있어서, 상기 불순물이온 주입 공정은 B 또는 BF2이온을 주입하는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제 1 항에 있어서, 상기 제 2도전층은 Al막으로 형성된 것을 특징으로 하는 반도체 소자의 제조방법.
KR1019990018510A 1999-05-21 1999-05-21 반도체 소자의 제조방법 KR20000074510A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990018510A KR20000074510A (ko) 1999-05-21 1999-05-21 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990018510A KR20000074510A (ko) 1999-05-21 1999-05-21 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20000074510A true KR20000074510A (ko) 2000-12-15

Family

ID=19587128

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990018510A KR20000074510A (ko) 1999-05-21 1999-05-21 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20000074510A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100832104B1 (ko) * 2006-09-07 2008-05-27 삼성전자주식회사 반도체 메모리 장치 및 그 형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100832104B1 (ko) * 2006-09-07 2008-05-27 삼성전자주식회사 반도체 메모리 장치 및 그 형성 방법

Similar Documents

Publication Publication Date Title
US6177338B1 (en) Two step barrier process
US20010053602A1 (en) Method for manufacturing a copper interconnection in semiconductor memory device
KR20030025494A (ko) 루테늄막과 금속층간의 콘택을 포함하는 반도체 장치 및그의 제조 방법
US20050158990A1 (en) Methods of forming metal wiring layers for semiconductor devices
US6136697A (en) Void-free and volcano-free tungsten-plug for ULSI interconnection
US8039391B1 (en) Method of forming a contact in a semiconductor device with engineered plasma treatment profile of barrier metal layer
KR100528073B1 (ko) 반도체소자 제조방법
KR100459717B1 (ko) 반도체 소자의 금속 콘택 형성 방법
US7279416B2 (en) Methods of forming a conductive structure in an integrated circuit device
KR100341482B1 (ko) 구리 배선층의 형성방법
US6277729B1 (en) Method of manufacturing transistor barrier layer
US6087259A (en) Method for forming bit lines of semiconductor devices
KR20000074510A (ko) 반도체 소자의 제조방법
KR20020050665A (ko) 반도체장치의 배선 및 배선연결부와 그 제조방법
US6649541B1 (en) Method for preventing or reducing delamination of deposited insulating layers
US20050048763A1 (en) Method for preventing contact defects in interlayer dielectric layer
KR100451493B1 (ko) 반도체소자의금속배선형성방법
KR100564426B1 (ko) 반도체 소자의 금속배선 형성방법
KR100517353B1 (ko) 반도체 소자의 장벽금속층 형성방법
KR100875073B1 (ko) 반도체 소자의 금속 배선 형성 방법
US20080070405A1 (en) Methods of forming metal wiring layers for semiconductor devices
KR20000025452A (ko) 반도체 소자의 제조방법
KR100587594B1 (ko) 반도체 소자의 금속배선 형성방법
KR19990059072A (ko) 반도체 소자의 장벽 금속층 형성 방법
KR100545900B1 (ko) 반도체 소자 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination