KR100587594B1 - 반도체 소자의 금속배선 형성방법 - Google Patents

반도체 소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR100587594B1
KR100587594B1 KR1020020040780A KR20020040780A KR100587594B1 KR 100587594 B1 KR100587594 B1 KR 100587594B1 KR 1020020040780 A KR1020020040780 A KR 1020020040780A KR 20020040780 A KR20020040780 A KR 20020040780A KR 100587594 B1 KR100587594 B1 KR 100587594B1
Authority
KR
South Korea
Prior art keywords
film
contact hole
tin
plasma treatment
anisotropic plasma
Prior art date
Application number
KR1020020040780A
Other languages
English (en)
Other versions
KR20040006487A (ko
Inventor
조영아
Original Assignee
매그나칩 반도체 유한회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 매그나칩 반도체 유한회사 filed Critical 매그나칩 반도체 유한회사
Priority to KR1020020040780A priority Critical patent/KR100587594B1/ko
Publication of KR20040006487A publication Critical patent/KR20040006487A/ko
Application granted granted Critical
Publication of KR100587594B1 publication Critical patent/KR100587594B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76862—Bombardment with particles, e.g. treatment in noble gas plasmas; UV irradiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 콘택홀 표면에의 균일한 Ti/TiN 베리어막 형성이 가능하도록 한 반도체 소자의 금속배선 형성방법을 개시하며, 개시된 본 발명의 방법은, 소정의 하지층을 구비한 반도체 기판 상에 층간절연막을 형성하는 단계; 상기 층간절연막 국소 부분을 식각하여 콘택홀을 형성하는 단계; 상기 콘택홀 표면 및 층간절연막 상에 Ti막을 증착하는 단계; 상기 Ti막을 비등방성 플라즈마 처리하여 콘택홀의 탑 코너, 측면 및 바텀 코너에서의 증착 두께를 균일화하는 단계; 상기 비등방성 플라즈마 처리된 Ti막 상에 TiN막을 증착하는 단계; 상기 TiN막을 비등방성 플라즈마 처리하여 콘택홀의 탑 코너, 측면 및 바텀 코너에서의 증착 두께를 균일화하는 단계; 및 상기 Ti막과 TiN막의 적층으로 이루어진 Ti/TiN 베리어막 상에 콘택홀을 완전 매립시키도록 금속막을 증착하는 단계를 포함한다.

Description

반도체 소자의 금속배선 형성방법{METHOD FOR FORMING METAL WIRING SEMICONDUCTOR DEVICE}
도 1a 및 도 1b는 종래 기술에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 단면도.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 단면도.
-도면의 주요 부분에 대한 부호의 설명-
21 : 반도체 기판 23 : 층간절연막
25 : 콘택홀 27 : Ti막
29 : TiN막 31 : Ti/TiN 베리어막
33 : 텅스텐막 36 : 탑코너(Top Corner)
37 : 측면(Holl Side) 38 : 바텀 코너(Bottom Corner)
본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로서, 보다 상세하게는, 콘택홀 표면에의 균일한 Ti/TiN 베리어막 형성이 가능하도록 한 반도체 소자 의 금속배선 형성방법에 관한 것이다.
일반적으로, 반도체 기판과 배선 사이, 또는, 상ㆍ하층 배선 사이를 전기적으로 연결하기 위한 접속 통로로서 콘택홀을 형성하고 있으며, 이러한 콘택홀을 매립하기 위한 금속 배선의 재료로는 전도도가 높고, 경제성이 있는 알루미늄 금속막 및 그의 합금이 주로 이용되고 있다.
그러나, 반도체 고집적화로 콘택홀의 크기는 감소하고 깊이가 증가하게 되어 콘택홀을 매립하는 증착 공정에 어려움이 발생하였다. 즉, 콘택홀의 바텀 보다 탑 코너(Top Corner)에 도전 물질이 두껍게 쌓이는 오버행(Overhang) 현상이 나타나고, 상기 오버행이 발생한 콘택홀 내부에 도전 물질을 증착하면 상기 콘택홀 내에 형성한 콘택 플러그 내에서 키 홀(Key hole)이 발생되는데, 콘택 플러그 내에 발생한 키-홀은 콘택 저항을 증가시킬 뿐만 아니라, 금속 배선의 신뢰성을 저하시킨다.
따라서, 상기 오버행에 기인된 키-홀의 발생을 방지하기 위해 다양한 공정 개발이 이루어지고 있으며, 그 한 예로서, MOCVD(Metal Oxide Chemical Vapor Deposition) 방식을 이용한 TiN 베리어막의 증착 방식이 제안되었다.
이하에서는 도 1a 및 도 1b를 참조하여 MOCVD 방식의 TiN 베리어막 증착이 적용된 종래의 금속배선 형성방법을 설명하도록 한다.
먼저, 도 1a에 도시된 바와 같이, 소정의 하지층이 형성된 반도체 기판(1) 상에 상기 하지층을 덮도록 층간절연막(3)을 증착한 후, 상기 층간절연막(3)의 국소 부분을 식각하여 콘택홀(5)을 형성한다. 그런다음, 상기 콘택홀(5) 표면 및 층간절연막(3) 상에 Ti막(7)을 증착하고, 상기 Ti막(7) 상에 MOCVD 방식으로 TiN막(9)을 증착하여 Ti/TiN의 베리어막(11)을 형성한다. 이어서, 상기 Ti/TiN 베리어막(11)에 대한 플라즈마 처리 공정을 실행하여 상기 콘택홀(5)의 탑 코너에 발생된 오버행을 감소시키고, 그리고나서, 상기 기판 결과물에 대해 RTP(Rapid Thermal Process) 공정을 실행한다.
다음으로, 도 1b에 도시된 바와 같이, 콘택홀(5)을 완전 매립하도록 Ti/TiN 베리어막(11) 상에 텅스텐막(13)을 증착한다.
이후, 도시하지는 않았으나, 상기 텅스텐막(13)에 대한 CMP를 실행하고, 이어, 배선용 금속막의 증착 및 패터닝을 실행하여 금속배선을 형성한다.
그러나, 종래의 금속배선 형성방법은 다음과 같은 문제점이 있다.
Ti/TiN 베리어막을 플라즈마 처리함에 있어서, 플라즈마의 직진성으로 인해, 도 1a에 도시된 바와 같이, 콘택홀(5)의 탑 코너(16)에서 발생하는 오버행 현상을 효과적으로 감소시킬수가 없을 뿐만 아니라, 상기 콘택홀(5)의 탑 코너(16), 측면(17) 및 바텀 코너(18)의 플라즈마 처리가 제대로 수행되지 않는다.
이 경우, 탑 코너(16), 측면(17) 및 바텀 코너(18)에서의 Ti/TiN 베리어막 (11)은 대략 100：130(∼150)：80 정도의 두께 차이가 발생하게 되어, 콘택홀(5) 내의 불순물 제거가 용이하지 않으며, 아울러, 후속의 텅스텐막(13) 증착 공정에서 콘택홀(5) 내의 텅스텐막(13) 증착이 안정적으로 이루어지기 어렵다.
또한, 상기와 같은 이유로 인해, 도 1b에 도시된 바와 같이, 콘택홀(5) 내에 키 홀(15)이 발생하여 금속배선의 신뢰성이 저하된다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 콘택홀 표면에의 균일한 두께의 Ti/TiN 베리어막 형성이 가능하도록 한 반도체 소자의 금속배선 형성방법을 제공함에 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체 소자의 금속배선 형성방법은 소정의 도전성 하지층을 구비한 반도체 기판 상에 층간절연막을 형성하는 단계; 상기 층간절연막 국소 부분을 식각하여 상기 도전성 하지층을 노출시키는 콘택홀을 형성하는 단계; 상기 콘택홀 표면 및 층간절연막 상에 Ti막을 상기 도전성 하지층과 접촉되게 증착하는 단계; 상기 Ti막을 비등방성 플라즈마 처리하여 콘택홀의 탑 코너, 측면 및 바텀 코너에서의 증착 두께를 균일화하는 단계; 상기 비등방성 플라즈마 처리된 Ti막 상에 TiN막을 증착하는 단계; 상기 TiN막을 비등방성 플라즈마 처리하여 콘택홀의 탑 코너, 측면 및 바텀 코너에서의 증착 두께를 균일화하는 단계; 및 상기 Ti막과 TiN막의 적층으로 이루어진 Ti/TiN 베리어막 상에 콘택홀을 완전 매립시키도록 금속막을 증착하는 단계를 포함한다.
여기서, 상기 비등방성 플라즈마 처리는 N2, H2 또는 N2/H2 가스와 Ar 가스의 혼합 가스를 사용하여 수행하며, 아울러, TiN막 두께의 30∼70Å 마다 수행하고, 또한, N2 가스의 유량을 0.1∼2 slm, H2 가스의 유량을 0.1∼2 slm, Ar 가스의 유량을 0.1∼2 slm으로 하면서 파워를 100W∼5KW, 온도를 300∼800℃, 압력을 0.1∼100 Torr로 하는 조건 하에서 10초∼600초 동안 수행한다.
본 발명에 따르면, 콘택홀 표면에의 Ti막 및 TiN막 형성시 비등방성 플라즈 마 처리 공정을 실행함으로써, 콘택홀의 탑 코너, 측면 및 바텀 코너에 대해 균일한 플라즈마 처리가 이루어지도록 할 수 있으며, 따라서, 균일한 두께의 Ti/TiN 베리어막을 형성할 수 있다.
(실시예)
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체 소자의 금속배선 형성방법을 설명하기 위한 일련의 공정 단면도이다.
도 2a를 참조하면, 소정의 하지층(도시안됨)이 형성된 반도체 기판(21) 상에 층간절연막(23)을 형성하고, 상기 층간절연막(23)의 국소 부분을 선택적으로 식각하여 상기 기판(21) 또는 하지층을 노출시키는 콘택홀(25) 영역을 형성한다.
그런다음, 상기 콘택홀(25)의 표면 및 층간절연막(23) 상에 Ti막(27)을 증착하고, 연이어, 상기 Ti막(27)을 N2, H2 및 Ar 가스를 이용하여 비등방성 플라즈마 처리해 준다.
여기서, 상기 Ar 원자는 45°각도로의 스퍼터링(sputtering) 효과가 크므로, 상기 비등방성 플라즈마 처리시, 기존의 플라즈마 처리에서 취약하게 실행되어진 콘택홀의 탑 코너(36), 측면(37) 및 바텀 코너(38)에 골고루 플라즈마 처리가 이루어지도록 할 수 있으며, 이에 따라, Ti막(27)의 균일한 증착이 이루어지도록 할 수있다.
한편, 상기 비등방성 플라즈마 처리시, N2 가스의 유량은 0.1∼2 slm, H2 가스의 유량은 0.1∼2 slm, 그리고, Ar 가스의 유량은 0.1∼2 slm 정도로 하며, 파워를 100W∼5KW, 온도를 300∼800℃, 그리고, 압력을 0.1∼100 Torr로 하는 조건 하에서 10초 내지 600초 동안 실행한다.
도 2b를 참조하면, 비등방성 플라즈마 처리가 이루어진 Ti막(27) 상에 MOCVD 방식으로 TiN막(29)을 증착하고, 연이어, 상기 TiN막(29)을 N2, H2 및 Ar 가스를 이용하여 비등방성 플라즈마 처리해주고, 이 결과로서, TiN막(29)의 균일한 증착이 이루어지도록 함과 동시에 Ti/TiN 베리어막(31)을 형성한다.
여기서, 상기 MOCVD 방식에 따른 TiN막(29)의 증착은 전구체(precursor)로서 TDMAT[Tetra(dimethylamine)titanium, Ti((CH3)2N)4]를 사용하여 열(Thermal) CVD 방식과 플라즈마 처리 공정을 반복하여 수행하며, 이때, 상기 열 CVD 공정은 온도를 300∼600℃, 압력을 0.1∼100 Torr로 하는 조건 하에서 5초에서 300초 동안 수행하며, 상기 플라즈마 처리는 N2 가스 H2 가스, N2/H2 혼합 가스, N2/H2/He 혼합 가스, 또는, N2/H2/Ar 혼합 가스를 사용하여 TiN막 두께의 30∼70Å마다 수행한다.
도 2c를 참조하면, 상기 Ti/TiN 베리어막(31)이 형성된 기판 결과물에 대해 RTP을 실행한 후, 상기 Ti/TiN 베리어막(31) 상에 콘택홀(25)이 완전히 매립될 정도의 충분한 두께로 금속막, 즉, 텅스텐막(33)을 증착한다.
이후, 도시하지는 않았으나, 상기 텅스텐막(33)에 대한 CMP를 실행하고, 이어서, 배선용 금속막의 증착 및 패터닝을 수행하여 금속배선의 형성을 완성한다.
이상에서와 같이, 본 발명은 Ti막과 TiN막의 증착 후에 각각 45°각도로의 스퍼터링 효과가 큰 Ar 원자를 포함한 식각 가스를 사용하여 비등방성 플라즈마 처리해 줌으로써 콘택홀의 탑 코너, 측면 및 바텀 코너 모두에 플라즈마 처리가 이루어지도록 할 수 있으며, 이에 따라, 상기 탑 코너에서의 오버행을 방지할 수 있으며, 결국, 일정 두께의 Ti/TiN 베리어막을 형성할 수 있다.
또한, 상기 Ti/TiN 베리어막의 균일한 증착이 가능하므로, 후속하는 텅스텐막의 증착시에 키 홀의 발생을 방지할 수 있다.
결국, 본 발명의 방법은 상기와 같은 이유에 근거하여 금속배선 자체의 신뢰성은 물론 소자 신뢰성을 향상시킬 수 있다.
기타, 본 발명은 그 요지가 일탈하지 않는 범위에서, 다양하게 변경하여 실시할 수 있다.

Claims (4)

  1. 소정의 도전성 하지층을 구비한 반도체 기판 상에 층간절연막을 형성하는 단계;
    상기 층간절연막 국소 부분을 식각하여 상기 도전성 하지층을 노출시키는 콘택홀을 형성하는 단계;
    상기 콘택홀 표면 및 층간절연막 상에 Ti막을 상기 도전성 하지층과 접촉되게 증착하는 단계;
    상기 Ti막을 비등방성 플라즈마 처리하여 콘택홀의 탑 코너, 측면 및 바텀 코너에서의 증착 두께를 균일화하는 단계;
    상기 비등방성 플라즈마 처리된 Ti막 상에 TiN막을 증착하는 단계;
    상기 TiN막을 비등방성 플라즈마 처리하여 콘택홀의 탑 코너, 측면 및 바텀 코너에서의 증착 두께를 균일화하는 단계; 및
    상기 Ti막과 TiN막의 적층으로 이루어진 Ti/TiN 베리어막 상에 콘택홀을 완전 매립시키도록 금속막을 증착하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  2. 제 1 항에 있어서, 상기 비등방성 플라즈마 처리는
    N2, H2 또는 N2/H2 가스와 Ar 가스의 혼합 가스를 사용하여 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  3. 제 2 항에 있어서, 상기 비등방성 플라즈마 처리를 TiN막 두께의 30∼70Å 마다 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
  4. 제 2 항에 있어서, 상기 비등방성 플라즈마 처리는
    N2 가스의 유량을 0.1∼2 slm, H2 가스의 유량을 0.1∼2 slm, Ar 가스의 유량을 0.1∼2 slm으로 하면서 파워를 100W∼5KW, 온도를 300∼800℃, 압력을 0.1∼100 Torr로 하는 조건 하에서 10초∼600초 동안 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
KR1020020040780A 2002-07-12 2002-07-12 반도체 소자의 금속배선 형성방법 KR100587594B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020040780A KR100587594B1 (ko) 2002-07-12 2002-07-12 반도체 소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020040780A KR100587594B1 (ko) 2002-07-12 2002-07-12 반도체 소자의 금속배선 형성방법

Publications (2)

Publication Number Publication Date
KR20040006487A KR20040006487A (ko) 2004-01-24
KR100587594B1 true KR100587594B1 (ko) 2006-06-08

Family

ID=37316373

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020040780A KR100587594B1 (ko) 2002-07-12 2002-07-12 반도체 소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR100587594B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101027337B1 (ko) * 2004-06-30 2011-04-11 주식회사 하이닉스반도체 텅스텐막을 포함하는 반도체 소자의 도전패턴 형성 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61244041A (ja) * 1985-04-22 1986-10-30 Toshiba Corp 半導体装置の製造方法
KR980005440A (ko) * 1996-06-08 1998-03-30 김광호 반도체 장치의 제조방법
KR19980069258A (ko) * 1997-02-27 1998-10-26 김광호 반도체장치의 콘택홀 형성방법
KR0184054B1 (ko) * 1995-09-26 1999-04-15 문정환 반도체 장치의 금속배선층 형성방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61244041A (ja) * 1985-04-22 1986-10-30 Toshiba Corp 半導体装置の製造方法
KR0184054B1 (ko) * 1995-09-26 1999-04-15 문정환 반도체 장치의 금속배선층 형성방법
KR980005440A (ko) * 1996-06-08 1998-03-30 김광호 반도체 장치의 제조방법
KR19980069258A (ko) * 1997-02-27 1998-10-26 김광호 반도체장치의 콘택홀 형성방법

Also Published As

Publication number Publication date
KR20040006487A (ko) 2004-01-24

Similar Documents

Publication Publication Date Title
US6927163B2 (en) Method and apparatus for manufacturing a barrier layer of semiconductor device
US6686278B2 (en) Method for forming a plug metal layer
KR100220935B1 (ko) 메탈 콘택 형성방법
JP2000058544A (ja) 半導体装置及びその製造方法
KR100707656B1 (ko) 금속배선의 형성 방법 및 그에 의해 형성된 금속배선을포함하는 반도체 소자
JP2760490B2 (ja) 半導体素子の金属配線製造方法
US5977636A (en) Method of forming an electrically conductive contact plug, method of forming a reactive or diffusion barrier layer over a substrate, integrated circuitry, and method of forming a layer of titanium boride
US7279416B2 (en) Methods of forming a conductive structure in an integrated circuit device
JP4084201B2 (ja) アルミニウム金属配線形成方法
KR100587594B1 (ko) 반도체 소자의 금속배선 형성방법
KR20090020827A (ko) 반도체 소자의 금속배선 형성 방법
US5915202A (en) Blanket etching process for formation of tungsten plugs
KR100307827B1 (ko) 반도체소자의 금속배선 콘택 형성방법
KR100607756B1 (ko) 반도체 소자의 텅스텐 콘택 전극 제조 방법
KR100875073B1 (ko) 반도체 소자의 금속 배선 형성 방법
KR100458297B1 (ko) 반도체소자의금속배선형성방법
KR100564426B1 (ko) 반도체 소자의 금속배선 형성방법
KR101185853B1 (ko) 반도체 소자의 금속배선 형성방법
KR20060019357A (ko) 반도체 소자의 제조 방법
KR100325597B1 (ko) 반도체 소자의 콘택홀 형성방법
KR20050122638A (ko) 반도체 소자의 금속배선 형성방법
KR20030003333A (ko) 반도체 소자 제조 방법
KR20050118153A (ko) 반도체 소자의 금속 배선 형성 방법
KR20000059753A (ko) 텅스텐 플러그 형성 방법
KR20010108839A (ko) 반도체 소자의 플러그 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee