JP4084201B2 - アルミニウム金属配線形成方法 - Google Patents
アルミニウム金属配線形成方法 Download PDFInfo
- Publication number
- JP4084201B2 JP4084201B2 JP2003006382A JP2003006382A JP4084201B2 JP 4084201 B2 JP4084201 B2 JP 4084201B2 JP 2003006382 A JP2003006382 A JP 2003006382A JP 2003006382 A JP2003006382 A JP 2003006382A JP 4084201 B2 JP4084201 B2 JP 4084201B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- aluminum
- interlayer film
- forming
- vapor deposition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 title claims description 103
- 238000000034 method Methods 0.000 title claims description 85
- 230000015572 biosynthetic process Effects 0.000 title claims description 16
- 229910052782 aluminium Inorganic materials 0.000 claims description 126
- 239000011229 interlayer Substances 0.000 claims description 76
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 45
- 239000004065 semiconductor Substances 0.000 claims description 45
- 229910052718 tin Inorganic materials 0.000 claims description 45
- 239000000758 substrate Substances 0.000 claims description 39
- 238000009832 plasma treatment Methods 0.000 claims description 31
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 30
- 238000005229 chemical vapour deposition Methods 0.000 claims description 27
- 238000000151 deposition Methods 0.000 claims description 27
- 230000008021 deposition Effects 0.000 claims description 24
- 230000001681 protective effect Effects 0.000 claims description 18
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 16
- 229910004166 TaN Inorganic materials 0.000 claims description 16
- 238000005240 physical vapour deposition Methods 0.000 claims description 16
- 229910052757 nitrogen Inorganic materials 0.000 claims description 11
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- 229910052786 argon Inorganic materials 0.000 claims description 8
- 238000006243 chemical reaction Methods 0.000 claims description 8
- 229910052715 tantalum Inorganic materials 0.000 claims description 5
- AZDRQVAHHNSJOQ-UHFFFAOYSA-N alumane Chemical compound [AlH3] AZDRQVAHHNSJOQ-UHFFFAOYSA-N 0.000 claims description 4
- 229910000086 alane Inorganic materials 0.000 claims description 3
- 239000002243 precursor Substances 0.000 claims description 3
- 238000007740 vapor deposition Methods 0.000 claims description 2
- AVFZOVWCLRSYKC-UHFFFAOYSA-N 1-methylpyrrolidine Chemical compound CN1CCCC1 AVFZOVWCLRSYKC-UHFFFAOYSA-N 0.000 claims 1
- 229910000951 Aluminide Inorganic materials 0.000 claims 1
- AHVYPIQETPWLSZ-UHFFFAOYSA-N N-methyl-pyrrolidine Natural products CN1CC=CC1 AHVYPIQETPWLSZ-UHFFFAOYSA-N 0.000 claims 1
- 235000004279 alanine Nutrition 0.000 claims 1
- -1 dimethyl ethyl alanine Chemical compound 0.000 claims 1
- 125000000118 dimethyl group Chemical group [H]C([H])([H])* 0.000 claims 1
- 150000004678 hydrides Chemical class 0.000 claims 1
- 239000010408 film Substances 0.000 description 166
- 239000010936 titanium Substances 0.000 description 27
- 238000001465 metallisation Methods 0.000 description 25
- 239000000126 substance Substances 0.000 description 20
- 229910052751 metal Inorganic materials 0.000 description 17
- 239000002184 metal Substances 0.000 description 17
- 239000000463 material Substances 0.000 description 12
- 230000004888 barrier function Effects 0.000 description 9
- 230000003449 preventive effect Effects 0.000 description 6
- 238000005137 deposition process Methods 0.000 description 4
- 230000003405 preventing effect Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- TUTOKIOKAWTABR-UHFFFAOYSA-N dimethylalumane Chemical compound C[AlH]C TUTOKIOKAWTABR-UHFFFAOYSA-N 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000009736 wetting Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000002821 anti-nucleating effect Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 125000002496 methyl group Chemical group [H]C([H])([H])* 0.000 description 1
- DAZXVJBJRMWXJP-UHFFFAOYSA-N n,n-dimethylethylamine Chemical compound CCN(C)C DAZXVJBJRMWXJP-UHFFFAOYSA-N 0.000 description 1
- 230000006911 nucleation Effects 0.000 description 1
- 238000010899 nucleation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
- H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
- H01L21/76882—Reflowing or applying of pressure to better fill the contact hole
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
- H01L2221/1068—Formation and after-treatment of conductors
- H01L2221/1073—Barrier, adhesion or liner layers
- H01L2221/1084—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
- H01L2221/1089—Stacks of seed layers
Description
【０００１】
【発明の属する技術分野】
本発明は半導体集積回路素子の製造に関するものであり、より詳細には、半導体集積回路素子の金属配線を形成する方法に関するものである。
【０００２】
【従来の技術】
最近、半導体素子の製造部分において、金属配線の適切な形成がますます重要になっている。金属配線の抵抗は、電気信号の速い伝送のためには可能な限り小さくなければならない。しかし、回路設計者は経済的な効率と素子の信頼性とに対して抵抗の水準を適切に調整しなければならない。これを考慮して比較的低い価格と低い抵抗の信頼性を維持する配線とに適合する物質として、アルミニウム膜を挙げることができる。これにより、アルミニウム膜が半導体素子の金属配線の形成において広く使用されて来た。
【０００３】
一方、半導体素子の集積度が増加するにつれて、金属配線の幅及び厚さはますます減少する。附随的に、半導体素子に形成されるコンタクトホール及び凹所、及び絶縁膜もますます減少して、結局アスペクト比が増加することになる。したがって、信頼性と増加したアスペクト比を有するホールを完全に埋める技術開発が、素子の集積度をさらに増加させることを実現化する能力のうち重要な要素になった。
【０００４】
アルミニウム−化学気相蒸着（Ａｌ−ＣＶＤ）は低い抵抗のアルミニウム物質を用いてコンタクトホールや凹所を埋めるのに使用される技術である。アルミニウム−化学気相蒸着工程は二つの類型に分類される。即ち、ブランケット（blanket）−アルミニウム蒸着工程及び選択的−アルミニウム蒸着工程である。ブランケット−アルミニウム蒸着工程は、アルミニウムがコンタクトホールを埋めるためにウェーハの全面に蒸着される技術であり、アルミニウムの優れたステップカバレージ特性を最大限利用するものである。しかし、アルミニウムが一定の厚さに蒸着された時、ウェーハ面に荒さが生じて、小さいコンタクトホールではホール内に空孔が生じるので、埋めることが困難になる。
【０００５】
一方、絶縁膜及び導電膜上の成長能力差異を利用する選択的−アルミニウム蒸着工程は、導電膜が露出したコンタクトホール基底からアルミニウムが伸びる工程を利用する。しかし、一般に下地膜である基板のシリコン原子とアルミニウム原子との反応を抑制するために、アルミニウム蒸着前にブランケット金属障壁膜が蒸着されるが、この時ブランケット金属障壁膜はコンタクトホールが形成された結果物の全面に形成される。従って、コンタクトホール内部にのみ選択的に金属配線を形成することが困難である。
【０００６】
障壁金属膜の存在下に金属の相互接続構造を形成する選択的金属蒸着（Preferential Metal Deposition；以下、ＰＭＤと称する）方法は、２００２年４月２３日に発行された特許文献１に記載されている。前記特許の内容は参照的に説明される。
【０００７】
図１に示すように、選択的金属蒸着（ＰＭＤ）工程の一実施形態は、誘電膜１００の上部表面上に、誘電膜１００内に形成されたコンタクトホール１０４の内面上にＴｉＮ／Ｔｉ膜１０２を蒸着することにより、部分的に特性化される。参照番号１０２ａはＴｉ膜を示し、１０２ｂはＴｉＮ膜を示す。続いて、物質膜１０６が前記ＴｉＮ／Ｔｉ膜１０２の上部表面の上部にのみ形成される。物質膜１０６の例はアルミニウム、チタン、タンタルである。物質膜１０６を備えた結果構造が空気または酸素プラズマに露出され、図２に示すように、物質膜１０６の少なくとも一部分で酸化が起こって金属蒸着防止膜（anti nucleation layer）１０８が形成される。金属蒸着防止膜１０８の例は、アルミニウム酸化膜、チタン酸化膜、タンタル酸化膜である。
【０００８】
図３に示すように、前記金属蒸着防止膜１０８を備えた結果構造にアルミニウムブランケット化学気相蒸着を適用する。しかし、アルミニウムは金属蒸着防止膜１０８の存在のために、誘電膜１００の上部表面の上部で化学気相蒸着が起こらずに、むしろアルミニウム膜１１０はコンタクトホール１０４の内面上にのみ選択的に形成される。
【０００９】
続いて、図４に示すように、物理気相蒸着（ＰＶＤ）方法により追加アルミニウムが蒸着され、リフロー工程が進行される。このようにして、誘電膜内にあるコンタクトホールがアルミニウム１１２によって完全に埋められる。
【００１０】
前記化学気相蒸着−アルミニウムの優れたステップカバレージ特性を利用してアスペクト比が大きなコンタクトホールにアルミニウムを埋めるためには、選択的金属蒸着（ＰＭＤ）工程を使用することになる。しかし、選択的金属蒸着（ＰＭＤ）工程における欠点の一つは、主に金属蒸着防止膜１０８のような絶縁膜を形成することに起因して発生する生産性低下にある。例えば、物質膜１０６の蒸着は附随的な工程ステップにより構成されているものである。その上に、金属膜を自然酸化させる目的で行われる真空ブレークのために、工程時間も増加している。
【００１１】
【特許文献１】
米国特許第６，３７６，３５５号明細書
【００１２】
【発明が解決しようとする課題】
本発明の目的は、半導体基板上のコンタクトホールまたは溝内にアルミニウム配線を選択的に形成する方法で、既存の選択的金属蒸着（ＰＭＤ）工程を利用する場合、金属蒸着防止膜に絶縁膜を追加的に蒸着することを必要とし、工程中間において真空ブレークのために発生する工程時間の増加によるアルミニウム配線工程の生産性低下問題が起こっているが、これを解決するためにアルミニウム配線を選択的に形成する方法を提供することにある。
【００１３】
【課題を解決するための手段】
上述した目的を達成するための本発明によるアルミニウム配線は、半導体基板のコンタクトホールまたは溝内に選択的に形成される。窒素を含有する層間膜が半導体基板の主表面の上部と、コンタクトホールまたは溝の内面上部とに形成される。層間膜の第１表面部位に保護膜を形成するために半導体基板の主表面上部に位置する層間膜の第１表面部位がプラズマ処理される。続いて、アルミニウム膜が中間に真空ブレーク（vacuum break）なしに、即ち、インサイチュ工程により（以下、真空ブレークなしと称する）コンタクトホールまたは溝の内部上部に位置する層間膜の第２表面部位の上部にのみ化学気相蒸着される。層間膜の第１表面部位の上部にはプラズマ処理によりアルミニウム膜の化学気相蒸着が抑制される。
【００１４】
上述した他の目的を達成するための本発明によるアルミニウム配線は、半導体基板のコンタクトホールまたは溝内に選択的に形成される。窒素を含有する層間膜が半導体基板の主表面の上部と、コンタクトホールまたは溝の内面上部とに形成される。層間膜の第１表面部位に保護膜を形成するために半導体基板の主表面の上部に位置する層間膜の第１表面部位がプラズマ処理される。続いて、アルミニウム膜が中間に真空ブレークなしに、即ち、コンタクトホールまたは溝の内部上部に位置する層間膜の第２表面部位の上部にのみ化学気相蒸着される。層間膜の第１表面部位の上部にはプラズマ処理によりアルミニウム膜の化学気相蒸着が抑制される。続いて、中間に真空ブレークなしにコンタクトホールまたは溝を埋めるために、絶縁膜上部及びアルミニウム膜の上部に追加アルミニウム膜が蒸着される。
【００１５】
また、上述した目的を達成するための本発明によるアルミニウム配線は、半導体基板のコンタクトホールまたは溝内に選択的に形成される。第１層間膜が半導体基板の主表面の上部とコンタクトホールまたは溝の内面上部とに形成される。続いて、窒素を含有する第２層間膜が第１層間膜上部に形成される。前記層間膜の第１表面部位に絶縁膜を形成するために半導体基板の主表面の上部に位置する第２層間膜の第１表面部位がプラズマ処理される。続いて、アルミニウム膜が中間に真空ブレークなしに、コンタクトホールまたは溝の内面上部に位置する第２層間膜の第２表面部位の上部にのみ化学気相蒸着される。第２層間膜の第１表面部位の上部にはプラズマ処理によりアルミニウム膜の化学気相蒸着が抑制される。続いて、中間に真空ブレークなしにコンタクトホールまたは溝を埋めるために、絶縁膜の上部及びアルミニウム膜の上部に追加アルミニウム膜が蒸着される。
【００１６】
また、上述した他の目的を達成するための本発明によるアルミニウム配線は、半導体基板のコンタクトホールまたは溝内に選択的に形成される。窒素を含有する層間膜が半導体基板の主表面の上部と、コンタクトホールまたは溝の内面上部とに形成される。続いて、部分的にエッチングされた層間膜を収得するために層間膜が部分的にエッチングされる。部分的にエッチングされた層間膜の第１表面部位に保護膜を形成するために半導体基板の主表面の上部に位置する部分的にエッチングされた層間膜の第１表面部位がプラズマ処理される。続いて、アルミニウム膜が中間に真空ブレークなしに、コンタクトホールまたは溝の内面上部に位置する部分的にエッチングされた層間膜の第２表面部位の上部にのみ化学気相蒸着される。部分的にエッチングされた層間膜の第１表面部位の上部にはプラズマ処理によりアルミニウム膜の化学気相蒸着が抑制される。続いて、中間に真空ブレークなしにコンタクトホールまたは溝を埋めるために、絶縁膜の上部及びアルミニウム膜の上部に追加アルミニウム膜が蒸着される。
【００１７】
本発明は少なくとも部分的にコンタクトホール（または、凹所、溝など）の外部にウェッティングまたは障壁膜処理を、プラズマを利用した保護膜処理に変更実施することを特徴とする。保護膜は連続的な化学気相蒸着−アルミニウム工程進行中に、コンタクトホールの外部の処理された膜上にアルミニウムが蒸着するのを抑制するが、コンタクトホール内部に薄いアルミニウム膜が蒸着されることは抑制しない。このように、金属蒸着防止膜に絶縁膜を追加的に蒸着することが不必要である。その上に、保護膜処理と化学気相蒸着−アルミニウム工程との間に真空ブレークを避けることができる。この方法を利用する場合、生産性が増加する。
【００１８】
【発明の実施の形態】
以下、図面を参照して本発明の望ましい一実施例を詳細に説明する。
【００１９】
〈実施形態１〉
図５乃至図８は本発明の第１実施形態による金属蒸着工程を説明する断面図である。
【００２０】
窒素Ｎを含有する層間膜２０２（即ち、ウェッティング膜または障壁膜）を半導体基板２００の主表面の上部とコンタクトホールまたは溝（groove）２０４の内面上部とに形成する。この実施形態で、例えば層間膜２０２はＴｉＮ／Ｔｉ膜であり、半導体基板２００は半導体膜の表面上部に、または金属膜の表面上部に形成される誘電膜である。この場合、図５の参照番号２０２ａはＴｉ膜であり、参照番号２０２ｂはＴｉＮ膜を示す。
【００２１】
前述した特許文献１の選択的金属蒸着（ＰＭＤ）工程では、物質膜１０６は蒸着され、少なくとも表面部は金属蒸着防止膜１０８を収得するために酸化される。一方、図６に示すように、本実施形態によりＴｉ／ＴｉＮ膜２０２の上部表面部位に保護膜を形成するために、誘電膜２００の主表面の上部に位置するＴｉ／ＴｉＮ膜２０２の上部表面部位をプラズマ２１４処理する。プラズマ特性のために、コンタクトホール２０４内にあるＴｉ／ＴｉＮ膜２０２の内面部位は実際的にプラズマ処理されないので、効果的な保護膜が生じない。保護膜はＴｉ／ＴｉＮ膜２０２の上部表面に金属蒸着防止膜を形成して、連続的な化学気相蒸着−アルミニウム工程においてアルミニウムの蒸着が抑制される。したがって、図７に示すように、化学気相蒸着−アルミニウム工程を実施すると、コンタクトホール２０４内にのみＴｉ／ＴｉＮ膜２０２上にアルミニウム膜２１０が蒸着される。続いて、図８に示すように、追加アルミニウムを物理気相蒸着（ＰＶＤ）により蒸着する。その後に、リフロー工程を進行させ、アルミニウム２１２を用いて、誘電膜内のコンタクトホールを完全に埋める。
【００２２】
望ましくは、生産性を増加させるためにＴｉ／ＴｉＮ膜２０２の形成、プラズマ処理及び化学気相蒸着−アルミニウム蒸着を中間に真空ブレークなしに進行させる。また、望ましくは、プラズマ処理と化学気相蒸着−アルミニウム蒸着とを同一の反応チャンバで進行させる。
【００２３】
層間膜はＴｉ／ＴｉＮの外に、他の物質により構成することができるが、例としてＴｉＮ膜、ＴａＮ膜、Ｔａ／ＴａＮ膜、Ｔｉ／ＴａＮ膜及びＴａ／ＴｉＮ膜を使用することができる。
【００２４】
望ましくは、プラズマは窒素（Ｎ２）プラズマのように、窒素を含むプラズマやアンモニア（ＮＨ３）プラズマまたはアルゴン（Ａｒ）プラズマのような他のプラズマを使用することができる。望ましくは、窒素プラズマのプラズマパワーは５０〜３００ｗａｔｔｓ及び圧力０．１〜５ｔｏｒｒに用意されたチャンバ内に窒素（Ｎ２）及びアルゴン（Ａｒ）ガスを入れて得ることになる。ここで、アルゴンの流速は５０〜１０００ｓｃｃｍ、また、窒素（Ｎ２）の流速は５０〜１０００ｓｃｃｍである。
【００２５】
アルミニウム膜の化学気相蒸着−アルミニウム蒸着で使用される前駆体（Precursor）はＭＰＡ（methyl pyrroridine alane）、ＤＭＥＡＡ（dimethyl ethyl amine alane）またはＤＭＡＨ（dimethyl aluminum hydride）である。
【００２６】
激しく制限されないが、本発明では直径０．５μｍ以下及び／またはアスペクト比２以上を有するコンタクトホールを埋めることができる。
【００２７】
〈実施形態２〉
本発明の第２実施形態は図９のフローチャートを参照して説明する。
【００２８】
窒素を含有する層間膜を半導体基板の主表面の上部とコンタクトホールまたは溝の内面上部とに形成する（工程３０１）。たとえ、第１実施形態で分かるように他の物質膜を使用することができても、この例では、層間膜はＴｉ／ＴｉＮ障壁金属膜である。続いて、層間膜の第１表面部位に保護膜を形成するために半導体基板の主表面上部に位置する層間膜の上部表面部位をプラズマ処理する（工程３０２）。その後、アルミニウム膜をコンタクトホールまたは溝の内面部位の上部に位置するＴｉ／ＴｉＮ膜の内面部位上部にのみ化学気相蒸着−アルミニウム蒸着する（工程３０３）。第１実施形態のように、層間膜の第１表面部位の上部のプラズマ処理により、層間膜の上部表面の上部におけるアルミニウム膜の化学気相蒸着−アルミニウム蒸着が抑制される。次に、追加アルミニウムを物理気相蒸着（ＰＶＤ）により蒸着し、リフロー工程を進行させてアルミニウムを用いて、半導体基板内のコンタクトホールを完全に埋める（工程３０４）。
【００２９】
第２実施形態では、少なくともプラズマ処理と化学気相蒸着−アルミニウム蒸着とを中間に真空ブレークなしに進行させる。また、望ましくは図９の全ての工程３０１から３０４までは、中間に真空ブレークなしに進行させなければならない。また、望ましくはプラズマ処理と化学気相蒸着−アルミニウム蒸着とを同一反応チャンバで進行させる。
【００３０】
〈実施形態３〉
本発明の第３実施形態は図１０のフローチャートを参照して説明する。
【００３１】
第１層間膜を半導体基板の主表面上部とコンタクトホールまたは溝の内面上部とに形成する（工程４０１）。たとえば、Ｔｉ、Ｔｉ／ＴｉＮ、Ｔａ、Ｔａ／ＴａＮ、Ｔｉ／ＴａＮ、Ｔａ／ＴｉＮ、Ｔａ／Ｔｉ、Ｔｉ／Ｔａのような膜を使用することができるが、この例では、第１層間膜はＴｉ／ＴｉＮ障壁金属膜である。第２層間膜を第１層間膜の上部に形成する。この例では、第２層間膜は薄いＴｉＮ膜である（工程４０２）。しかし、他の膜も使用することができる。その後に薄いＴｉＮ膜の上部表面部位に保護膜を形成するために、半導体基板の主表面上部に位置する薄いＴｉＮ膜の上部表面部位をプラズマ処理する（工程４０３）。次にアルミニウム膜がコンタクトホールまたは溝の内面上部に位置する薄いＴｉＮ膜の内面上部にのみ化学気相蒸着−アルミニウム蒸着する（工程４０４）。第１実施形態のように、薄いＴｉＮ膜の上部表面部位のプラズマ処理により、薄いＴｉＮ膜の上部表面部位の上部におけるアルミニウム膜の化学気相蒸着−アルミニウム蒸着が抑制される。その後に、追加アルミニウムを物理気相蒸着（ＰＶＤ）により蒸着し、続いてリフロー工程を進行させてアルミニウムを用いて半導体基板内のコンタクトホールを完全に埋める（工程４０５）。
【００３２】
第３実施形態では、少なくともプラズマ処理、化学気相蒸着−アルミニウム蒸着を中間に真空ブレークなしに進行させる。望ましくは、図１０の工程４０２から４０５までは、中間に真空ブレークなしに進行させなければならない。また、望ましくは、少なくともプラズマ処理と化学気相蒸着−アルミニウム蒸着とを同一反応チャンバで進行させる。
【００３３】
〈実施形態４〉
本発明の第４実施形態は図１１のフローチャートを参照して説明する。
【００３４】
層間膜を半導体基板の主表面上部とコンタクトホールまたは溝の内面上部とに形成する（工程５０１）。第１実施形態で分かるように、たとえ、他の物質膜が使用されても、この例では層間膜はＴｉ／ＴｉＮ障壁金属膜である。続いて、層間膜に、エッチングされたＴｉ／ＴｉＮ障壁金属膜を画定するために、エッチングを適用する（工程５０２）。その後に、薄い膜の上部表面部位に保護膜を形成するために、半導体基板の主表面上部に位置するエッチングされたＴｉ／ＴｉＮ膜の上部表面部位をプラズマ処理する（工程５０３）。次に、アルミニウム膜をコンタクトホールまたは溝の内面上部に位置するエッチングされたＴｉ／ＴｉＮ膜の内面部位上部にのみ化学気相蒸着−アルミニウム蒸着する（工程５０４）。第１実施形態のように、薄いＴｉＮ膜の上部表面部位のプラズマ処理により、薄いＴｉＮ膜の上部表面部位の上部におけるアルミニウム膜の化学気相蒸着−アルミニウム蒸着が抑制される。次に、追加アルミニウムを物理気相蒸着（ＰＶＤ）により蒸着し、続いてリフロー工程を進行させてアルミニウムを用いて、半導体基板内のコンタクトホールを完全に埋める（工程５０５）。
【００３５】
第４実施形態では、少なくともプラズマ処理、化学気相蒸着−アルミニウム蒸着を中間に真空ブレークなしに進行させる。望ましくは、図１１の工程５０２から５０５までは、中間に真空ブレークなしに進行させなければならない。また、望ましくは、少なくともプラズマ処理と化学気相蒸着−アルミニウム蒸着とを同一反応チャンバで進行させる。
【００３６】
〈比較実験〉
本発明によりプラズマ処理をすることに起因する金属蒸着防止特性（ant nucleation properties）を確認するために、いくつの連続試験工程を実施した。
【００３７】
いずれの方法であっても、発明の範囲に制限なしに、連続試験結果を次の表に示す。
【表１】
【００３８】
前記の表１に示すように、中間に真空ブレークなしに連続的にＴｉＮ膜の蒸着及びプラズマ処理と化学気相蒸着−アルミニウム工程とを進行する場合に、プラズマ処理からなる部分でアルミニウム蒸着が抑制されることが確認され、プラズマ処理されたＴｉＮ膜の金属蒸着防止特性が確認された。
【００３９】
以上、本発明の実施例を詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明の実施例を修正または変更できるであろう。
【００４０】
【発明の効果】
本発明によると、半導体基板上のコンタクトホールまたは溝内にアルミニウム配線を選択的に形成することにおいて、いろいろな実施形態により金属蒸着防止膜に絶縁膜を追加的に蒸着することが不必要であり、中間に真空ブレークなしに進行するので、アルミニウム配線工程の生産性を向上させることができる。
【図面の簡単な説明】
【図１】 選択的金属蒸着工程を説明する断面図である。
【図２】 選択的金属蒸着工程を説明する断面図である。
【図３】 選択的金属蒸着工程を説明する断面図である。
【図４】 選択的金属蒸着工程を説明する断面図である。
【図５】 本発明の第１実施形態による金属蒸着工程を説明する断面図である。
【図６】 本発明の第１実施形態による金属蒸着工程を説明する断面図である。
【図７】 本発明の第１実施形態による金属蒸着工程を説明する断面図である。
【図８】 本発明の第１実施形態による金属蒸着工程を説明する断面図である。
【図９】 本発明の第２実施形態による工程手順を示すフローチャートである。
【図１０】 本発明の第３実施形態による工程手順を示すフローチャートである。
【図１１】 本発明の第４実施形態による工程手順を示すフローチャートである。
【符号の説明】
１００、２００ 誘電膜（半導体基板）
１０２、２０２ 層間膜（ＴｉＮ／Ｔｉ膜）
１０４、２０４ コンタクトホール
１０６ 物質膜
１０８ 金属蒸着防止膜
１１０、２１０ アルミニウム膜
１１２、２１２ アルミニウム
２１４ プラズマ
【発明の属する技術分野】
本発明は半導体集積回路素子の製造に関するものであり、より詳細には、半導体集積回路素子の金属配線を形成する方法に関するものである。
【０００２】
【従来の技術】
最近、半導体素子の製造部分において、金属配線の適切な形成がますます重要になっている。金属配線の抵抗は、電気信号の速い伝送のためには可能な限り小さくなければならない。しかし、回路設計者は経済的な効率と素子の信頼性とに対して抵抗の水準を適切に調整しなければならない。これを考慮して比較的低い価格と低い抵抗の信頼性を維持する配線とに適合する物質として、アルミニウム膜を挙げることができる。これにより、アルミニウム膜が半導体素子の金属配線の形成において広く使用されて来た。
【０００３】
一方、半導体素子の集積度が増加するにつれて、金属配線の幅及び厚さはますます減少する。附随的に、半導体素子に形成されるコンタクトホール及び凹所、及び絶縁膜もますます減少して、結局アスペクト比が増加することになる。したがって、信頼性と増加したアスペクト比を有するホールを完全に埋める技術開発が、素子の集積度をさらに増加させることを実現化する能力のうち重要な要素になった。
【０００４】
アルミニウム−化学気相蒸着（Ａｌ−ＣＶＤ）は低い抵抗のアルミニウム物質を用いてコンタクトホールや凹所を埋めるのに使用される技術である。アルミニウム−化学気相蒸着工程は二つの類型に分類される。即ち、ブランケット（blanket）−アルミニウム蒸着工程及び選択的−アルミニウム蒸着工程である。ブランケット−アルミニウム蒸着工程は、アルミニウムがコンタクトホールを埋めるためにウェーハの全面に蒸着される技術であり、アルミニウムの優れたステップカバレージ特性を最大限利用するものである。しかし、アルミニウムが一定の厚さに蒸着された時、ウェーハ面に荒さが生じて、小さいコンタクトホールではホール内に空孔が生じるので、埋めることが困難になる。
【０００５】
一方、絶縁膜及び導電膜上の成長能力差異を利用する選択的−アルミニウム蒸着工程は、導電膜が露出したコンタクトホール基底からアルミニウムが伸びる工程を利用する。しかし、一般に下地膜である基板のシリコン原子とアルミニウム原子との反応を抑制するために、アルミニウム蒸着前にブランケット金属障壁膜が蒸着されるが、この時ブランケット金属障壁膜はコンタクトホールが形成された結果物の全面に形成される。従って、コンタクトホール内部にのみ選択的に金属配線を形成することが困難である。
【０００６】
障壁金属膜の存在下に金属の相互接続構造を形成する選択的金属蒸着（Preferential Metal Deposition；以下、ＰＭＤと称する）方法は、２００２年４月２３日に発行された特許文献１に記載されている。前記特許の内容は参照的に説明される。
【０００７】
図１に示すように、選択的金属蒸着（ＰＭＤ）工程の一実施形態は、誘電膜１００の上部表面上に、誘電膜１００内に形成されたコンタクトホール１０４の内面上にＴｉＮ／Ｔｉ膜１０２を蒸着することにより、部分的に特性化される。参照番号１０２ａはＴｉ膜を示し、１０２ｂはＴｉＮ膜を示す。続いて、物質膜１０６が前記ＴｉＮ／Ｔｉ膜１０２の上部表面の上部にのみ形成される。物質膜１０６の例はアルミニウム、チタン、タンタルである。物質膜１０６を備えた結果構造が空気または酸素プラズマに露出され、図２に示すように、物質膜１０６の少なくとも一部分で酸化が起こって金属蒸着防止膜（anti nucleation layer）１０８が形成される。金属蒸着防止膜１０８の例は、アルミニウム酸化膜、チタン酸化膜、タンタル酸化膜である。
【０００８】
図３に示すように、前記金属蒸着防止膜１０８を備えた結果構造にアルミニウムブランケット化学気相蒸着を適用する。しかし、アルミニウムは金属蒸着防止膜１０８の存在のために、誘電膜１００の上部表面の上部で化学気相蒸着が起こらずに、むしろアルミニウム膜１１０はコンタクトホール１０４の内面上にのみ選択的に形成される。
【０００９】
続いて、図４に示すように、物理気相蒸着（ＰＶＤ）方法により追加アルミニウムが蒸着され、リフロー工程が進行される。このようにして、誘電膜内にあるコンタクトホールがアルミニウム１１２によって完全に埋められる。
【００１０】
前記化学気相蒸着−アルミニウムの優れたステップカバレージ特性を利用してアスペクト比が大きなコンタクトホールにアルミニウムを埋めるためには、選択的金属蒸着（ＰＭＤ）工程を使用することになる。しかし、選択的金属蒸着（ＰＭＤ）工程における欠点の一つは、主に金属蒸着防止膜１０８のような絶縁膜を形成することに起因して発生する生産性低下にある。例えば、物質膜１０６の蒸着は附随的な工程ステップにより構成されているものである。その上に、金属膜を自然酸化させる目的で行われる真空ブレークのために、工程時間も増加している。
【００１１】
【特許文献１】
米国特許第６，３７６，３５５号明細書
【００１２】
【発明が解決しようとする課題】
本発明の目的は、半導体基板上のコンタクトホールまたは溝内にアルミニウム配線を選択的に形成する方法で、既存の選択的金属蒸着（ＰＭＤ）工程を利用する場合、金属蒸着防止膜に絶縁膜を追加的に蒸着することを必要とし、工程中間において真空ブレークのために発生する工程時間の増加によるアルミニウム配線工程の生産性低下問題が起こっているが、これを解決するためにアルミニウム配線を選択的に形成する方法を提供することにある。
【００１３】
【課題を解決するための手段】
上述した目的を達成するための本発明によるアルミニウム配線は、半導体基板のコンタクトホールまたは溝内に選択的に形成される。窒素を含有する層間膜が半導体基板の主表面の上部と、コンタクトホールまたは溝の内面上部とに形成される。層間膜の第１表面部位に保護膜を形成するために半導体基板の主表面上部に位置する層間膜の第１表面部位がプラズマ処理される。続いて、アルミニウム膜が中間に真空ブレーク（vacuum break）なしに、即ち、インサイチュ工程により（以下、真空ブレークなしと称する）コンタクトホールまたは溝の内部上部に位置する層間膜の第２表面部位の上部にのみ化学気相蒸着される。層間膜の第１表面部位の上部にはプラズマ処理によりアルミニウム膜の化学気相蒸着が抑制される。
【００１４】
上述した他の目的を達成するための本発明によるアルミニウム配線は、半導体基板のコンタクトホールまたは溝内に選択的に形成される。窒素を含有する層間膜が半導体基板の主表面の上部と、コンタクトホールまたは溝の内面上部とに形成される。層間膜の第１表面部位に保護膜を形成するために半導体基板の主表面の上部に位置する層間膜の第１表面部位がプラズマ処理される。続いて、アルミニウム膜が中間に真空ブレークなしに、即ち、コンタクトホールまたは溝の内部上部に位置する層間膜の第２表面部位の上部にのみ化学気相蒸着される。層間膜の第１表面部位の上部にはプラズマ処理によりアルミニウム膜の化学気相蒸着が抑制される。続いて、中間に真空ブレークなしにコンタクトホールまたは溝を埋めるために、絶縁膜上部及びアルミニウム膜の上部に追加アルミニウム膜が蒸着される。
【００１５】
また、上述した目的を達成するための本発明によるアルミニウム配線は、半導体基板のコンタクトホールまたは溝内に選択的に形成される。第１層間膜が半導体基板の主表面の上部とコンタクトホールまたは溝の内面上部とに形成される。続いて、窒素を含有する第２層間膜が第１層間膜上部に形成される。前記層間膜の第１表面部位に絶縁膜を形成するために半導体基板の主表面の上部に位置する第２層間膜の第１表面部位がプラズマ処理される。続いて、アルミニウム膜が中間に真空ブレークなしに、コンタクトホールまたは溝の内面上部に位置する第２層間膜の第２表面部位の上部にのみ化学気相蒸着される。第２層間膜の第１表面部位の上部にはプラズマ処理によりアルミニウム膜の化学気相蒸着が抑制される。続いて、中間に真空ブレークなしにコンタクトホールまたは溝を埋めるために、絶縁膜の上部及びアルミニウム膜の上部に追加アルミニウム膜が蒸着される。
【００１６】
また、上述した他の目的を達成するための本発明によるアルミニウム配線は、半導体基板のコンタクトホールまたは溝内に選択的に形成される。窒素を含有する層間膜が半導体基板の主表面の上部と、コンタクトホールまたは溝の内面上部とに形成される。続いて、部分的にエッチングされた層間膜を収得するために層間膜が部分的にエッチングされる。部分的にエッチングされた層間膜の第１表面部位に保護膜を形成するために半導体基板の主表面の上部に位置する部分的にエッチングされた層間膜の第１表面部位がプラズマ処理される。続いて、アルミニウム膜が中間に真空ブレークなしに、コンタクトホールまたは溝の内面上部に位置する部分的にエッチングされた層間膜の第２表面部位の上部にのみ化学気相蒸着される。部分的にエッチングされた層間膜の第１表面部位の上部にはプラズマ処理によりアルミニウム膜の化学気相蒸着が抑制される。続いて、中間に真空ブレークなしにコンタクトホールまたは溝を埋めるために、絶縁膜の上部及びアルミニウム膜の上部に追加アルミニウム膜が蒸着される。
【００１７】
本発明は少なくとも部分的にコンタクトホール（または、凹所、溝など）の外部にウェッティングまたは障壁膜処理を、プラズマを利用した保護膜処理に変更実施することを特徴とする。保護膜は連続的な化学気相蒸着−アルミニウム工程進行中に、コンタクトホールの外部の処理された膜上にアルミニウムが蒸着するのを抑制するが、コンタクトホール内部に薄いアルミニウム膜が蒸着されることは抑制しない。このように、金属蒸着防止膜に絶縁膜を追加的に蒸着することが不必要である。その上に、保護膜処理と化学気相蒸着−アルミニウム工程との間に真空ブレークを避けることができる。この方法を利用する場合、生産性が増加する。
【００１８】
【発明の実施の形態】
以下、図面を参照して本発明の望ましい一実施例を詳細に説明する。
【００１９】
〈実施形態１〉
図５乃至図８は本発明の第１実施形態による金属蒸着工程を説明する断面図である。
【００２０】
窒素Ｎを含有する層間膜２０２（即ち、ウェッティング膜または障壁膜）を半導体基板２００の主表面の上部とコンタクトホールまたは溝（groove）２０４の内面上部とに形成する。この実施形態で、例えば層間膜２０２はＴｉＮ／Ｔｉ膜であり、半導体基板２００は半導体膜の表面上部に、または金属膜の表面上部に形成される誘電膜である。この場合、図５の参照番号２０２ａはＴｉ膜であり、参照番号２０２ｂはＴｉＮ膜を示す。
【００２１】
前述した特許文献１の選択的金属蒸着（ＰＭＤ）工程では、物質膜１０６は蒸着され、少なくとも表面部は金属蒸着防止膜１０８を収得するために酸化される。一方、図６に示すように、本実施形態によりＴｉ／ＴｉＮ膜２０２の上部表面部位に保護膜を形成するために、誘電膜２００の主表面の上部に位置するＴｉ／ＴｉＮ膜２０２の上部表面部位をプラズマ２１４処理する。プラズマ特性のために、コンタクトホール２０４内にあるＴｉ／ＴｉＮ膜２０２の内面部位は実際的にプラズマ処理されないので、効果的な保護膜が生じない。保護膜はＴｉ／ＴｉＮ膜２０２の上部表面に金属蒸着防止膜を形成して、連続的な化学気相蒸着−アルミニウム工程においてアルミニウムの蒸着が抑制される。したがって、図７に示すように、化学気相蒸着−アルミニウム工程を実施すると、コンタクトホール２０４内にのみＴｉ／ＴｉＮ膜２０２上にアルミニウム膜２１０が蒸着される。続いて、図８に示すように、追加アルミニウムを物理気相蒸着（ＰＶＤ）により蒸着する。その後に、リフロー工程を進行させ、アルミニウム２１２を用いて、誘電膜内のコンタクトホールを完全に埋める。
【００２２】
望ましくは、生産性を増加させるためにＴｉ／ＴｉＮ膜２０２の形成、プラズマ処理及び化学気相蒸着−アルミニウム蒸着を中間に真空ブレークなしに進行させる。また、望ましくは、プラズマ処理と化学気相蒸着−アルミニウム蒸着とを同一の反応チャンバで進行させる。
【００２３】
層間膜はＴｉ／ＴｉＮの外に、他の物質により構成することができるが、例としてＴｉＮ膜、ＴａＮ膜、Ｔａ／ＴａＮ膜、Ｔｉ／ＴａＮ膜及びＴａ／ＴｉＮ膜を使用することができる。
【００２４】
望ましくは、プラズマは窒素（Ｎ２）プラズマのように、窒素を含むプラズマやアンモニア（ＮＨ３）プラズマまたはアルゴン（Ａｒ）プラズマのような他のプラズマを使用することができる。望ましくは、窒素プラズマのプラズマパワーは５０〜３００ｗａｔｔｓ及び圧力０．１〜５ｔｏｒｒに用意されたチャンバ内に窒素（Ｎ２）及びアルゴン（Ａｒ）ガスを入れて得ることになる。ここで、アルゴンの流速は５０〜１０００ｓｃｃｍ、また、窒素（Ｎ２）の流速は５０〜１０００ｓｃｃｍである。
【００２５】
アルミニウム膜の化学気相蒸着−アルミニウム蒸着で使用される前駆体（Precursor）はＭＰＡ（methyl pyrroridine alane）、ＤＭＥＡＡ（dimethyl ethyl amine alane）またはＤＭＡＨ（dimethyl aluminum hydride）である。
【００２６】
激しく制限されないが、本発明では直径０．５μｍ以下及び／またはアスペクト比２以上を有するコンタクトホールを埋めることができる。
【００２７】
〈実施形態２〉
本発明の第２実施形態は図９のフローチャートを参照して説明する。
【００２８】
窒素を含有する層間膜を半導体基板の主表面の上部とコンタクトホールまたは溝の内面上部とに形成する（工程３０１）。たとえ、第１実施形態で分かるように他の物質膜を使用することができても、この例では、層間膜はＴｉ／ＴｉＮ障壁金属膜である。続いて、層間膜の第１表面部位に保護膜を形成するために半導体基板の主表面上部に位置する層間膜の上部表面部位をプラズマ処理する（工程３０２）。その後、アルミニウム膜をコンタクトホールまたは溝の内面部位の上部に位置するＴｉ／ＴｉＮ膜の内面部位上部にのみ化学気相蒸着−アルミニウム蒸着する（工程３０３）。第１実施形態のように、層間膜の第１表面部位の上部のプラズマ処理により、層間膜の上部表面の上部におけるアルミニウム膜の化学気相蒸着−アルミニウム蒸着が抑制される。次に、追加アルミニウムを物理気相蒸着（ＰＶＤ）により蒸着し、リフロー工程を進行させてアルミニウムを用いて、半導体基板内のコンタクトホールを完全に埋める（工程３０４）。
【００２９】
第２実施形態では、少なくともプラズマ処理と化学気相蒸着−アルミニウム蒸着とを中間に真空ブレークなしに進行させる。また、望ましくは図９の全ての工程３０１から３０４までは、中間に真空ブレークなしに進行させなければならない。また、望ましくはプラズマ処理と化学気相蒸着−アルミニウム蒸着とを同一反応チャンバで進行させる。
【００３０】
〈実施形態３〉
本発明の第３実施形態は図１０のフローチャートを参照して説明する。
【００３１】
第１層間膜を半導体基板の主表面上部とコンタクトホールまたは溝の内面上部とに形成する（工程４０１）。たとえば、Ｔｉ、Ｔｉ／ＴｉＮ、Ｔａ、Ｔａ／ＴａＮ、Ｔｉ／ＴａＮ、Ｔａ／ＴｉＮ、Ｔａ／Ｔｉ、Ｔｉ／Ｔａのような膜を使用することができるが、この例では、第１層間膜はＴｉ／ＴｉＮ障壁金属膜である。第２層間膜を第１層間膜の上部に形成する。この例では、第２層間膜は薄いＴｉＮ膜である（工程４０２）。しかし、他の膜も使用することができる。その後に薄いＴｉＮ膜の上部表面部位に保護膜を形成するために、半導体基板の主表面上部に位置する薄いＴｉＮ膜の上部表面部位をプラズマ処理する（工程４０３）。次にアルミニウム膜がコンタクトホールまたは溝の内面上部に位置する薄いＴｉＮ膜の内面上部にのみ化学気相蒸着−アルミニウム蒸着する（工程４０４）。第１実施形態のように、薄いＴｉＮ膜の上部表面部位のプラズマ処理により、薄いＴｉＮ膜の上部表面部位の上部におけるアルミニウム膜の化学気相蒸着−アルミニウム蒸着が抑制される。その後に、追加アルミニウムを物理気相蒸着（ＰＶＤ）により蒸着し、続いてリフロー工程を進行させてアルミニウムを用いて半導体基板内のコンタクトホールを完全に埋める（工程４０５）。
【００３２】
第３実施形態では、少なくともプラズマ処理、化学気相蒸着−アルミニウム蒸着を中間に真空ブレークなしに進行させる。望ましくは、図１０の工程４０２から４０５までは、中間に真空ブレークなしに進行させなければならない。また、望ましくは、少なくともプラズマ処理と化学気相蒸着−アルミニウム蒸着とを同一反応チャンバで進行させる。
【００３３】
〈実施形態４〉
本発明の第４実施形態は図１１のフローチャートを参照して説明する。
【００３４】
層間膜を半導体基板の主表面上部とコンタクトホールまたは溝の内面上部とに形成する（工程５０１）。第１実施形態で分かるように、たとえ、他の物質膜が使用されても、この例では層間膜はＴｉ／ＴｉＮ障壁金属膜である。続いて、層間膜に、エッチングされたＴｉ／ＴｉＮ障壁金属膜を画定するために、エッチングを適用する（工程５０２）。その後に、薄い膜の上部表面部位に保護膜を形成するために、半導体基板の主表面上部に位置するエッチングされたＴｉ／ＴｉＮ膜の上部表面部位をプラズマ処理する（工程５０３）。次に、アルミニウム膜をコンタクトホールまたは溝の内面上部に位置するエッチングされたＴｉ／ＴｉＮ膜の内面部位上部にのみ化学気相蒸着−アルミニウム蒸着する（工程５０４）。第１実施形態のように、薄いＴｉＮ膜の上部表面部位のプラズマ処理により、薄いＴｉＮ膜の上部表面部位の上部におけるアルミニウム膜の化学気相蒸着−アルミニウム蒸着が抑制される。次に、追加アルミニウムを物理気相蒸着（ＰＶＤ）により蒸着し、続いてリフロー工程を進行させてアルミニウムを用いて、半導体基板内のコンタクトホールを完全に埋める（工程５０５）。
【００３５】
第４実施形態では、少なくともプラズマ処理、化学気相蒸着−アルミニウム蒸着を中間に真空ブレークなしに進行させる。望ましくは、図１１の工程５０２から５０５までは、中間に真空ブレークなしに進行させなければならない。また、望ましくは、少なくともプラズマ処理と化学気相蒸着−アルミニウム蒸着とを同一反応チャンバで進行させる。
【００３６】
〈比較実験〉
本発明によりプラズマ処理をすることに起因する金属蒸着防止特性（ant nucleation properties）を確認するために、いくつの連続試験工程を実施した。
【００３７】
いずれの方法であっても、発明の範囲に制限なしに、連続試験結果を次の表に示す。
【表１】
前記の表１に示すように、中間に真空ブレークなしに連続的にＴｉＮ膜の蒸着及びプラズマ処理と化学気相蒸着−アルミニウム工程とを進行する場合に、プラズマ処理からなる部分でアルミニウム蒸着が抑制されることが確認され、プラズマ処理されたＴｉＮ膜の金属蒸着防止特性が確認された。
【００３９】
以上、本発明の実施例を詳細に説明したが、本発明はこれに限定されず、本発明が属する技術分野において通常の知識を有するものであれば本発明の思想と精神を離れることなく、本発明の実施例を修正または変更できるであろう。
【００４０】
【発明の効果】
本発明によると、半導体基板上のコンタクトホールまたは溝内にアルミニウム配線を選択的に形成することにおいて、いろいろな実施形態により金属蒸着防止膜に絶縁膜を追加的に蒸着することが不必要であり、中間に真空ブレークなしに進行するので、アルミニウム配線工程の生産性を向上させることができる。
【図面の簡単な説明】
【図１】 選択的金属蒸着工程を説明する断面図である。
【図２】 選択的金属蒸着工程を説明する断面図である。
【図３】 選択的金属蒸着工程を説明する断面図である。
【図４】 選択的金属蒸着工程を説明する断面図である。
【図５】 本発明の第１実施形態による金属蒸着工程を説明する断面図である。
【図６】 本発明の第１実施形態による金属蒸着工程を説明する断面図である。
【図７】 本発明の第１実施形態による金属蒸着工程を説明する断面図である。
【図８】 本発明の第１実施形態による金属蒸着工程を説明する断面図である。
【図９】 本発明の第２実施形態による工程手順を示すフローチャートである。
【図１０】 本発明の第３実施形態による工程手順を示すフローチャートである。
【図１１】 本発明の第４実施形態による工程手順を示すフローチャートである。
【符号の説明】
１００、２００ 誘電膜（半導体基板）
１０２、２０２ 層間膜（ＴｉＮ／Ｔｉ膜）
１０４、２０４ コンタクトホール
１０６ 物質膜
１０８ 金属蒸着防止膜
１１０、２１０ アルミニウム膜
１１２、２１２ アルミニウム
２１４ プラズマ
Claims (30)
- 半導体基板の上部主表面と前記上部主表面下に延びる内面により画定されるコンタクトホールまたは溝とを含む半導体基板における前記コンタクトホールまたは溝内のアルミニウム配線形成方法において、
前記半導体基板の主表面上部と前記コンタクトホールまたは溝の内面とに窒素を含有する層間膜を形成する段階と、
前記半導体基板の前記主表面上部に位置する前記層間膜の第１表面部位をプラズマ処理して前記層間膜の前記第１表面部位に保護膜を形成する段階と、
前記層間膜の前記第１表面部位の前記プラズマ処理は前記層間膜の前記第１表面部位の上部におけるアルミニウム（Ａｌ）膜の化学気相蒸着を抑制するものであって、前記コンタクトホールまたは溝の前記内面に位置する前記層間膜の第２表面部位上にのみアルミニウム膜を化学気相蒸着する段階と、を含み、
前記プラズマ処理及び前記化学気相蒸着は、中間に真空ブレーク（ｖａｃｕｕｍ ｂｒｅａｋ）なしに実施して、
前記プラズマはチャンバ内にアルゴン（Ａｒ）及び窒素（Ｎ２）を導入して収得することを特徴とするアルミニウム配線形成方法。 - 前記層間膜形成、前記プラズマ処理及び前記化学気相蒸着は中間に真空ブレークなしに実施することを特徴とする請求項１に記載のアルミニウム配線形成方法。
- 前記プラズマ処理及び前記化学気相蒸着は同一の反応チャンバ内で実施することを特徴とする請求項１に記載のアルミニウム配線形成方法。
- 前記層間膜はＴｉＮ膜、ＴａＮ膜、Ｔａ／ＴａＮ膜、Ｔｉ／ＴａＮ膜及びＴａ／ＴｉＮ膜より構成される群から選択されたいずれか一つであることを特徴とする請求項１に記載のアルミニウム配線形成方法。
- 前記層間膜はＴｉ／ＴｉＮ膜であることを特徴とする請求項１に記載のアルミニウム配線形成方法。
- 前記アルゴン（Ａｒ）及び窒素（Ｎ２）は０．１〜５ｔｏｒｒの圧力で導入され、アルゴン（Ａｒ）流速が５０〜１０００ｓｃｃｍ、また、窒素（Ｎ２）流速が５０〜１０００ｓｃｃｍであることを特徴とする請求項１に記載のアルミニウム配線形成方法。
- プラズマパワーは５０〜３００ワットであることを特徴とする請求項１に記載のアルミニウム配線形成方法。
- 前記アルミニウム膜はＭＰＡ（ｍｅｔｈｙｌ ｐｙｒｒｏｒｉｄｉｎｅ ａｌａｎｅ）、ＤＭＥＡＡ（ｄｉｍｅｔｈｙｌ ｅｔｈｙｌ ａｍｉｎｅ ａｌａｎｅ）またはＤＭＡＨ（ｄｉｍｅｔｈｙｌ ａｌｕｍｉｎｕｍ ｈｙｄｒｉｄｅ）を前駆体（Ｐｒｅｃｕｒｓｏｒ）として使用して化学気相蒸着により蒸着することを特徴とする請求項１に記載のアルミニウム配線形成方法。
- 前記コンタクトホールまたは溝を埋めるために、前記保護膜上部及び前記アルミニウム膜上部に追加アルミニウム膜を蒸着する段階をさらに含むことを特徴とする請求項１に記載のアルミニウム配線形成方法。
- 前記追加アルミニウム膜は物理気相蒸着（ＰＶＤ）方法及びリフロー工程により蒸着することを特徴とする請求項９に記載のアルミニウム配線形成方法。
- 前記コンタクトホールの直径が０．５μｍ以下であることを特徴とする請求項１に記載のアルミニウム配線形成方法。
- 前記コンタクトホールのアスペクト比（ａｓｐｅｃｔ ｒａｔｉｏ）が２以上であることを特徴とする請求項１に記載のアルミニウム配線形成方法。
- 半導体基板の上部主表面と前記上部主表面下に延びる内面により画定されるコンタクトホールまたは溝とを含む半導体基板における前記コンタクトホールまたは溝内のアルミニウム配線形成方法において、
前記半導体基板の前記主表面の上部と前記コンタクトホールまたは溝の内面とに窒素を含有する層間膜を形成する段階と、
前記半導体基板の前記主表面上部に位置する前記層間膜の第１表面部位をプラズマ処理して前記層間膜の前記第１表面部位に保護膜を形成する段階と、
前記層間膜の前記第１表面部位の前記プラズマ処理は前記層間膜の前記第１表面部位の上部における前記アルミニウム（Ａｌ）膜の化学気相蒸着を抑制するものであって、前記コンタクトホールまたは溝の前記内面に位置する前記層間膜の第２表面部位上にのみアルミニウム膜を化学気相蒸着する段階と、
前記保護膜の上部と前記アルミニウム膜の上部とに追加アルミニウム膜を蒸着して前記コンタクトホールまたは溝を埋める段階と、を含み、
前記層間膜形成、前記プラズマ処理及び前記化学気相蒸着によるアルミニウム蒸着は中間に真空ブレークなしに実施して、
前記プラズマはチャンバ内にアルゴン（Ａｒ）及び窒素（Ｎ２）を導入して収得することを特徴とするアルミニウム配線形成方法。 - 前記層間膜形成、前記プラズマ処理、前記化学気相蒸着及び前記追加アルミニウム蒸着は、中間に真空ブレークなしに実施することを特徴とする請求項１３に記載のアルミニウム配線形成方法。
- 前記プラズマ処理及び前記化学気相蒸着は、同一の反応チャンバ内で実施することを特徴とする請求項１３に記載のアルミニウム配線形成方法。
- 前記層間膜はＴｉＮ膜、ＴａＮ膜、Ｔａ／ＴａＮ膜、Ｔｉ／ＴａＮ膜及びＴａ／ＴｉＮ膜より構成される群から選択されたいずれか一つであることを特徴とする請求項１３に記載のアルミニウム配線形成方法。
- 前記層間膜はＴｉ／ＴｉＮ膜であることを特徴とする請求項１３に記載のアルミニウム配線形成方法。
- 前記追加アルミニウム膜は物理気相蒸着（ＰＶＤ）方法及びリフロー工程により蒸着することを特徴とする請求項１３に記載のアルミニウム配線形成方法。
- 前記コンタクトホールの直径が０．５μｍ以下であることを特徴とする請求項１３に記載のアルミニウム配線形成方法。
- 前記コンタクトホールのアスペクト比（ａｓｐｅｃｔ ｒａｔｉｏ）が２以上であることを特徴とする請求項１３に記載のアルミニウム配線形成方法。
- 半導体基板の上部主表面と前記上部主表面下に延びる内面により画定されるコンタクトホールまたは溝とを含む半導体基板における前記コンタクトホールまたは溝内のアルミニウム配線形成方法において、
前記半導体基板の前記主表面上部と前記コンタクトホールまたは溝の内面とに第１層間膜を形成する段階と、
前記第１層間膜の上部に窒素を含有する第２層間膜を形成する段階と、
前記半導体基板上の前記主表面上部に位置する前記第２層間膜の第１表面部位をプラズマ処理して前記第２層間膜の第１表面部位に保護膜を形成する段階と、
前記第２層間膜の前記第１表面部位の前記プラズマ処理は前記第２層間膜の前記第１表面部位の上部におけるアルミニウム（Ａｌ）膜の化学気相蒸着を抑制するものであって、前記コンタクトホールまたは溝の前記内面に位置する前記第２層間膜の第２表面部位上にのみアルミニウム膜を化学気相蒸着する段階と、
前記保護膜の上部と前記アルミニウム膜の上部とに追加アルミニウム膜を蒸着して前記コンタクトホールまたは溝を埋める段階と、を含み、
前記第２層間膜形成、前記プラズマ処理及び前記化学気相蒸着は中間に真空ブレークなしに実施して、
前記プラズマはチャンバ内にアルゴン（Ａｒ）及び窒素（Ｎ２）を導入して収得することを特徴とするアルミニウム配線形成方法。 - 前記第２層間膜形成、前記プラズマ処理、前記化学気相蒸着及び前記追加アルミニウム蒸着は、中間に真空ブレークなしに実施することを特徴とする請求項２１に記載のアルミニウム配線形成方法。
- 前記プラズマ処理及び前記化学気相蒸着は、同一の反応チャンバ内で実施することを特徴とする請求項２１に記載のアルミニウム配線形成方法。
- 前記第１層間膜はＴｉ、Ｔｉ／ＴｉＮ、Ｔａ、Ｔａ／ＴａＮ、Ｔｉ／ＴａＮ、Ｔａ／ＴｉＮ、Ｔａ／Ｔｉ、Ｔｉ／Ｔａより構成される群から選択されたいずれか一つであることを特徴とする請求項２１に記載のアルミニウム配線形成方法。
- 前記第２層間膜はＴｉＮ、ＴａＮ、Ｔａ／ＴａＮ、Ｔｉ／ＴａＮ及びＴａ／ＴｉＮ膜より構成される群から選択されたいずれか一つであることを特徴とする請求項２１に記載のアルミニウム配線形成方法。
- 前記第２層間膜はＴｉ／ＴｉＮ膜であることを特徴とする請求項２１に記載のアルミニウム配線形成方法。
- 前記追加アルミニウム膜は物理気相蒸着（ＰＶＤ）方法及びリフロー工程により蒸着することを特徴とする請求項２１に記載のアルミニウム配線形成方法。
- 前記コンタクトホールの直径が０．５μｍ以下であることを特徴とする請求項２１に記載のアルミニウム配線形成方法。
- 前記コンタクトホールのアスペクト比（ａｓｐｅｃｔ ｒａｔｉｏ）が２以上であることを特徴とする請求項２１に記載のアルミニウム配線形成方法。
- 前記第１層間膜形成と前記第２層間膜形成との間の中間に真空ブレークを実施することを特徴とする請求項２１に記載のアルミニウム配線形成方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/305,244 US6673718B1 (en) | 2002-11-27 | 2002-11-27 | Methods for forming aluminum metal wirings |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004179605A JP2004179605A (ja) | 2004-06-24 |
| JP4084201B2 true JP4084201B2 (ja) | 2008-04-30 |
Family
ID=29735846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003006382A Expired - Fee Related JP4084201B2 (ja) | 2002-11-27 | 2003-01-14 | アルミニウム金属配線形成方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6673718B1 (ja) |
| JP (1) | JP4084201B2 (ja) |
| KR (1) | KR100450738B1 (ja) |
| CN (1) | CN100454515C (ja) |
| DE (1) | DE10327618B4 (ja) |
| TW (1) | TWI237869B (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4612533B2 (ja) * | 2005-11-30 | 2011-01-12 | Ｊｓｒ株式会社 | アルミニウム膜の形成方法 |
| KR100771549B1 (ko) * | 2006-06-30 | 2007-10-31 | 주식회사 하이닉스반도체 | 반도체 소자의 금속컨택 형성방법 |
| US7871915B2 (en) * | 2008-09-26 | 2011-01-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for forming metal gates in a gate last process |
| CN101685800B (zh) * | 2008-09-26 | 2012-02-01 | 台湾积体电路制造股份有限公司 | 半导体装置的制造方法 |
| US8951907B2 (en) | 2010-12-14 | 2015-02-10 | GlobalFoundries, Inc. | Semiconductor devices having through-contacts and related fabrication methods |
| CN104051323B (zh) * | 2013-03-13 | 2017-12-29 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体封装结构及其制备方法 |
| JP6082712B2 (ja) * | 2013-07-31 | 2017-02-15 | 東京エレクトロン株式会社 | シリコン膜の成膜方法および薄膜の成膜方法 |
| US10541128B2 (en) | 2016-08-19 | 2020-01-21 | International Business Machines Corporation | Method for making VFET devices with ILD protection |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06151410A (ja) * | 1992-10-30 | 1994-05-31 | Sony Corp | 窒化チタン膜の形成方法 |
| KR0144956B1 (ko) * | 1994-06-10 | 1998-08-17 | 김광호 | 반도체 장치의 배선 구조 및 그 형성방법 |
| KR100413890B1 (ko) * | 1995-03-02 | 2004-03-19 | 동경 엘렉트론 주식회사 | 반도체장치의제조방법및제조장치 |
| KR0144913B1 (ko) * | 1995-03-03 | 1998-08-17 | 김광호 | 반도체장치의 금속배선층 형성방법 |
| US6001420A (en) * | 1996-09-23 | 1999-12-14 | Applied Materials, Inc. | Semi-selective chemical vapor deposition |
| US6025269A (en) * | 1996-10-15 | 2000-02-15 | Micron Technology, Inc. | Method for depositioning a substantially void-free aluminum film over a refractory metal nitride layer |
| KR100269878B1 (ko) | 1997-08-22 | 2000-12-01 | 윤종용 | 반도체소자의금속배선형성방법 |
| US6355558B1 (en) * | 1999-06-10 | 2002-03-12 | Texas Instruments Incorporated | Metallization structure, and associated method, to improve crystallographic texture and cavity fill for CVD aluminum/PVD aluminum alloy films |
| KR20020072996A (ko) * | 2001-03-14 | 2002-09-19 | 주성엔지니어링(주) | 금속 플러그 형성방법 |
-
2002
- 2002-11-27 US US10/305,244 patent/US6673718B1/en not_active Expired - Lifetime
- 2002-12-23 KR KR10-2002-0082414A patent/KR100450738B1/ko active IP Right Grant
-
2003
- 2003-01-14 JP JP2003006382A patent/JP4084201B2/ja not_active Expired - Fee Related
- 2003-01-24 TW TW092101597A patent/TWI237869B/zh not_active IP Right Cessation
- 2003-03-20 CN CNB031073387A patent/CN100454515C/zh not_active Expired - Lifetime
- 2003-06-18 DE DE10327618A patent/DE10327618B4/de not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| TW200409286A (en) | 2004-06-01 |
| CN100454515C (zh) | 2009-01-21 |
| DE10327618B4 (de) | 2012-11-15 |
| KR20040047503A (ko) | 2004-06-05 |
| CN1503344A (zh) | 2004-06-09 |
| KR100450738B1 (ko) | 2004-10-01 |
| TWI237869B (en) | 2005-08-11 |
| JP2004179605A (ja) | 2004-06-24 |
| DE10327618A1 (de) | 2004-06-17 |
| US6673718B1 (en) | 2004-01-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6787468B2 (en) | Method of fabricating metal lines in a semiconductor device | |
| US6136690A (en) | In situ plasma pre-deposition wafer treatment in chemical vapor deposition technology for semiconductor integrated circuit applications | |
| US7615489B1 (en) | Method for forming metal interconnects and reducing metal seed layer overhang | |
| KR20000035374A (ko) | 상호 접속 구조 및 그 제조 방법 | |
| US20010053586A1 (en) | Methods for forming metal wiring layers and metal interconnects and metal interconnects formed thereby | |
| US20080237860A1 (en) | Interconnect structures containing a ruthenium barrier film and method of forming | |
| JP2000228372A (ja) | 半導体装置の製造方法 | |
| JP4084201B2 (ja) | アルミニウム金属配線形成方法 | |
| JP4804725B2 (ja) | 半導体装置の導電性構造体の形成方法 | |
| KR100338941B1 (ko) | 반도체소자의 컨택 형성방법 | |
| JP2005005383A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3027946B2 (ja) | 半導体装置およびその製造方法 | |
| US20080157368A1 (en) | Multi-layered metal line of semiconductor device having excellent diffusion barrier and method for forming the same | |
| US20040082167A1 (en) | Methods of forming aluminum structures in microelectronic articles and articles fabricated thereby | |
| US20030068887A1 (en) | Electroless plating process, and embedded wire and forming process thereof | |
| US20070037378A1 (en) | Method for forming metal pad in semiconductor device | |
| US7524749B2 (en) | Metallization method of semiconductor device | |
| JP4052623B2 (ja) | 半導体装置の製造方法 | |
| KR100829363B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JPH11233517A (ja) | 半導体装置の銅配線 | |
| KR100267104B1 (ko) | 다층확산방지막을이용한반도체장치의콘택형성방법 | |
| KR0150989B1 (ko) | 반도체소자 배선 형성방법 | |
| KR20050106916A (ko) | 확산방지막을 구비하는 반도체소자의 제조 방법 | |
| JPH11186390A (ja) | 半導体装置の製造方法 | |
| KR20080091989A (ko) | 반도체 소자의 배선 구조체 형성방법 및 이에 의해 제조된배선 구조체 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040406 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070409 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070808 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070904 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071204 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080115 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080214 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4084201 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140222 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |