KR20050106916A - 확산방지막을 구비하는 반도체소자의 제조 방법 - Google Patents

확산방지막을 구비하는 반도체소자의 제조 방법 Download PDF

Info

Publication number
KR20050106916A
KR20050106916A KR1020040031984A KR20040031984A KR20050106916A KR 20050106916 A KR20050106916 A KR 20050106916A KR 1020040031984 A KR1020040031984 A KR 1020040031984A KR 20040031984 A KR20040031984 A KR 20040031984A KR 20050106916 A KR20050106916 A KR 20050106916A
Authority
KR
South Korea
Prior art keywords
diffusion barrier
semiconductor device
manufacturing
cvd
tin
Prior art date
Application number
KR1020040031984A
Other languages
English (en)
Inventor
김수현
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020040031984A priority Critical patent/KR20050106916A/ko
Publication of KR20050106916A publication Critical patent/KR20050106916A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 결정립계를 통해 발생하는 불순물의 빠른 확산을 방지할 수 있는 확산방지막을 구비한 반도체소자의 제조 방법을 제공하기 위한 것으로, 본 발명은 확산방지막을 CVD법으로 증착한 후 후처리 공정(실리콘(Si)을 함유한 가스, 붕소(B)를 함유한 가스, 알루미늄(Al)을 함유한 가스 분위기에서 열처리공정)을 진행하여 확산방지막을 비정질로 바꾸거나 또는 확산방지막의 결정립계에 실리콘, 붕소, 알루미늄을 충진시키므로써, 후처리된 확산방지막은 결정구조가 비정질화되어 있기 때문에 900℃까지 구리가 결정립계를 통하여 기판 쪽으로 확산하는 것을 방지할 수 있다.

Description

확산방지막을 구비하는 반도체소자의 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE WITH DIFFUSION BARRIER}
본 발명은 반도체 제조 기술에 관한 것으로, 특히 확산방지막을 구비하는 반도체소자의 제조 방법에 관한 것이다.
반도체소자의 집적도가 증가함에 따라 초고집적 소자의 금속배선 역시 많은 변화를 가져오고 있다. 현재, DRAM 소자의 콘택(Contact)이나 비아(Via)에서 확산방지막(Diffusion barrier)으로 사용되는 물질은 높은 열적 안정성, 상대적으로 낮은 비저항을 가지고 있는 TiN이다.
최근에 TiN의 증착방법으로는 일반적인 스퍼터링(Sputtering) 공정의 계단도포성(step coverage) 한계를 극복하기 위해 스퍼터링된 물질을 기판에 도달하기 전에 플라즈마를 형성시키면서, 아울러 기판에 바이어스를 가한 IPVD(Ionized Physical Vapor Deposition) 방법을 이용하고 있다.
그러나, 이러한 IPVD 방법을 이용하더라도 100nm 이하의 소자에서는 근본적으로 PVD 방법이 갖고 있는 계단도포성의 저하로 인해 사용하기 어려운 실정이다.
확산방지막의 계단도포성 저하는 알루미늄(Al) 배선의 텅스텐플러그 공정시 육불화텅스텐(WF6) 가스에 의한 하부막의 어택으로 인해 많은 문제점을 초래하고 있다. 또한, 구리 배선에 대한 확산방지막으로 사용하는 경우에도 계단도포성이 저하되는 지점에서 구리(Cu)의 확산으로 인해 소자의 신뢰성을 저하시킬 수 있다.
위와 같은 문제점을 해결하기 위해 계단도포성이 IPVD방법보다 더 우수한 CVD 방법을 이용하여 형성된 TiN(이하, 'CVD-TiN'이라고 약칭함)을 확산방지막으로 이용하는 방법이 제안되었다.
CVD-TiN은 금속유기물 가스(Metal-organic gas)를 이용하는 경우보다 더 낮은 비저항값을 가지는 TiCl4라는 무기소스(Inorganic)와 NH3을 반응가스로 이용하여 증착하고 있다.
도 1a 내지 도 1c는 종래기술에 따른 확산방지막을 구비한 금속배선의 제조 방법을 도시한 공정 단면도로서, 금속배선이 비아홀(via hole)과 라인형태의 트렌치(trench)로 구성되는 듀얼 다마신(Dual damascene) 공정을 이용한 경우를 도시하고 있다.
도 1a에 도시된 바와 같이, 기판(11) 상부에 제1식각배리어막(12), 제1절연막(13), 제2식각배리어막(14), 제2절연막(15), 제3식각배리어막(16)을 차례로 형성한 후, 제3식각배리어막(16) 상에 비아홀을 정의하는 비아마스크(17)를 형성한다.
다음으로, 비아마스크(17)를 식각마스크로 제3식각배리어막(16), 제2절연막(15), 제2식각배리어막(14) 및 제1절연막(13)을 한번에 식각하여 비아홀(18)을 형성한다.
도 1b에 도시된 바와 같이, 비아마스크(17)를 제거한 후에, 제3식각배리어막 상에 트렌치를 정의하는 트렌치마스크(19)를 형성한다. 그리고 나서, 트렌치마스크(19)를 식각마스크로 제3식각배리어막(16), 제2절연막(15), 제2식각배리어막(14)을 식각하여 라인 형태의 트렌치(20)를 형성한다.
도 1c에 도시된 바와 같이, 트렌치마스크(19)를 제거한 후 비아홀 바닥의 제1식각배리어막(12)을 식각하고, 비아홀 및 트렌치의 프로파일을 따라 전면에 확산방지막(21)으로서 CVD-TiN을 형성한다. 이때, CVD-TiN은 TiCl4와 NH3을 반응가스로 이용하여 증착한다.
다음으로, 확산방지막(21) 상에 금속배선으로 작용하는 구리막을 형성하고, CMP 공정을 진행하여 구리 배선(22)을 형성한다.
상기한 종래기술에서 확산방지막(21)으로 형성한 CVD-TiN은 상대적으로 매우 우수한 계단도포성을 가지는 장점이 있다.
그러나, TiCl4를 베이스(base)로 증착한 CVD-TiN은, 자신의 미세 구조에서 확산방지막을 통한 물질의 빠른 확산경로인 결정립계(grain boundary)가 기판에 수직으로 놓여져 있는 주상정 구조(columnar structure)로 성장하는 문제점이 있다.
도 2는 종래 CVD-TiN의 미세구조를 도시한 도면으로서, CVD-TiN은 결정립계(23)가 기판에 수직으로 놓여져 있는 주상정 구조를 갖고 있다.
이와 같이 CVD-TiN이 주상정 구조로 형성되는 경우에는, 육불화텅스텐 가스를 이용하는 후속 텅스텐 플러그 공정에서 불소를 포함하는 불순물이나 구리의 확산이 매우 쉽게 일어날 가능성이 크다.
구리는 실리콘이나 SiO2에서 매우 빠르게 확산하는 물질이며 실리콘으로 확산하면 깊은 레벨의 트랩(deep leve trap)을 형성하여 소자특성을 열화시키기 때문에 구리에 대한 우수한 확산방지막 특성의 확보는 구리배선의 집적화에 있어서 가장 중요한 기술중의 하나이다.
현재까지 연구되어온 구리에 대한 확산방지막은 앞서 언급하였듯이 CVD-TiN과 같이 주로 TMN(Transition Metal Nitride)만을 이용하였고, 이러한 물질들은 주로 다결정질(Polycrystalline)로 증착되어서 구리의 빠른 확산경로인 결정립계가 존재하여 구리에 대한 우수한 확산방지막 특성을 얻기가 힘들다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 결정립계를 통해 발생하는 불순물의 빠른 확산을 방지할 수 있는 확산방지막을 구비한 반도체소자의 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기위한 반도체소자의 제조 방법은 기판 상에 층간절연막을 형성하는 단계, 상기 층간절연막 상에 확산방지막을 형성하는 단계, 상기 확산방지막을 열처리하여 비정질 확산방지막을 형성하는 단계, 및 상기 비정질 확산방지막 상에 금속배선을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명의 반도체소자의 제조 방법은 기판 상에 층간절연막을 형성하는 단계, 상기 층간절연막 상에 확산방지막을 형성하는 단계, 상기 확산방지막의 결정립계에 불순물을 충진시키기 위한 후처리공정을 진행하는 단계, 및 상기 불순물이 충진된 확산방지막 상에 금속배선을 형성하는 단계를 포함하는 것을 특징으로 한다.
바람직하게, 상기 확산방지막은 TiN, TaN 및 WN 중에서 선택된 하나로 형성하는 것을 특징으로 하며, 확산방지막은 화학기상증착법으로 형성하는 것을 특징으로 하고, 상기 열처리 공정 또는 후처리 공정은 실리콘, 붕소 및 알루미늄 중에서 선택된 하나를 함유하는 가스분위기에서 진행하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
확산방지막내에서 물질의 빠른 확산이 결정립계와 같은 결함(Defect)을 통해서 일어난다는 것을 생각해 볼때 이러한 결함을 제거하거나 결함을 통한 빠른 확산을 막아주는 후처리공정을 첨가하여 확산방지막의 성능 향상을 유도할 수 있다. 본 발명에서는 확산방지막의 미세구조를 개선하고자 한다.
본 발명은 구리배선, 텅스텐플러그, 알루미늄플러그, 알루미늄배선을 집적할 때 사용하는 확산방지막 형성 공정시 인시튜(In-situ) 또는 엑시튜(ex-situ)로 후처리를 진행하므로써 확산방지막의 미세구조를 바꾼다.
확산방지막으로는 TMN 계열(TiN, TaN 또는 WN)을 사용하고, 후처리공정시 후처리 가스로는 실리콘(Si)을 함유한 가스, 붕소(B)를 함유한 가스, 알루미늄(Al)을 함유한 가스를 이용한다. 이때, 실리콘을 함유한 가스는 SiH4, Si2H6를 이용하고, 붕소를 함유한 가스는 B2H6, TEB[Triethylboron, B(CH3)3], TMB[Trimethylboron, B(C2H5)3]를 이용하며, 알루미늄을 함유한 가스는 TMA[Triethylaluminum, Al(C2H5)3]를 사용한다. 여기서, 후처리 공정은 열처리 공정을 이용한다.
도 3a는 확산방지막으로 사용하는 CVD-TiN의 증착후 미세구조를 도시한 도면이고, 도 3b 및 도 3c는 CVD-TiN에 대해 후처리공정을 진행한 경우의 미세구조 변화를 도시한 도면이다.
도 3a를 참조하면, TiCl4와 NH3을 반응가스로 이용하여 CVD-TiN을 증착한다. 이때, CVD-TiN은 결정립계(31)가 기판에 수직으로 놓여져 있는 주상정 구조(columnar structure)로 형성된다. 또한, CVD-TiN은 다결정질 구조이다.
이와 같이, 주상정 구조로 형성된 CVD-TiN에 대해 후처리 공정으로서 열처리공정을 적용하면 도 3b 및 도 3c에 도시된 것처럼 CVD-TiN의 미세구조가 바뀐다.
여기서, 후처리 공정인 열처리 공정은 실리콘(Si)을 함유한 가스, 붕소(B)를 함유한 가스, 알루미늄(Al)을 함유한 가스 분위기에서 진행하여 CVD-TiN내에 실리콘, 붕소 또는 알루미늄을 첨가해주는 공정이다.
먼저, 도 3b에 도시된 바와 같이, CVD-TiN 증착후에 열처리 공정을 진행하면 다결정질인 CVD-TiN을 비정질화(Amorphous-like) 구조로 만들 수 있다. 즉, CVD-TiN내에 제3의 원소로서 Si, Al, B같은 원소를 첨가하면 다결정질의 미세구조가 비정질(32)로 바뀐다.
본 발명에서는 증착과정 중에 이러한 제3의 원소를 포함하는 원료가스를 첨가하는 경우에 발생하는 CVD-TiN의 비저항이 높아지는 것을 방지하기 위해 반드시 CVD-TiN 증착이 완료된 후에 상기의 제3의 원소를 포함하는 가스를 공급하므로써 CVD-TiN의 미세구조를 비정질로 만드는 공정을 이용한다.
상기한 것처럼, 비정질 구조로 CVD-TiN을 바꿔주면 물질의 확산경로가 없어진다.
다음으로, 도 3c에 도시된 바와 같이, CVD-TiN 증착후에 후처리공정을 진행하면 결정립계를 Si, B, Al로 충진(stuff)시킬 수 있다. 이러한 후처리로 인해 비록 CVD-TiN을 완전히 비정질화시키지 않는다 하더라도 다결정질 박막의 결정립계를 상기의 제3의 원소를 이용하여 충진시키므로써 CVD-TiN의 결정립계를 통한 물질의 빠른 확산을 방지할 수 있다.
도 4a 내지 도 4d는 본 발명의 실시예에 따른 확산방지막을 구비한 금속배선의 제조 방법을 도시한 공정 단면도로서, 금속배선이 비아홀(via hole)과 라인형태의 트렌치(trench)로 구성되는 듀얼 다마신(Dual damascene) 공정을 이용한 경우를 도시하고 있다.
도 4a에 도시된 바와 같이, 기판(41) 상부에 제1식각배리어막(42), 제1절연막(43), 제2식각배리어막(44), 제2절연막(45), 제3식각배리어막(46)을 차례로 형성한다. 여기서, 제1,2식각배리어막(42, 44) 및 제3식각배리어막(46)은 실리콘질화막으로 형성하고, 제1,2절연막(43, 45)은 BPSG와 같은 산화막 또는 저유전 물질로 형성한다.
다음으로, 제3식각배리어막(46) 상에 비아홀을 정의하는 비아마스크(47)를 형성한 후, 비아마스크(47)를 식각마스크로 제3식각배리어막(46), 제2절연막(45), 제2식각배리어막(44) 및 제1절연막(43)을 한번에 식각하여 비아홀(48)을 형성한다.
도 4b에 도시된 바와 같이, 비아마스크(47)를 제거한 후에, 제3식각배리어막 (46) 상에 트렌치를 정의하는 트렌치마스크(49)를 형성한다. 여기서, 트렌치마스크(49)는 비아홀(48)을 포함한 전면에 감광막을 도포하고 노광 및 현상으로 패터닝하여 형성한 것이다.
그리고 나서, 트렌치마스크(49)를 식각마스크로 제3식각배리어막(46), 제2절연막(45), 제2식각배리어막(44)을 식각하여 라인 형태의 트렌치(50)를 형성한다.
도 4c에 도시된 바와 같이, 트렌치마스크(49)를 제거한 후 비아홀(48) 바닥의 제1식각배리어막(42)을 식각하고, 비아홀(48) 및 트렌치(50)의 프로파일을 따라 전면에 확산방지막(51)으로서 CVD-TiN을 형성한다. 이때, CVD-TiN은 예를 들어, TiCl4와 NH3을 반응가스로 이용하여 증착한다.
다음으로, 확산방지막(51)에 대해 후처리 공정을 진행한다. 이때, 후처리 공정은 실리콘(Si)을 함유한 가스, 붕소(B)를 함유한 가스, 알루미늄(Al)을 함유한 가스 분위기에서 열처리공정을 진행한다.
위와 같이, 확산방지막(51) 형성후에 열처리 공정을 진행하면, 확산방지막(51)을 비정질로 바꾸거나 또는 확산방지막(51)의 결정립계에 실리콘, 붕소, 알루미늄을 충진시킨다.
후처리된 확산방지막(51)은 후처리공정으로 인하여 결정구조가 비정질화되어 있기 때문에 900℃까지 구리가 결정립계를 통하여 기판 쪽으로 확산하는 것을 방지한다. 또한, 확산방지막(51)은 절연막과 후공정의 구리배선의 반응을 방지한다.
다음으로, 도 4d에 도시된 바와 같이, 확산방지막(51) 상에 금속배선으로 작용하는 구리막을 형성하고, CMP 공정을 진행하여 구리 배선(52)을 형성한다.
상술한 본 발명에서 적용하고자 하는 확산방지막은 모두 화학기상증착법으로 형성한 경우에 한하며, 이는 화학기상증착법으로 확산방지막을 형성한 경우가 계단도포성이 우수하여 구리(Cu)의 확산을 더 방지할 수 있기 때문이다.
확산방지막은 위에서 설명한 CVD-TiN외에 CVD-TaN 및 CVD-WN 중에서 선택될 수 있다.
먼저, CVD-TiN 증착에 대해 설명하기로 한다.
제1예를 들면, 소스가스로 TDMAT(Tetrakis-Dimethylamido-titanium, Ti[N(CH3)2]4]), TDEAT(Tetrakis-diethylamido-titanium, Ti[N(C 2H5)2]4) 또는 TEMAT(Tetrakis-ethylmethylamido-titanium, Ti[N(CH3)(C2H5)]4 )를 이용하고 반응가스로 NH3를 이용하며, 이들 소스가스와 반응가스를 이용하여 CVD-TiN을 증착한 후, N2/H2/Ar, N2/Ar, H2/Ar 플라즈마를 형성하여 치밀화시킨다.
제2예를 들면, CVD-TiN 증착시 소스가스로 TiCl4, TiI4 또는 TiBr4를 이용하고 반응가스로 NH3를 이용하며, 이들 소스가스와 반응가스를 이용하여 CVD-TiN을 증착한 후 N2/H2/Ar, N2/Ar 또는 H2/Ar 플라즈마를 형성하여 치밀화시킨다.
다음으로, CVD-TaN 증착에 대해 설명하기로 한다.
CVD-TaN 증착시 소스가스로는 TaCl5, PDMAT(pentakis-dimethylamino-tantalum), PDEAT(pentakis-diethylamino-tanitallllum), PEMAT(pentakis-ethylmethylamido-titanium), TaI5 또는 TaBr5를 이용하고, 반응가스로는 NH 3를 이용하며, 이들 소스가스와 반응가스를 이용하여 CVD-TaN을 증착한 후 N2/H2/Ar, N2/Ar 또는 H2/Ar 플라즈마를 형성하여 치밀화시킨다.
마지막으로, CVD-WN 증착시, 소스가스로는 WF6. WCl6, WBr6, W(CO) 6, W(C6H6)2, WPF3를 이용하고,반응가스는 NH3를 이용하며, 이들 소스가스와 반응가스를 이용하여 CVD-WN을 증착한 후 N2/H2/Ar, N2/Ar 또는 H2/Ar 플라즈마를 형성하여 치밀화시킨다.
위와 같은 CVD-TiN, CVD-TaN, CVD-WN 증착후에 진행하는 후처리공정시 가스분위기는 Si2H6, B2H6, TEB[B(CH3)3 ], TMB[B(C2H5)3] 및 TMA[Al(CH3)3] 중에서 선택된 하나의 가스분위기를 이용하며, 후처리 공정은 열처리 공정을 이용한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 확산방지막을 CVD법으로 형성하므로써 계단도포성이 우수한 효과가 있다.
또한, 확산방지막을 형성한 후 비정질화 또는 불순물충진을 위한 열처리 공정을 진행하므로써 확산방지막의 확산방지 성능을 향상시킬 수 있는 효과가 있다.
도 1a 내지 도 1c는 종래기술에 따른 확산방지막을 구비한 금속배선의 제조 방법을 도시한 공정 단면도,
도 2는 종래 CVD-TiN의 미세구조를 도시한 도면,
도 3a는 확산방지막으로 사용하는 CVD-TiN의 증착후 미세구조를 도시한 도면,
도 3b 및 도 3c는 CVD-TiN에 대해 후처리공정을 진행한 경우의 미세구조 변화를 도시한 도면,
도 4a 내지 도 4d는 본 발명의 실시예에 따른 확산방지막을 구비한 금속배선의 제조 방법을 도시한 공정 단면도.
* 도면의 주요 부분에 대한 부호의 설명
31 : 결정립계
51 : 확산방지막
52 : 구리 배선

Claims (10)

  1. 기판 상에 층간절연막을 형성하는 단계;
    상기 층간절연막 상에 확산방지막을 형성하는 단계;
    상기 확산방지막을 열처리하여 비정질 확산방지막을 형성하는 단계; 및
    상기 비정질 확산방지막 상에 금속배선을 형성하는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  2. 기판 상에 층간절연막을 형성하는 단계;
    상기 층간절연막 상에 확산방지막을 형성하는 단계;
    상기 확산방지막의 결정립계에 불순물을 충진시키기 위한 후처리공정을 진행하는 단계; 및
    상기 불순물이 충진된 확산방지막 상에 금속배선을 형성하는 단계
    를 포함하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 확산방지막은,
    TiN, TaN 및 WN 중에서 선택된 하나로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  4. 제3항에 있어서,
    상기 확산방지막은,
    화학기상증착법으로 형성하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  5. 제1항에 있어서,
    상기 열처리 공정은,
    실리콘, 붕소 및 알루미늄 중에서 선택된 하나를 함유하는 가스분위기에서 진행하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  6. 제5항에 있어서,
    상기 열처리 공정은,
    SiH4, Si2H6, B2H6, TEB, TMB 및 TMA 중에서 선택된 하나의 가스분위기에서 진행하는 것을 특징으로 하는 반도체소자의 제조 방법.
  7. 제2항에 있어서,
    상기 후처리공정시 상기 불순물은,
    실리콘, 붕소 및 알루미늄 중에서 선택된 하나인 것을 특징으로 하는 반도체소자의 제조 방법.
  8. 제2항에 있어서,
    상기 후처리공정은,
    실리콘, 붕소 및 알루미늄 중에서 선택된 하나를 함유하는 가스분위기에서 열처리하는 것을 특징으로 하는 반도체 소자의 제조 방법.
  9. 제8항에 있어서,
    상기 열처리는,
    SiH4, Si2H6, B2H6, TEB, TMB 및 TMA 중에서 선택된 하나의 가스분위기에서 진행하는 것을 특징으로 하는 반도체소자의 제조 방법.
  10. 제1항 또는 제2항에 있어서,
    상기 금속배선은,
    구리막, 알루미늄 및 텅스텐 중에서 선택된 하나로 형성하는 것을 특징으로 하는 반도체소자의 제조 방법.
KR1020040031984A 2004-05-06 2004-05-06 확산방지막을 구비하는 반도체소자의 제조 방법 KR20050106916A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040031984A KR20050106916A (ko) 2004-05-06 2004-05-06 확산방지막을 구비하는 반도체소자의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040031984A KR20050106916A (ko) 2004-05-06 2004-05-06 확산방지막을 구비하는 반도체소자의 제조 방법

Publications (1)

Publication Number Publication Date
KR20050106916A true KR20050106916A (ko) 2005-11-11

Family

ID=37283598

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040031984A KR20050106916A (ko) 2004-05-06 2004-05-06 확산방지막을 구비하는 반도체소자의 제조 방법

Country Status (1)

Country Link
KR (1) KR20050106916A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100792433B1 (ko) * 2006-04-28 2008-01-10 주식회사 하이닉스반도체 반도체 소자 제조방법
US7563702B2 (en) 2006-04-28 2009-07-21 Hynix Semiconductor Inc. Method for fabricating semiconductor device
KR100967130B1 (ko) * 2008-01-02 2010-07-05 주식회사 하이닉스반도체 반도체 소자의 금속배선 및 그의 형성방법
CN117238848A (zh) * 2023-11-15 2023-12-15 合肥晶合集成电路股份有限公司 一种接触孔结构及其形成方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100792433B1 (ko) * 2006-04-28 2008-01-10 주식회사 하이닉스반도체 반도체 소자 제조방법
US7563702B2 (en) 2006-04-28 2009-07-21 Hynix Semiconductor Inc. Method for fabricating semiconductor device
KR100967130B1 (ko) * 2008-01-02 2010-07-05 주식회사 하이닉스반도체 반도체 소자의 금속배선 및 그의 형성방법
US7855456B2 (en) 2008-01-02 2010-12-21 Hynix Semiconductor Inc. Metal line of semiconductor device without production of high resistance compound due to metal diffusion and method for forming the same
US8159069B2 (en) 2008-01-02 2012-04-17 Hynix Semiconductor Inc. Metal line of semiconductor device without production of high resistance compound due to metal diffusion and method for forming the same
CN117238848A (zh) * 2023-11-15 2023-12-15 合肥晶合集成电路股份有限公司 一种接触孔结构及其形成方法
CN117238848B (zh) * 2023-11-15 2024-02-02 合肥晶合集成电路股份有限公司 一种接触孔结构及其形成方法

Similar Documents

Publication Publication Date Title
KR100546943B1 (ko) 반도체장치형성방법
US8222746B2 (en) Noble metal barrier layers
KR100599434B1 (ko) 반도체 소자의 금속배선 형성방법
US6277744B1 (en) Two-level silane nucleation for blanket tungsten deposition
US6576543B2 (en) Method for selectively depositing diffusion barriers
US6114242A (en) MOCVD molybdenum nitride diffusion barrier for Cu metallization
US7709376B2 (en) Method for fabricating semiconductor device and semiconductor device
KR20050011479A (ko) 반도체 소자의 텅스텐 콘택플러그 형성방법
US7060609B2 (en) Method of manufacturing a semiconductor device
US6579789B2 (en) Method for fabricating metal wiring and the metal wiring
JP4084201B2 (ja) アルミニウム金属配線形成方法
KR20050106916A (ko) 확산방지막을 구비하는 반도체소자의 제조 방법
US7022601B2 (en) Method of manufacturing a semiconductor device
KR100753416B1 (ko) 반도체 소자의 제조방법
KR100639458B1 (ko) ＴａＳＩＮ막을 사용한 확산 방지막 형성 방법 및 이를이용한 금속 배선 형성 방법
KR100480480B1 (ko) 반도체 소자의 제조 방법
KR100451493B1 (ko) 반도체소자의금속배선형성방법
KR100593125B1 (ko) 반도체 소자의 콘택 플러그 형성 방법
KR100578213B1 (ko) 비정질 3상 확산장벽층을 이용한 반도체장치의 제조 방법
KR20020056293A (ko) 반도체 소자의 금속배선 형성방법
KR20020048720A (ko) 구리를 사용한 대머신 금속배선 형성 방법
KR100617049B1 (ko) 반도체 소자의 콘택 형성방법
KR100695483B1 (ko) 반도체소자의 메탈콘택 형성 방법
KR100617048B1 (ko) 반도체 소자의 콘택 형성방법
KR20030003333A (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination