KR100578213B1 - 비정질 3상 확산장벽층을 이용한 반도체장치의 제조 방법 - Google Patents

비정질 3상 확산장벽층을 이용한 반도체장치의 제조 방법 Download PDF

Info

Publication number
KR100578213B1
KR100578213B1 KR1020050027381A KR20050027381A KR100578213B1 KR 100578213 B1 KR100578213 B1 KR 100578213B1 KR 1020050027381 A KR1020050027381 A KR 1020050027381A KR 20050027381 A KR20050027381 A KR 20050027381A KR 100578213 B1 KR100578213 B1 KR 100578213B1
Authority
KR
South Korea
Prior art keywords
layer
forming
semiconductor device
manufacturing
diffusion barrier
Prior art date
Application number
KR1020050027381A
Other languages
English (en)
Inventor
박창수
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020050027381A priority Critical patent/KR100578213B1/ko
Application granted granted Critical
Publication of KR100578213B1 publication Critical patent/KR100578213B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/811—Controlling the atmosphere during processing

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 고단차 접촉구에서의 단차피복성을 확보하면서 저온 공정이 가능한 비정질 3상 확산장벽층을 구비한 반도체장치의 제조 방법을 제공하기 위한 것으로, 본 발명의 반도체장치 제조 방법은 반도체 기판상에 층간 절연막을 형성하는 단계, 상기 층간 절연막의 소정영역을 식각하여 접촉구를 형성하는 단계, 상기 접촉구를 포함한 전면에 오믹층을 형성하는 단계, 상기 오믹층 상에 시드층 역할을 하는 비정질실리콘층을 형성하는 단계, 상기 비정질실리콘층 상에 텅스텐 증착, SiH4 플러싱 및 암모니아원격플라즈마 처리를 반복 진행하여 비정질 WSiN 확산장벽층을 형성하는 단계, 및 상기 비정질 WSiN 확산장벽층 상에 상기 접촉구를 매몰하는 금속배선을 형성하는 단계를 포함한다.
금속배선, 확산장벽층, 단차피복성, WSiN, 원격플라즈마, 접촉구

Description

비정질 3상 확산장벽층을 이용한 반도체장치의 제조 방법{METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE USING AMORPHOUS TERNARY DIFFUSION BARRIER }
도 1은 종래기술에 따른 블랭킷 텅스텐 기술을 이용한 접촉구 매몰 방법을 간략히 도시한 도면,
도 2a 내지 도 2e는 본 발명의 제1실시예에 따른 반도체장치의 제조 방법을 도시한 공정 단면도,
도 3a는 고단차 접촉구에 IMP 물리 증착법으로 증착된 TiN 확산장벽층의 단차피복성을 보여주는 도면,
도 3b는 저단차 접촉구에 IMP 물리 증착법으로 증착된 TiN 확산장벽층 상에서의 화학기상증착된 금속의 단차피복성을 보여주는 도면,
도 3c는 본 발명의 실시예에 따른 WSiN 확산장벽층의 단차피복성을 나타낸 도면,
도 4a 내지 도 4e는 본 발명의 제2실시예에 따른 반도체장치의 제조 방법을 도시한 공정 단면도.
*도면의 주요 부분에 대한 부호의 설명
41 : 실리콘기판 42 : 단차물
43 : 절연막 44 : 접촉구
45 : 오믹금속층 46 : 시드층
47 : 텅스텐층 47a : WSiN
48 : 구리배선
본 발명은 반도체 제조 기술에 관한 것으로, 특히 확산장벽층을 구비하는 반도체장치의 제조 방법에 관한 것이다.
반도체장치가 초고집적화됨에 따라 제작하는 디자인룰이 계속적으로 감소하며, 이에 따라 고단차의 서브하프미크론(Sub half micron) 크기의 접촉구(콘택홀,비아홀)를 재현성있게 매몰하여 반도체장치의 신뢰성을 확보할 수 있는 대량 생산에 적합한 접촉구 매몰 기술 선택이 요구된다. 접촉구를 매몰하는 기술은 층간절연막과 후속 공정 등 다층 배선 공정 전체에 중요한 영향을 미치기 때문이다.
현재까지 콘택홀 또는 비아홀과 같은 접촉구 매몰 기술로 블랭킷 텅스텐 증착에 의한 접촉구 매몰 후 CMP(Chemical Mechanical Polishing)에 의해 전면 식각하는 방법이 접촉구 매몰 기술의 주류로 사용되고 있다.
도 1a 및 도 1b는 종래기술에 따른 블랭킷 텅스텐 기술을 이용한 접촉구 매몰 방법을 간략히 도시한 도면이다.
도 1a을 참조하면, 접촉구(13)가 형성된 실리콘기판(11) 상의 절연막(12) 상부에 낮은 접촉저항 및 산화막과의 접착력을 확보하기 위해 Ti(14)과 TiN(15) 등의금속질화막으로 된 확산장벽층(Diffusion barrier)을 물리증착방식으로 형성하고, TiN(15) 상에 접촉구(13)를 완전히 매몰하도록 단차피복성이 우수한 화학기상증착방법(CVD)으로 텅스텐층(16)을 접촉구(13)의 반경 이상의 두께 만큼 실리콘기판(11) 전면에 증착한다.
도 1b를 참조하면, 건식식각 또는 CMP 방법으로 절연막(12) 상에 증착되어 있는 텅스텐층(16) 및 하부의 Ti/TiN(14/15)을 제거하여 접촉구(13) 내에만 텅스텐층(16)을 남겨 텅스텐플러그를 형성한다.
마지막으로 표면 상에 잔류하는 미립자 형태의 금속 잔류물을 제거하기 위하여 습식세정을 실시한다.
그러나, 종래기술에서 확산장벽층(Ti/TiN)은 물리증착방식을 적용하므로 단차피복성 불량으로 인해 초미세 접촉구(13)내의 하부에서 두께가 얇아짐에 따라 핵형성에 소요되는 시간차이가 발생하여 접촉구(13) 입구에서 빨리 성장하여 가스의 계속적인 공급을 막아 접촉구(13)의 하부에 보이드(void)를 형성하는 문제가 있다.
또한, 접촉구(13) 측벽 하부에 증착된 확산장벽층의 두께가 얇아 텅스텐층(16) 증착동안 배출되는 플루오린(Fluorine)에 의해 부식되어 리프팅(lifting)이 일어나는 문제가 있다.
전술한 문제점외에 종래기술은 접촉구가 형성된 반도체 기판 상에 Ti/TiN과 같은 확산장벽층을 일정 두께 이상 증착할 때, 접촉구 단차가 증가하고 직경이 급격히 감소함에 따라 Ti/TiN 형성에 사용한 증착 방법인 IMP, LTS, 콜리메이션과 같은 스퍼터링 기술의 단점으로 지적되는 증착되는 물질의 직진성을 증가시킴에 따라 접촉구 바닥에서는 단차피복성이 증가하나 접촉구 측벽에서의 단차피복성이 크게 감소하므로 구리 배선용 확산장벽층 재료로 사용이 불가능하다.
이러한 문제점을 개선하기 위하여 단차피복성이 우수한 CVD(Chemical Vapor Deposition) 또는 ALD(Atomic Layer Deposition)을 사용하여 텅스텐질화층(WN)과 같은 2성분계 확산장벽층을 형성하는 방법이 제안되었으나, 텅스텐질화층(WN)은 결정체이므로 구리원자의 확산경로를 막 내에 포함하고 있어 시간 경과에 따라 확산장벽층 역할을 하지 못하여 불량을 초래하는 문제가 있다.
다른 방법으로, 금속유기물을 사용한 CVD(MOCVD)를 적용하여 확산장벽층을 형성하는 경우에는, 저온증착이 가능하나 확산장벽층 내에 잔류하는 탄소불순물에 의한 비저항 증가와 함께 고단차 접촉구의 측벽 및 바닥에서의 단차피복성이 열악한 문제를 내포한다. 특히, 구리를 금속배선으로 사용할 경우 접촉구 내에 존재하는 구리플러그의 확산을 방지하기 위한 확산장벽층의 두께를 CVD-Al 플러그 사용시보다 두께를 크게 증가시켜야 하며, 구리에 대한 장벽 특성이 우수하나 비저항이 TiN 보다 높은 TaN으로 확산장벽층 재료를 대체해야 하는 경우 구리배선 사용에 따른 배선 저항 개선효과가 크게 감소한다. 예를 들면, 구리를 이용한 싱글다마신(Single damascene)에 의한 배선 형성 방법이 접촉구 매몰과 배선을 동시에 형성하 는 듀얼다마신(Dual damascene) 공정보다 배선폭이 0.2㎛인 경우 11%정도 낮은 배선저항을 나타내는데, 듀얼다마신의 경우 증가된 형상비로 인하여 확산장벽층 두께를 싱글다마신보다 증가시켜야 구리의 확산을 방지할 수 있기 때문이다. 이는 구리의 높은 확산성 때문에 200℃의 낮은 온도에서도 실리콘기판 상에 형성된 접촉구 바닥의 확산장벽층 두께가 낮을 경우 기판 내부로 확산하여 구리-Si 화합물 형태의 깊은 레벨 트랩(Deep level trap)을 형성하여 소자특성을 열화시키기 때문이다. 이러한 이유로 실리콘기판 상에 형성되는 접촉구 매몰은 지금까지 일반적으로 사용된 텅스텐플러그를 블랭킷텅스텐기술 및 에치백 방법으로 매몰한 후 구리배선을 형성하는 싱글다마신 방법을 적용한다. 또한, 최근 많이 평가중인 화학증착법에 의한 알루미늄의 경우 물리증착된 기판 표면이나 유기화합물을 사용하여 증착한 확산장벽층에서 핵형성이 균일하게 일어나지 않아 표면거칠기가 불량하다. 이를 개선하기 위해 화학 및 물리 증착을 대기노출없이 연속진행하여도 고단차 접촉구 측벽상에서의 단차피복성이 불량하여 플러그 형성이 불가능하며, 화학증착공정의 문제인 증착온도를 낮추기 위해 플라즈마와 원자층증착방식을 함께 사용하는 기술이 개발되었다. 이 방법으로 증착된 Ti는 200℃ 이하에서 증착되는데, 1%(XPS, RBS 분석) 수준의 염소가 존재하며 대기 노출에 의해 30% 정도의 산소를 포함한다. 여기서, 잔류하는 1%의 염소도 수분흡수시 배선의 단선을 초래하기 충분하며 30%의 산소함유의 의미는 밀도가 낮아 박막 내에 기공이 다량 분포하므로 대기노출시 산화되어 발생하는 것이다. 이로부터 TiN과 같은 질화막의 경우를 보면 증착온도는 낮출 수 있으나 막질이 나빠지므로 여러가지의 후속 처리를 필요로 한다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로, 고단차 접촉구에서의 단차피복성을 확보하면서 저온 공정이 가능한 비정질 3상 확산장벽층을 구비한 반도체장치의 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체장치의 제조 방법은 반도체 기판상에 층간 절연막을 형성하는 단계, 상기 층간 절연막의 소정영역을 식각하여 접촉구를 형성하는 단계, 상기 접촉구를 포함한 전면에 오믹층을 형성하는 단계, 상기 오믹층 상에 시드층을 형성하는 단계, 상기 시드층 상에 금속층 증착, 실리콘을 포함하는 가스의 플러싱 및 질소를 포함하는 가스의 원격플라즈마 처리를 반복 진행하여 3상의 비정질 확산장벽층을 형성하는 단계, 및 상기 확산장벽층 상에 상기 접촉구를 매몰하는 금속배선을 형성하는 단계를 포함하는 것을 특징으로 하고, 상기 확산장벽층을 형성하는 단계는 상기 시드층 상에 상기 시드층과의 실리콘환원반응을 이용한 표면반응을 통해 금속층을 증착하는 단계, 상기 금속층에 대해 실리콘을 포함하는 가스의 플러싱을 진행하여 금속실리사이드 화합물을 형성하는 단계, 및 상기 금속실리사이드 화합물에 대해 질소를 포함하는 가스의 원격플라즈마처리를 진행하여 금속실리사이드질화물로 변환시키는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명의 반도체장치의 제조 방법은 반도체 기판상에 층간 절연막을 형성하는 단계, 상기 층간 절연막의 소정영역을 식각하여 접촉구를 형성하는 단계, 상기 접촉구를 포함한 전면에 오믹층을 형성하는 단계, 상기 오믹층 상에 시드층 역할을 하는 비정질실리콘층을 형성하는 단계, 상기 비정질실리콘층 상에 텅스텐 증착, SiH4 플러싱 및 암모니아원격플라즈마 처리를 반복 진행하여 비정질 WSiN 확산장벽층을 형성하는 단계, 및 상기 비정질 WSiN 확산장벽층 상에 상기 접촉구를 매몰하는 금속배선을 형성하는 단계를 포함하는 것을 특징으로 한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2e는 본 발명의 제1실시예에 따른 반도체장치의 제조 방법을 도시한 공정 단면도이다.
도 2a에 도시된 바와 같이, 게이트전극 또는 비트라인과 같은 단차물(42)이 형성된 실리콘기판(41) 상에 절연막(43)을 증착한 후, 절연막(43)을 사진 및 건식식각공정으로 식각하여 실리콘기판(41) 및 단차물(42)의 표면을 노출시키는 접촉구(44)를 형성한다. 여기서, 접촉구(44)는 여러가지 단차물(42) 및 실리콘기판(41)을 금속배선과 연결하기 위한 콘택홀 또는 비아홀로서, 소자집적화에 따라 고단차를 갖는다.
다음으로, 접촉구(44) 바닥에 형성된 자연산화막이나 접촉구(44) 바닥에 잔 류하는 불순물을 제거하기 위해 습식식각공정을 진행한다. 이때, 습식식각공정은 황산(H2SO4)에 5분동안 침지(Dip)시킨 후 다시 200:1로 희석된 불산(HF) 용액에 90초동안 침지시킨다.
다음에, 직진성이 우수한 고밀도플라즈마를 이용한 건식식각공정을 진행하여 접촉구(44) 바닥에 잔류할 수 있는 자연산화막이나, 접촉구(44)를 형성하기 위한 건식식각시 접촉구(44) 바닥에 퇴적되어 잔류할 수 있는 CF와 같은 고분자층을 제거한다.
위와 같이, 접촉구(44)를 형성한 후에 두번에 걸쳐 후처리공정을 진행해주면 접촉구(44) 바닥의 표면을 자연산화막이나 불순물이 없이 깨끗하게 유지할 수 있다.
도 2b에 도시된 바와 같이, 고단차를 갖는 접촉구(44)의 측벽에서의 단차피복성이 불량한 증착방법, 예를 들면 IMP(Ionized Metal Plasma), LTS(Long Through Sputtering) 또는 콜리메이터(Collimator) 방식과 같이 고단차 접촉구 내의 측벽에서의 단차피복성이 불량한 물리증착법 또는 플라즈마 증착 방법을 이용하여 오믹층(Ohmic layer, 45)을 형성한다. 여기서, 오믹층(45)은 접촉저항을 낮추기 위한 저저항 안정화 물질로서 바람직하게, Ti(Titanium)으로 형성한다.
한편, 오믹층(45)의 두께는 절연막(43)의 최고 높이와 접촉구(44)의 직경을 고려하여 결정되며, 또한 누설전류 및 접촉저항과 같은 전기적 특성을 평가하여 두께를 최적화하여 결정한다.
다음으로, 오믹층(45) 상에 텅스텐이 증착되기 위한 시드층(Seed layer, 46)을 증착하는데, 이때, 시드층(46)은 실리콘층 또는 수소(H)를 함유한 비정질실리콘층[SiHx(0≤x≤4)]으로 형성한다.
예를 들어, 시드층(46)으로 사용할 비정질실리콘층은 실리콘기판(41)을 챔버로 이송한 후 400℃∼500℃로 실리콘기판(41)을 진공 중에서 가열한 상태에서 Ar/SiH4 가스를 흘려주면서(SiH4 플러싱 공정) 저압분위기(예, 1torr∼10torr)로 일정시간 유지하여 표면반응구간에서 형성한다.
위와 같이, SiH4 플러싱 공정을 통해 형성하는 시드층(46)인 비정질실리콘층은 표면반응을 통해 증착하므로 단차피복성이 우수하다.
상기한 시드층(46)의 두께는 시간 및 온도에 따라 증가하며 후속공정에서 증착할 예정인 텅스텐층의 두께를 기준으로 하여 결정한다.
도 2c에 도시된 바와 같이, 실리콘환원반응을 이용하여 시드층(46) 상에 텅스텐층(47)을 증착한다. 즉, 육불화텅스텐(WF6) 가스를 시드층(46) 상부에 흘려주면 다음과 같은 실리콘환원반응이 일어나 텅스텐층(47)이 증착된다.
[실리콘환원반응 1]
2WF6(g) + 3Si(s)->2W(s) + 3SiF4(g)[온도≤400℃, 압력≤1torr]
상기 실리콘환원반응시, 하부에 존재하는 시드층(46)내의 실리콘(Si)은 증착되는 텅스텐층(47) 두께의 1.2∼1.3배 정도가 소모되며, 텅스텐층(47) 증착후에 일 정 두께로 잔류한다.
위와 같이, 실리콘환원반응에 의해 증착된 텅스텐층(47)은 밀착층 역할을 한다.
한편, 실리콘환원반응으로 증착된 텅스텐층(47)의 내부 및 표면 상에 미반응한 육불화텅스텐(WF6) 및 SiF4, SiHF3 형태의 반응생성물이 흡착되어 잔류할 수 있는데, 이러한 흡착물들을 제거하기 위해 아르곤(Ar)과 수소(H2)를 적절히 혼합한 혼합가스를 일정 시간동안 텅스텐층(47) 상부에 노출시킨다.
상기한 텅스텐층(47)은 금속배선 재료가 구리일 경우 확산장벽층의 특성을 강화하기 위해 그 두께 증가가 요구된다.
도 2d에 도시된 바와 같이, 텅스텐층(47) 상부에 SiH4 기체를 노출시켜(SiH4 플러싱 공정) WSix 화합물을 형성하고, 그 후 500℃ 이하로 가열시킨 기판에 대해 암모니아 원격 플라즈마를 사용하여 플라즈마처리하면 텅스텐층(47)은 3상의 비정질화합물이면서 확산장벽층 역할을 하는 WSiN(47a)으로 변환된다.
특히, 배선 재료가 구리인 경우 장벽층을 강화하기 위해 WSiN(47a)의 두께 증가가 요구되므로 실리콘환원반응에 의해 증착된 텅스텐층(47)의 경우, 실리콘 상에서 공정 조건에 따라 다르나, 셀프리미팅(Self-limiting)하는 특성이 있으므로 이를 이용하여 SiH4/WF6 단계적 반응으로 텅스텐 증착/SiH4 플러싱/암모니아원격플라즈마처리의 3단계 과정을 반복하여 WSiN(47a)을 형성한다.
그러나, 도 2c 및 도 2d에 도시된 텅스텐 증착/SiH4 플러싱/암모니아원격플라즈마의 3단계 과정을 반복하여 WSiN(47a)을 형성할 때, 290℃ 이상의 높은 온도에서 텅스텐을 증착하면 급격하게 증착속도가 증가하고, 그로 인해 텅스텐의 밀도가 감소된다. 예를 들어, 증착시 총압력(Ptot)이 0.5torr이고, 육불화텅스텐(WF6)의 유량이 15sccm, Ar의 유량이 2slm로 할 때, 240℃의 증착온도에서는 증착속도가 1.1nm/min로 측정되지만, 290℃의 증착온도에서는 증착속도가 165nm/min로 측정되고, 350℃ 온도에서는 195nm/min로 측정된다.
위와 같이, 증착속도가 증가하면 접촉구(44)의 직경에 따라 연속막 형태를 갖는 텅스텐층(47)의 두께로 충분한 3nm 범위에서 정확한 박막 두께 조절이 어려워진다. 한편, 450℃ 이상에서는 [2WF6(g)+7Si(s)->2WSi2(s)+3SiF4(g)]에 의해 텅스텐실리사이드(WSix, x≤2)가 형성되어 비저항이 급격히 증가된다. 예를 들어, 텅스텐의 비저항은 5∼10μΩ-cm(TiN/TiW 밀착층 위), 31.7∼114μΩ-cm(236℃∼292℃, Si 기판 위)이지만, 텅스텐실리사이드의 비저항은 ∼500μΩ-cm(500℃, Si 기판 위) 정도로 매우 크다.
또한, 반응압력이 증가하면 셀프리미팅되는 텅스텐의 두께가 증가한다. 예컨대, 반응압력 Ptot이 0.5mtorr, 1.0mtorr, 2.0mtorr의 순서로 증가하면(이때, 증착온도는 345℃이고, WF6=20sccm, Ar=2slm), 셀프리미팅 두께 변화가 18nm, 32nm, 60nm로 변화한다.
위와 같이, 반응압력이 증착하여 셀프리미팅되는 텅스텐의 두께가 증가하므로, 산화막이 증착된 패턴없는 실리콘 기판 상에 SiH4를 노출시킬 때 노출온도(400℃∼500℃), 리모트플라즈마(Remote plasma) 사용 유무 및 노출시간(10초∼600초)을 달리하여 노출한 후, 증착온도(200℃∼350℃)와 압력(1mtorr∼1torr)에 따른 텅스텐층의 증착속도 변화를 평가하여 최적공정조건을 산출해야 한다.
결과적으로, WSiN(47a)을 형성할 때, 실리콘환원반응 온도를 200℃∼350℃ 범위로 하고, 압력을 1mtorr∼1torr 범위로 한다. 한편, 플러싱 공정시 SiH4 외에 Si2H6를 사용할 수도 있다.
도 2e에 도시된 바와 같이, 구리증착법인 전기도금법(Electroplating)이나 화학증착법을 이용하여 WSiN(47a) 상에 접촉구(44)를 매몰하는 구리층(48)를 형성한다. 여기서, 구리층(48)은 실리콘기판과 구리배선간 연결을 위한 매몰층(비아 또는 콘택) 역할을 겸하는 구리배선이다. 이하, 구리층(48)을 '구리배선층(48)'이라고 약칭하며, 구리배선층(48) 형성시 반응원으로는 [Cu(hfac)(TMVS)]로 통칭되는 유기화합물이나 그와 유사한 특성을 구비하는 반응원을 이용한다.
만일, 증착된 구리배선층(48)의 표면거칠기가 나쁜 경우, 접촉구(44) 매몰에 필요한 최소한의 두께로 형성한 후 물리증착설비에서 리플로우 또는 저온/고온 2단계 물리증착방법을 이용하여 평탄화를 실시한다. 이때, 물리증착설비로의 이동을 위해 대기노출이 된 경우 자연산화막이 최소한의 두께로 구리층 표면에 형성되므로, 아르곤 플라즈마를 이용한 물리식각을 먼저 진행하여 자연산화막을 제거(대기 노출없이 진행된 경우는 생략)한 후에 리플로우 또는 저온/고온 2단계 물리증착공정을 진행한다.
이후, 반사방지막(49)인 TiN 또는 Ti/TiN을 물리증착법으로 형성하여 완전 평탄화된 신뢰성이 우수한 금속배선 구조를 형성한다.
도 3a는 고단차 접촉구에 IMP 물리 증착법으로 증착된 TiN 확산장벽층의 단차피복성을 보여주는 도면이고, 도 3b는 저단차 접촉구에 IMP 물리 증착법으로 증착된 TiN 확산장벽층 상에서의 화학기상증착된 금속의 단차피복성을 보여주는 도면이다. 그리고, 도 3c는 본 발명의 실시예에 따른 WSiN 확산장벽층의 단차피복성을 나타낸 도면이다.
도 3a에 도시된 바와 같이, 고단차 접촉구(접촉구 형상비=7.5) 내에 형성된 확산장벽층의 두께는 바닥에서 50% 정도가 확인되나 측벽에서는 거의 나타나지 않는다. 이러한 확산장벽층의 두께 차이는 대기 노출된 후 텅스텐의 전면증착시 초기 핵 형성 시간 차이를 증가시키는데, 대기 노출시 두께에 따른 밀도 변화로 인해 자연 산화에 의해 박막내의 산소 함유량이 크게 달라지기 때문이다. 즉, 접촉구 입구에서 아래 측벽으로 내려감에 따라 두께 감소가 되며 접촉구 형상비가 클수록 현저해짐을 알 수 있고, 이로 인해 전면 증착되는 텅스텐의 두께가 접촉구 아래로 내려감에 따라 감소하는 것을 접촉구 형상비가 낮은 경우(종횡비=2.6)인 도 3b에서도 나타나는데, 접촉구 표면과 입구에서 빠르게 증착이 개시됨에 따라 입구에서 돌출부를 형성하고 최종적으로 접촉구 내에 형성된 텅스텐 플러그 안에는 빈틈이나 공간이 형성된다.
전술한 바와 같이 물리증착법을 이용하는 경우와 달리 도 3c에 도시된 WSiN의 단차피복성은, 접촉구 형상비가 14 정도로 매우 크더라도 단차피복성이 90%으로 매우 우수함을 알 수 있다.
결국, 본 발명과 같이 400℃ 이하에서 단차피복성이 우수하게 확산장벽층을 형성하면 화학증착에 의해 금속배선 물질을 접촉구내와 표면에서 균일하게 성장시킬 수 있어 1층 배선 이상인 다층금속배선에서도 적용할 수 있다. 한편, 텅스텐질화층의 구리확산에 대한 장벽특성이 우수하여 8nm 증착시 600℃/30분 그리고 25nm의 경우 790℃/30분까지 확산방지를 할 수 있으나, 텅스텐질화층은 확산경로를 제공하는 결정체이므로 두께 증가가 요구된다.
하지만, 본 발명과 같이 3상 비정질물질인 WSiN을 확산장벽층으로 형성하면 큰 두께 증가없이도 WN과 동일한 장벽 특성을 얻을 수 있다. 한편, 본 발명의 WSiN 확산장벽층을 텅스텐증착/SiH4 플러싱/암모니아원격플라즈마의 3단계 공정을 이용하지않고, 직접 화학증착법으로 형성하는 경우에는 파티클이 다량 발생하고, 원자층증착법으로 형성하는 경우에는 생산성이 감소하는 문제가 있다.
본 발명과 같이 텅스텐 증착/SiH4 플러싱/암모니아원격플라즈마처리의 3단계 과정을 구리의 확산방지에 필요한 두께까지 수차례 반복하여 실시하면, 3상의 비정질 WSiN 확산장벽층을 형성할 수 있으며, 화학증착법과 같은 파티클발생 문제가 없을뿐만 아니라 생산성 확보가 가능하다.
또한, 플라즈마를 이용하므로 450℃ 이하의 온도범위에서 3상의 비정질 WSiN 확산장벽층의 장벽특성 강화에 유리하다.
도 4a 내지 도 4e는 본 발명의 제2실시예에 따른 반도체장치의 제조 방법을 도시한 공정 단면도이다.
도 4a에 도시된 바와 같이, 게이트전극 또는 비트라인과 같은 단차물(52)이 형성된 실리콘기판(51) 상에 제1식각방호막(53a)을 형성한 후, 제1식각방호막(53a) 상에 제1층간절연막(54a)을 증착한다.
이어서, 제1층간절연막(54a) 상에 제2식각방호막(53b)을 형성한 후, 제2식각방호막(53b) 상에 제2층간절연막(54b)을 형성한다.
이어서, 2중 상감기술을 이용한 식각 공정으로, 먼저 제2식각방호막(53b)을 식각장벽으로 제2층간절연막(54b)을 식각하여 배선이 형성될 트렌치(55a)를 형성하고, 계속해서 제2식각방호막(53b), 제1층간절연막(54a), 제1식각방호막(53a)을 차례로 식각하여 실리콘기판(51) 및 단차물(52) 상부를 개방시키는 플러그가 형성될 접촉구(55b)를 형성한다.
다음으로, 접촉구(55b) 바닥에 형성된 자연산화막이나 접촉구(55b) 바닥에 잔류하는 불순물을 제거하기 위해 습식식각공정을 진행한다. 이때, 습식식각공정은 황산(H2SO4)에 5분동안 침지(Dip)시킨 후 다시 200:1로 희석된 불산(HF) 용액에 90초동안 침지시킨다.
다음에, 직진성이 우수한 고밀도플라즈마를 이용한 건식식각공정을 진행하여 접촉구(55b) 바닥에 잔류할 수 있는 자연산화막이나, 접촉구(55b)를 형성하기 위한 건식식각시 접촉구(55b) 바닥에 퇴적되어 잔류할 수 있는 CF와 같은 고분자층을 제거한다.
위와 같이, 접촉구(55b)를 형성한 후에 두번에 걸쳐 후처리공정을 진행해주면 접촉구(55b) 바닥의 표면을 자연산화막이나 불순물이 없이 깨끗하게 유지할 수 있다.
도 4b에 도시된 바와 같이, 고단차를 갖는 트렌치(55a)와 접촉구(55b)의 측벽에서의 단차피복성이 불량한 증착방법, 예를 들면 IMP(Ionized Metal Plasma), LTS(Long Through Sputtering) 또는 콜리메이터(Collimator) 방식과 같이 고단차 접촉구 내의 측벽에서의 단차피복성이 불량한 물리증착법 또는 플라즈마 증착 방법을 이용하여 전면에 오믹층(Ohmic layer, 56)을 형성한다. 여기서, 오믹층(56)은 접촉저항을 낮추기 위한 저저항 안정화 물질로서 바람직하게, Ti으로 형성한다.
다음으로, 오믹층(56) 상에 텅스텐이 증착되기 위한 시드층(Seed layer, 57)을 증착하는데, 이때, 시드층(57)은 실리콘층 또는 수소(H)를 함유한 비정질실리콘층[SiHx(0≤x≤4)]으로 형성한다.
예를 들어, 시드층(57)으로 사용할 비정질실리콘층은 실리콘기판(51)을 챔버로 이송한 후 400℃∼500℃로 실리콘기판(51)을 진공 중에서 가열한 상태에서 Ar/SiH4 가스를 흘려주면서(SiH4 플러싱 공정) 저압분위기(예, 1torr∼10torr)로 일정시간 유지하여 표면반응구간에서 형성한다.
위와 같이, SiH4 플러싱 공정을 통해 형성하는 시드층(57)인 비정질실리콘층 은 표면반응을 통해 증착하므로 단차피복성이 우수하다.
상기한 시드층(57)의 두께는 시간 및 온도에 따라 증가하며 후속공정에서 증착할 예정인 텅스텐층의 두께를 기준으로 하여 결정한다.
도 4c에 도시된 바와 같이, 실리콘환원반응을 이용하여 시드층(57) 상에 텅스텐층(58)을 증착한다. 즉, 육불화텅스텐(WF6) 가스를 시드층(57) 상부에 흘려주면 다음과 같은 실리콘환원반응이 일어나 텅스텐층(58)이 증착된다.
[실리콘환원반응 2]
2WF6(g) + 3Si(s)->2W(s) + 3SiF4(g)[온도≤400℃, 압력≤1torr]
상기 실리콘환원반응시, 하부에 존재하는 시드층(57)내의 실리콘(Si)은 증착되는 텅스텐층(58) 두께의 1.2∼1.3배 정도가 소모되며, 텅스텐층(58) 증착후에 일정 두께로 잔류한다.
위와 같이, 실리콘환원반응에 의해 증착된 텅스텐층(58)은 밀착층 역할을 한다.
한편, 실리콘환원반응으로 증착된 텅스텐층(58)의 내부 및 표면 상에 미반응한 육불화텅스텐(WF6) 및 SiF4, SiHF3 형태의 반응생성물이 흡착되어 잔류할 수 있는데, 이러한 흡착물들을 제거하기 위해 아르곤(Ar)과 수소(H2)를 적절히 혼합한 혼합가스를 일정 시간동안 텅스텐층(58) 상부에 노출시킨다.
상기한 텅스텐층(58)은 금속배선 재료가 구리일 경우 확산장벽층의 특성을 강화하기 위해 그 두께 증가가 요구된다.
도 4d에 도시된 바와 같이, 텅스텐층(58) 상부에 SiH4 기체를 노출시켜(SiH4 플러싱 공정) WSix 화합물을 형성하고, 그 후 500℃ 이하로 가열시킨 기판에 대해 암모니아 원격 플라즈마를 사용하여 플라즈마처리하면 텅스텐층(58)은 3상의 비정질화합물이면서 확산장벽층 역할을 하는 WSiN(58a)으로 변환된다. 한편, 플러싱 공정시 SiH4 외에 Si2H6를 사용할 수도 있다.
특히, 배선 재료가 구리인 경우 장벽층을 강화하기 위해 WSiN(58a)의 두께 증가가 요구되므로 실리콘환원반응에 의해 증착된 텅스텐층(58)의 경우, 실리콘 상에서 공정 조건에 따라 다르나, 셀프리미팅(Self-limiting)하는 특성이 있으므로 이를 이용하여 SiH4/WF6 단계적 반응으로 텅스텐 증착/SiH4 플러싱/암모니아원격플라즈마처리의 3단계 과정을 반복하여 WSiN(58a)을 형성한다.
그러나, 도 4c 및 도 4d에 도시된 텅스텐 증착/SiH4 플러싱/암모니아원격플라즈마의 3단계 과정을 반복하여 WSiN(58a)을 형성할 때, 290℃ 이상의 높은 온도에서 텅스텐을 증착하면 급격하게 증착속도가 증가하고, 그로 인해 텅스텐의 밀도가 감소된다. 예를 들어, 증착시 총압력(Ptot)이 0.5torr이고, 육불화텅스텐(WF6)의 유량이 15sccm, Ar의 유량이 2slm으로 할 때, 240℃의 증착온도에서는 증착속도가 1.1nm/min로 측정되지만, 290℃의 증착온도에서는 증착속도가 165nm/min로 측정되고, 350℃ 온도에서는 195nm/min로 측정된다.
위와 같이, 증착속도가 증가하면 접촉구(44)의 직경에 따라 연속막 형태를 갖는 텅스텐층(58)의 두께로 충분한 3nm 범위에서 정확한 박막 두께 조절이 어려워진다. 한편, 450℃ 이상에서는 [2WF6(g)+7Si(s)->2WSi2(s)+3SiF4(g)]에 의해 텅스텐실리사이드(WSix, x≤2)가 형성되어 비저항이 급격히 증가된다. 예를 들어, 텅스텐의 비저항은 5∼10μΩ-cm(TiN/TiW 밀착층 위), 31.7∼114μΩ-cm(236℃∼292℃, Si 기판 위)이지만, 텅스텐실리사이드의 비저항은 ∼500μΩ-cm(500℃, Si 기판 위) 정도로 매우 크다.
또한, 반응압력이 증가하면 셀프리미팅되는 텅스텐의 두께가 증가한다. 예컨대, 반응압력 Ptot이 0.5mtorr, 1.0mtorr, 2.0mtorr의 순서로 증가하면(이때, 증착온도는 345℃이고, WF6=20sccm, Ar=2slm), 셀프리미팅 두께 변화가 18nm, 32nm, 60nm로 변화한다.
위와 같이, 반응압력이 증착하여 셀프리미팅되는 텅스텐의 두께가 증가하므로, 산화막이 증착된 패턴없는 실리콘 기판 상에 SiH4를 노출시킬때 노출온도(400℃∼500℃), 리모트플라즈마(Remote plasma) 사용 유무 및 노출시간(10초∼600초)을 달리하여 노출한 후, 증착온도(200℃∼350℃)와 압력(1mtorr∼1torr)에 따른 텅스텐층의 증착속도 변화를 평가하여 최적공정조건을 산출해야 한다.
도 4e에 도시된 바와 같이, 구리증착법인 전기도금법(Electroplating)이나 화학증착법을 이용하여 WSiN(58a) 상에 트렌치(55a)와 접촉구(55b)를 매몰하는 구리층(59)를 형성한다. 여기서, 구리층(59)은 실리콘기판과 구리배선간 연결을 위한 매몰층(비아 또는 콘택) 역할을 겸하는 구리배선이다. 이하, 구리층(59)을 '구리배선층(59)'이라고 약칭하며, 구리배선층(59) 형성시 반응원으로는 [Cu(hfac)(TMVS)]을 이용한다.
만일, 증착된 구리배선층(59)의 표면거칠기가 나쁜 경우, 트렌치(55a) 및 접촉구(55b) 매몰에 필요한 최소한의 두께로 형성한 후 물리증착설비에서 리플로우 또는 저온/고온 2단계 물리증착방법을 이용하여 평탄화를 실시한다. 이때, 물리증착설비로의 이동을 위해 대기노출이 된 경우 자연산화막이 최소한의 두께로 구리층 표면에 형성되므로, 아르곤 플라즈마를 이용한 물리식각을 먼저 진행하여 자연산화막을 제거(대기노출 없이 진행된 경우는 생략)한 후에 리플로우 또는 저온/고온 2단계 물리증착공정을 진행한다.
이후, 구리배선층(59)에 대해 제2층간절연막(54b)의 표면이 드러날 때까지 CMP공정을 진행한 후 세정하고, 연속해서 구리배선층(59) 상에 반사방지막(60)인 TiN 또는 Ti/TiN을 물리증착법으로 형성하여 완전 평탄화된 신뢰성이 우수한 금속배선 구조를 형성한다.
상술한 제1,2실시예에서, 시드층과 WSiN을 형성하는 단계는 반응원들을 하나씩 단계적으로 반응실로 유입하거나, 각각의 반응원을 유입하는 사이에 불활성 기체를 일정 시간씩 유입시키는 방법을 사용하여, 단차피복성 향상과 막내 불순물 감소를 확보한다.
그리고, 텅스텐층 외에 몰리브덴(Mo) 또는 시드층 환원반응이 잘 일어나는 내열성 금속(Refractory metal)을 사용한다.
그리고, 실리사이드화합물을 3상의 확산장벽층으로 변환시키기 위한 원격플라즈마처리는 암모니아(NH3) 외에 히드라진(N2H4), 질소(N2)와 같이 질소를 포함하는 기체 분위기에서 진행하는데, 히드라진의 경우 반응성이 크기 때문에 플라즈마로 변환하지 않고 직접 반응시킬 수도 있다.
그리고, 접촉구에 매몰되는 금속배선은 구리층외에 알루미늄도 사용가능하다. 예컨대, 알루미늄을 사용할 때, 반응원으로는 DMAH(Di-Methyl Aluminum Hydride) 또는 MPA(Methyl Pyrrolidine Alane)를 사용한다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 본 발명은 다단계 반응기체 공급을 통해 표면 반응을 최대한 이용함에 동시에 금속막이 하부막의 종류와 상태에 따라 나타나는 선택적 증착 현상을 이용하여 500℃이하의 온도에서 확산장벽층으로 사용될 수 있는 금속막을 단차물이 형성된 기판 전면에 균일하게 증착하므로써, 설비 비용을 텅스텐 전면증착/식각 기술보다 현저히 낮출 수 있는 효과가 있고, 또한 물리 증착 및 화학 증착 설비들을 그대로 사용가능하므로 설비투자비용을 감소시킬 수 있는 효과가 있다.
또한, 본 발명은 플러그와 배선을 증착하는데 필요한 공정 단계수가 줄어들어 생산성과 수율의 증가를 구현할 수 있다.
그리고, 본 발명은 높은 종횡비를 갖는 고단차 미세 접속구를 포함하는 다층 배선 구조를 갖는 반도체 장치에서, 금속 배선의 위치에 상관 없이 접속구 매몰과 배선 형성이 가능하므로, 장치의 계속적인 미세화 추세와 무관하게 지속적으로 제품 생산 기술로 적용되어 제조 원가 절감 및 수율 향상을 구현할 수 있다.

Claims (20)

  1. 반도체 기판상에 층간 절연막을 형성하는 단계;
    상기 층간 절연막의 소정영역을 식각하여 접촉구를 형성하는 단계;
    상기 접촉구를 포함한 전면에 오믹층을 형성하는 단계;
    상기 오믹층 상에 시드층을 형성하는 단계;
    상기 시드층 상에 금속층 증착, 실리콘을 포함하는 가스의 플러싱 및 질소를 포함하는 가스의 원격플라즈마 처리를 반복 진행하여 3상의 비정질 확산장벽층을 형성하는 단계; 및
    상기 확산장벽층 상에 상기 접촉구를 매몰하는 금속배선을 형성하는 단계
    를 포함하는 반도체장치의 제조 방법.
  2. 제1항에 있어서,
    상기 확산장벽층을 형성하는 단계는,
    상기 시드층 상에 상기 시드층과의 실리콘환원반응을 이용한 표면반응을 통해 금속층을 증착하는 단계;
    상기 금속층에 대해 실리콘을 포함하는 가스의 플러싱을 진행하여 금속실리사이드 화합물을 형성하는 단계; 및
    상기 금속실리사이드 화합물에 대해 질소를 포함하는 가스의 원격플라즈마처 리를 진행하여 금속실리사이드질화물로 변환시키는 단계
    를 포함하는 것을 특징으로 하는 반도체장치의 제조 방법.
  3. 제2항에 있어서,
    상기 금속층을 증착하는 단계는,
    200℃∼350℃의 증착온도와 1mtorr∼1torr의 증착압력하에서 진행하는 것을 특징으로 하는 반도체장치의 제조 방법.
  4. 제2항에 있어서,
    상기 금속층은,
    텅스텐층, 몰리브덴(Mo) 또는 시드층 환원 반응이 일어나는 내열성 금속으로 형성하는 것을 특징으로 하는 반도체장치의 제조 방법.
  5. 제2항에 있어서,
    상기 원격플라즈마처리는,
    암모니아(NH3), 히드라진(N2H4) 또는 질소(N2)와 같이 질소를 포함하는 기체 분위기에서 진행하는 것을 특징으로 하는 반도체장치의 제조 방법.
  6. 제2항에 있어서,
    상기 실리콘을 포함하는 가스의 플러싱은,
    SiH4 가스 또는 Si2H6 가스를 이용하는 것을 특징으로 하는 반도체장치의 제조 방법.
  7. 제1항에 있어서,
    상기 시드층은,
    실리콘층 또는 수소를 함유하는 실리콘층으로 형성하는 것을 특징으로 하는 반도체장치의 제조 방법.
  8. 제7항에 있어서,
    상기 시드층은,
    400℃∼500℃에서 기판을 가열하면서 실리콘 함유 기체를 노출하여 증착하는 것을 특징으로 하는 반도체장치의 제조 방법.
  9. 제1항에 있어서,
    상기 시드층과 확산장벽층을 형성하는 단계는,
    반응원들을 하나씩 단계적으로 반응실로 유입하거나, 각각의 반응원을 유입하는 사이에 불활성 기체를 일정 시간씩 유입시키는 것을 특징으로 하는 반도체장치의 제조 방법.
  10. 제1항에 있어서,
    상기 금속배선을 형성하는 단계는,
    알루미늄 또는 구리로 형성하는 것을 반도체장치의 제조 방법.
  11. 제10항에 있어서,
    상기 알루미늄으로 형성시, 반응원은 DMAH 또는 MPA를 사용하는 것을 특징으로 하는 반도체장치의 제조 방법.
  12. 제10항에 있어서,
    상기 구리로 형성시, 반응원으로 [Cu(hfac)(TMVS)]을 이용하는 것을 특징으 로 하는 반도체장치의 제조 방법.
  13. 반도체 기판상에 층간 절연막을 형성하는 단계;
    상기 층간 절연막의 소정영역을 식각하여 접촉구를 형성하는 단계;
    상기 접촉구를 포함한 전면에 오믹층을 형성하는 단계;
    상기 오믹층 상에 시드층 역할을 하는 비정질실리콘층을 형성하는 단계;
    상기 비정질실리콘층 상에 텅스텐 증착, SiH4 플러싱 및 암모니아원격플라즈마 처리를 반복 진행하여 비정질 WSiN 확산장벽층을 형성하는 단계; 및
    상기 비정질 WSiN 확산장벽층 상에 상기 접촉구를 매몰하는 금속배선을 형성하는 단계
    를 포함하는 반도체장치의 제조 방법.
  14. 제13항에 있어서,
    상기 비정질 WSiN 확산장벽층을 형성하는 단계에서,
    상기 텅스텐 증착은, 200℃∼350℃의 증착온도와 1mtorr∼1torr의 증착압력하에서 진행하는 것을 특징으로 하는 반도체장치의 제조 방법.
  15. 제13항에 있어서,
    상기 비정질 WSiN 확산장벽층을 형성하는 단계에서,
    상기 SiH4 플러싱은, 400℃∼500℃에서 SiH4 가스를 노출시키는 것을 특징으로 하는 반도체장치의 제조 방법.
  16. 제13항에 있어서,
    상기 비정질실리콘층은,
    400℃∼500℃로 상기 실리콘기판을 진공 중에서 가열한 상태에서 Ar/SiH4 가스를 흘려주면서 1torr∼10torr로 일정시간 유지하여 형성하는 것을 특징으로 하는 반도체장치의 제조 방법.
  17. 제13항에 있어서,
    상기 비정질실리콘층과 비정질 WSiN 확산장벽층을 형성하는 단계는,
    반응원들을 하나씩 단계적으로 반응실로 유입하거나, 각각의 반응원을 유입하는 사이에 불활성 기체를 일정 시간씩 유입시키는 것을 특징으로 하는 반도체장치의 제조 방법.
  18. 제13항에 있어서,
    상기 금속배선을 형성하는 단계는,
    알루미늄 또는 구리로 형성하는 것을 반도체장치의 제조 방법.
  19. 제18항에 있어서,
    상기 알루미늄으로 형성시, 반응원은 DMAH 또는 MPA를 사용하는 것을 특징으로 하는 반도체장치의 제조 방법.
  20. 제18항에 있어서,
    상기 구리로 형성시, 반응원으로 [Cu(hfac)(TMVS)]을 이용하는 것을 특징으로 하는 반도체장치의 제조 방법.
KR1020050027381A 2005-03-31 2005-03-31 비정질 3상 확산장벽층을 이용한 반도체장치의 제조 방법 KR100578213B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050027381A KR100578213B1 (ko) 2005-03-31 2005-03-31 비정질 3상 확산장벽층을 이용한 반도체장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050027381A KR100578213B1 (ko) 2005-03-31 2005-03-31 비정질 3상 확산장벽층을 이용한 반도체장치의 제조 방법

Publications (1)

Publication Number Publication Date
KR100578213B1 true KR100578213B1 (ko) 2006-05-11

Family

ID=37181350

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050027381A KR100578213B1 (ko) 2005-03-31 2005-03-31 비정질 3상 확산장벽층을 이용한 반도체장치의 제조 방법

Country Status (1)

Country Link
KR (1) KR100578213B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100852602B1 (ko) * 2006-12-27 2008-08-14 동부일렉트로닉스 주식회사 배선 신뢰성 검증 방법 및 반도체 소자의 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100852602B1 (ko) * 2006-12-27 2008-08-14 동부일렉트로닉스 주식회사 배선 신뢰성 검증 방법 및 반도체 소자의 제조 방법

Similar Documents

Publication Publication Date Title
US7135403B2 (en) Method for forming metal interconnection line in semiconductor device
US7470612B2 (en) Method of forming metal wiring layer of semiconductor device
US6797608B1 (en) Method of forming multilayer diffusion barrier for copper interconnections
JP4615707B2 (ja) デュアルダマシン金属化方法
KR100623556B1 (ko) 상호 접속 구조 및 그 제조 방법
US20190378754A1 (en) Doping control of metal nitride films
US8372739B2 (en) Diffusion barrier for integrated circuits formed from a layer of reactive metal and method of fabrication
US8058728B2 (en) Diffusion barrier and adhesion layer for an interconnect structure
US20080242088A1 (en) Method of forming low resistivity copper film structures
US7727883B2 (en) Method of forming a diffusion barrier and adhesion layer for an interconnect structure
TWI694501B (zh) 防止銅擴散的介電/金屬阻障集成
KR100688055B1 (ko) 저온 장벽금속층을 이용한 금속배선 제조 방법
US6576543B2 (en) Method for selectively depositing diffusion barriers
US7709376B2 (en) Method for fabricating semiconductor device and semiconductor device
KR0185230B1 (ko) 금속배선 및 반도체장치
US20030073304A1 (en) Selective tungsten stud as copper diffusion barrier to silicon contact
KR100578213B1 (ko) 비정질 3상 확산장벽층을 이용한 반도체장치의 제조 방법
KR100753416B1 (ko) 반도체 소자의 제조방법
KR20040047503A (ko) 알루미늄 금속 배선 형성방법
KR100609049B1 (ko) 반도체 소자의 금속배선 형성방법
KR100551073B1 (ko) 펄스식 화학기상증착 방식을 이용한 박막 형성 방법
US7041582B2 (en) Method of manufacturing semiconductor device
KR100607756B1 (ko) 반도체 소자의 텅스텐 콘택 전극 제조 방법
KR20020048267A (ko) 반도체 소자의 금속 배선 형성 방법
KR100780627B1 (ko) 탄화된 질화장벽층을 구비한 반도체 소자 및 그의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110429

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee