KR100792433B1 - 반도체 소자 제조방법 - Google Patents

반도체 소자 제조방법 Download PDF

Info

Publication number
KR100792433B1
KR100792433B1 KR1020060121745A KR20060121745A KR100792433B1 KR 100792433 B1 KR100792433 B1 KR 100792433B1 KR 1020060121745 A KR1020060121745 A KR 1020060121745A KR 20060121745 A KR20060121745 A KR 20060121745A KR 100792433 B1 KR100792433 B1 KR 100792433B1
Authority
KR
South Korea
Prior art keywords
substrate
etching
amorphous carbon
barrier layer
film
Prior art date
Application number
KR1020060121745A
Other languages
English (en)
Other versions
KR20070106377A (ko
Inventor
남기원
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to US11/647,745 priority Critical patent/US7563702B2/en
Publication of KR20070106377A publication Critical patent/KR20070106377A/ko
Application granted granted Critical
Publication of KR100792433B1 publication Critical patent/KR100792433B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 랜딩 플러그(landing plug) 형성공정시 게이트 라인(gate line)을 구성하는 하드 마스크(hard mask) 손실을 방지할 수 있는 반도체 소자의 제조방법을 제공하기 위한 것으로, 이를 위해 본 발명은 최상부층으로 하드 마스크를 포함하는 복수의 게이트 라인이 형성된 기판을 제공하는 단계와, 상기 게이트 라인에 의해 형성된 상기 기판 상부의 단차를 따라 식각 장벽층을 형성하는 단계와, 상기 식각 장벽층을 포함하는 상기 기판 상부를 덮도록 층간 절연막을 형성하는 단계와, 상기 층간 절연막을 식각하여 상기 게이트 라인 사이에 형성된 상기 식각 장벽층을 노출시키는 단계와, 노출되는 식각 장벽층을 포함하는 상기 기판 상에 아모르퍼스 카본막을 형성하는 단계와, 상기 아모르퍼스 카본막 및 상기 식각 장벽층을 식각하여 상기 기판을 노출시키는 단계를 포함하는 반도체 소자 제조방법을 제공한다.
반도체 소자, 랜딩 플러그, 아모르퍼스 카본막, 하드마스크, 질화막

Description

반도체 소자 제조방법{METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE}
도 1a 내지 도 1d는 종래기술에 따른 반도체 소자 제조방법을 설명하기 위해 도시한 공정 단면도.
도 2a 및 도 2d는 본 발명의 실시예에 따른 반도체 소자 제조방법을 도시한 공정 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10, 30 : 기판 11, 31 : 게이트 절연막
12, 32 : 폴리 실리콘막 13, 33 : 텅스텐 실리사이드막
14, 34 : 하드마스크 질화막 15, 35 : 게이트 라인
16, 20 : 산화막 17 : 질화막
18, 38 : 층간 절연막 19, 39 : 콘택홀
36 : 버퍼 산화막 37 : 식각 장벽층
40 : 아모르퍼스 카본막
본 발명은 반도체 소자 제조기술에 관한 것으로, 특히 반도체 소자의 콘택 플러그(contact plug)로 기능하는 랜딩 플러그(landing plug)를 포함하는 반도체 소자 제조방법에 관한 것이다.
반도체 소자의 고집적화에 따라 비트라인 또는 캐패시터의 스토리지 노드 콘택(storage node contact) 공정시 충분한 공정 마진(margin)을 확보하기 위해, CMP(Chemical Mechanical Polishing) 공정에 의해 일종의 콘택 플러그인 랜딩 플러그를 형성하고 있다.
도 1a 내지 도 1d는 종래기술에 따른 랜딩 플러그를 포함하는 반도체 소자의 제조방법을 설명하기 위하여 도시한 공정 단면도이다.
먼저, 도 1a에 도시된 바와 같이, 반도체 기판(10) 상에 복수의 게이트 라인(15)을 형성한다. 이때, 게이트 라인(15)은 게이트 산화막(11), 폴리실리콘막(12), 텅스텐 실리사이드막(13) 및 하드 마스크용 질화막(14)이 적층된 구조로 이루어진다.
이어서, 게이트 라인(15)에 의해 형성된 기판(10) 상부의 단차를 따라 산화막(16)과 질화막(17)을 차례로 형성한다. 여기서, 질화막(17)은 랜딩 플러그가 형성될 콘택홀 형성공정시 자기정렬컨택(Self Aligned Contact, SAC)을 위한 식각 장벽층으로 기능한다.
이어서, 질화막(17)을 포함하는 기판(10)을 덮도록 층간 절연막(18)을 형성한다.
이어서, 도 1b에 도시된 바와 같이, 게이트 라인(15) 사이에 형성된 질화막(17)을 식각 장벽층으로 이용한 식각공정을 실시하여 층간 절연막(18)을 식각한다. 이로써, 질화막(17)이 노출되는 콘택홀(19)이 형성된다.
이어서, 도 1c에 도시된 바와 같이, 하드마스크 질화막(14)의 부족한 두께를 보상하기 위하여 콘택홀(19)을 포함하는 기판(10) 상부의 단차를 따라 버퍼 산화막(20)을 증착한다.
이어서, 도 1d에 도시된 바와 같이, 세정공정을 실시하여 일부 게이트 라인(15) 사이의 기판(10) 상부에 존재하는 산화막(20)을 제거한 후, 전면식각공정을 실시하여 콘택홀(19) 사이로 노출된 질화막(17) 및 산화막(16)을 차례로 식각한다. 이로써, 게이트 라인(15) 사이의 기판(10)을 노출시키는 개구부('O' 부위 참조)가 형성된다.
그러나, 상기한 전면식각공정시에는 산화막(16, 20)과 질화막(17, 14) 간의 식각 선택비를 1:1로 하여 식각공정을 실시하기 때문에 기판(10)을 노출시키기 위한 개구부(O) 형성과 함께 하드 마스크용 질화막(14)이 손실('L' 부위 참조)되어 이 부위에서 단락 또는 누설전류가 발생된다. 이로 인해 소자의 특성이 저하되는 문제가 발생된다.
이를 방지하기 위해서는 하드 마스크용 질화막(14) 자체의 두께를 증가시켜야 하지만, 하드 마스크용 질화막(14)의 두께가 증가하면 결국 종횡비가 증가하게 되어 게이트 라인(15) 형성 후 층간절연막을 증착할 시에 갭필(gap-fill) 마진 부족으로 인해 게이트 라인(15) 사이의 층간절연막 내에 보이드(void)가 발생하는 문 제점이 있다.
따라서, 본 발명은 상기한 종래기술의 문제점을 해결하기 위해 제안된 것으로서, 다음과 같은 목적들이 있다.
첫째, 본 발명은 반도체 소자의 랜딩 플러그 형성공정시 게이트 라인을 구성하는 하드 마스크 손실을 방지할 수 있는 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
둘째, 본 발명은 게이트 라인을 절연하기 위한 층간절연막 증착공정시 그 내부에 보이드가 발생하는 것을 방지할 수 있는 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 일 측면에 따른 본 발명은, 최상부층으로 하드 마스크를 포함하는 복수의 게이트 라인이 형성된 기판을 제공하는 단계와, 상기 게이트 라인에 의해 형성된 상기 기판 상부의 단차를 따라 식각 장벽층을 형성하는 단계와, 상기 식각 장벽층을 포함하는 상기 기판 상부를 덮도록 층간 절연막을 형성하는 단계와, 상기 층간 절연막을 식각하여 상기 게이트 라인 사이에 형성된 상기 식각 장벽층을 노출시키는 단계와, 노출되는 식각 장벽층을 포함하는 상기 기판 상에 아모르퍼스 카본막을 형성하는 단계와, 상기 아모르퍼스 카본막 및 상기 식각 장벽층을 식각하여 상기 기판을 노출시키는 단계를 포함하는 반도체 소자 제조방법을 제공한다.
본 발명에서는 반도체 소자의 랜딩 플러그 형성을 위한 전면식각공정시 기판과 함께 게이트 라인을 구성하는 하드마스크 질화막의 일부가 손실되는 것을 방지하기 위하여, 게이트 라인 형성 후 게이트 라인을 포함한 기판 상부의 단차를 따라 질화막, 산화막 및 반도체 기판에 대해 높은 식각 선택비를 갖는 아모르퍼스 카본(Amorphous Carbon)막을 증착한다.
특히, 아모르퍼스 카본막을 증착한 후 전면식각공정을 실시하여 게이트 라인 사이의 기판을 선택적으로 노출시키고 게이트 라인 상부에는 일정 두께의 아모르퍼스 카본막을 잔류시킴으로써 게이트 라인의 상층부를 구성하는 하드마스크 질화막이 손실되는 것을 방지할 수 있다.
또한, 본 발명에 따르면, 하드마스크 질화막 자체의 두께를 증가시키지 않으므로 하드마스크 질화막 자체의 두께를 증가시키는 경우 발생할 수 있는 층간절연막 내 보이드 발생을 방지할 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명한다. 또한, 도면들에 있어서, 층 및 영역들의 두께는 명확성을 기하기 위하여 과장되어진 것이며, 층이 다른 층 또는 기판 "상"에 있다고 언급되어지는 경우에 그것은 다른 층 또는 기판 상에 직접 형성될 수 있거나, 또는 그들 사이에 제3의 층이 개재될 수도 있다. 또한 명세서 전체에 걸쳐서 동일한 참조번호는 표시된 부분은 동일한 구성요소들을 나타낸다.
실시예
도 2a 내지 도 2d는 본 발명의 실시예에 따른 랜딩 플러그를 포함하는 반도체 소자 제조방법을 도시한 공정 단면도이다.
먼저, 도 2a에 도시된 바와 같이, 반도체 기판(30) 상에 복수의 게이트 라인(35)을 형성한다. 이때, 게이트 라인(35)은 게이트 산화막(31), 폴리실리콘막(32), 텅스텐 실리사이드막(33) 및 하드 마스크용 질화막(34)이 적층된 구조로 이루어진다. 여기서, 텅스텐 실리사이드막(33) 단층막 대신에 텅스텐/텅스텐 실리사이드막이 적층된 구조로도 형성할 수 있다.
이어서, 게이트 라인(35)에 의해 형성된 기판(30) 상부의 단차를 따라 산화막(36)을 형성한다.
이어서, 산화막(36) 상에 자기정렬콘택을 위해 식각 장벽층으로 기능하는 질화막(37)을 형성한다.
이어서, 질화막(37)을 포함하는 기판(30)을 덮도록 층간 절연막(38)을 형성한다.
이어서, 도 2b에 도시된 바와 같이, 랜딩 플러그가 형성될 콘택홀 형성용 마스크를 이용한 식각공정을 실시하여 층간 절연막(38)을 식각한다. 이때, 식각공정은 게이트 라인(35) 사이에 형성된 질화막(37)을 식각 장벽층으로 이용하여 선택적으로 층간 절연막(38)을 식각한다. 이로써, 질화막(37)이 노출되는 콘택홀(39)이 형성된다.
이어서, 도 2c에 도시된 바와 같이, 하드마스크 질화막(34)의 부족한 두께를 보상하기 위하여 콘택홀(39)을 포함하는 기판(30) 상부의 단차를 따라 불균일한 두께의 아모르퍼스 카본막(amorphous carbon)(40)을 도포(coating)한다. 이때, 아모르퍼스 카본막(40)은 게이트 라인(35) 사이의 기판(30) 상부와, 콘택홀(39)의 내측벽에서 게이트 라인(35) 상부에서보다 상대적으로 얇은 두께를 갖도록 도포한다. 바람직하게는, 아모르퍼스 카본막(40)은 전체적으로 500~1000Å의 두께 범위 내에서 도포하되, 게이트 라인(35) 사이의 기판(30) 상부 및 게이트 라인(35)의 양측벽, 즉 콘택홀(39)의 내측벽에서는 약 100Å 이하의 두께, 예컨대 10~100Å의 두께를 갖고 게이트 라인(35)의 상부에서는 적어도 300Å 이상의 두께를 갖도록 도포한다.
이때, 아모르퍼스 카본막(40)은 막 자체 특성상 완벽한 갭필 특성을 갖지 않고 오버행(overhang) 특성, 즉 콘택홀(39) 내부에서보다 게이트 라인(35) 상부에서 두껍게 도포되는 특성을 갖고 있으므로, 자연적으로 게이트 라인(35)의 양측벽 및 게이트 라인(35) 사이의 기판(30) 상부에서보다 게이트 라인(35) 상부에서의 두께가 더 두껍게 도포된다.
이어서, 도 2d에 도시된 바와 같이, 전면식각공정을 실시하여 기판(30)을 노출시키는 개구부('O' 부위 참조)를 형성한다. 특히, 이러한 전면식각공정시에는 건식식각방식으로 아모르퍼스 카본막(40):질화막(37):산화막(36)의 식각 선택비를 적어도 1:2:2 이상-아모르퍼스 카본막(40)에 대한 산화막(36) 및 질화막(37)의 식각 선택비가 2 이상-이 되도록 하여 실시해야 한다. 이로써, 게이트 라인(35) 상부에는 도시되진 않았지만 일정 두께의 아모르퍼스 카본막(40)이 잔류되고, 콘택홀(39) 내에 형성된 아모르퍼스 카본막(40), 질화막(37) 및 산화막(36)만이 선택적으로 제거된다.
이를 통해, 본 발명에서는 게이트 라인(35) 상부에서 일정 두께로 잔류하는 아모르퍼스 카본막(40)이 전면식각공정시 식각 방지막(barrier layer) 역할을 하게 되므로, 전면식각공정시 하드마스크 질화막(34)이 손실되는 것을 방지할 수 있다. 따라서, 자기정렬콘택 페일(fail)을 방지하여 반도체 소자의 신뢰성을 확보할 수 있다.
또한, 하드마스크 질화막(34) 자체의 두께를 종래기술에 대비하여 증가시키지 않아도 되므로 게이트 라인(35) 형성 후 증착되는 층간절연막 내 보이드가 발생하는 것을 억제할 수 있다.
상기한 전면식각공정의 구체적인 레시피(recipe)는 다음과 같다.
먼저, 전면식각공정시에는 일차로 N2, H2N2, H2 및 CH4 등의 폴리머(Polymer) 생성 가스를 단독적으로 사용하거나 이들의 혼합 가스를 사용하여 게이트 라인(35) 사이의 기판(30) 상부에 존재하는 아모르퍼스 카본막(40)을 선택적으로 식각한다. 이때, 게이트 라인(35) 사이의 기판(30) 상부에 존재하는 아모르퍼스 카본막(40)을 식각하면서 생성된 폴리머들은 도면에 도시하진 않았지만 게이트 라인(35)의 상부, 즉 아모르퍼스 카본막(40) 상부에 쌓이게 된다.
이어서, 불소(Fluorine)기 가스, 예컨대 CF4 또는 CHF3를 사용하여 아모르퍼스 카본막(40)의 식각으로 인해 노출된 질화막(37) 및 산화막(36)을 식각하여 제거한다. 이로써, 게이트 라인(35) 사이의 기판(30)을 노출시키는 개구부('O' 부위 참조)가 형성되고, 게이트 라인(35)의 상부 표면에는 일정 두께의 아모르퍼스 카본막(40)이 잔류하며 질화막(37) 및 산화막(36)이 게이트 라인(35)을 둘러싸고 잔류하게 된다.
이처럼 게이트 라인(35) 상부에 잔류하는 아모르퍼스 카본막(40)과 폴리머들은 게이트 라인(35) 사이에 존재하는 질화막(37) 및 산화막(36) 식각이 식각되는 동안 산화막(36) 및 질화막(37)에 대한 높은 식각 선택비를 갖게 되어 하드마스크 질화막(34)을 보호하는 역할을 한다.
또한, 게이트 라인(35) 사이의 기판(30)을 노출시키는 개구부('O' 부위 참조) 형성 후에도 하드마스크 질화막(34)의 부족한 두께 마진을 충분히 보상할 수 있다.
이후에는, 스트립(Strip) 공정을 실시하여 아모르퍼스 카본막(40)과 폴리머들을 제거한다.
본 발명의 기술 사상은 바람직한 실시예에서 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명은 이 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예들이 가능함을 이해할 수 있을 것이다.
이상에서 설명한 바와 같이, 본 발명에 의하면, 다음과 같은 효과들을 얻을 수 있다.
첫째, 본 발명에 의하면, 자기정렬콘택을 위한 식각 장벽층으로 기능하는 질화막이 노출되도록 콘택홀을 형성한 후 그 상부에 질화막 및 산화막과 높은 식각 선택비를 갖는 아모르퍼스 카본막을 도포한 다음, 전면식각공정을 실시함으로써 전면식각공정시 게이트 라인 상에 도포된 아모르퍼스 카본막이 게이트 라인의 상층부를 구성하는 하드 마스크용 질화막을 보호하여 하드 마스크용 질화막이 손실되는 것을 방지할 수 있다. 이를 통해 자기정렬콘택 페일을 방지하여 반도체 소자의 신뢰성을 확보할 수 있다.
둘째, 본 발명에 의하면, 종래기술에 대비하여 게이트 라인의 최상부층에 형성되는 하드 마스크용 질화막의 자체 두께를 증가시킬 필요가 없기 때문에 게이트 라인 형성 후 증착되는 층간 절연막 내에 보이드 및 심이 발생되는 것을 방지할 수 있다.

Claims (12)

  1. 최상부층으로 하드 마스크를 포함하는 복수의 게이트 라인이 형성된 기판을 제공하는 단계;
    상기 기판 상부의 단차를 따라 식각 장벽층을 형성하는 단계;
    상기 식각 장벽층을 포함하는 상기 기판 상부를 덮도록 층간 절연막을 형성하는 단계;
    상기 층간 절연막을 식각하여 상기 게이트 라인 사이에 형성된 상기 식각 장벽층을 노출시키는 단계;
    노출된 식각 장벽층을 포함하는 상기 기판 상에 아모르퍼스 카본막을 형성하는 단계; 및
    상기 아모르퍼스 카본막 및 상기 식각 장벽층을 식각하여 상기 기판을 노출시키는 단계
    를 포함하는 반도체 소자 제조방법.
  2. 제 1 항에 있어서,
    상기 아모르퍼스 카본막은 상기 게이트 라인 상부에서 상기 게이트 라인 사이의 상기 기판 상부와 상기 게이트 라인의 측벽부에서보다 더 두껍게 형성되는 반도체 소자 제조방법.
  3. 제 2 항에 있어서,
    상기 아모르퍼스 카본막은 상기 게이트 라인 사이의 상기 기판 상부와 상기 게이트 라인의 측벽부에서는 10~100Å의 두께로 형성되고, 상기 게이트 라인 상부에서는 적어도 300Å 이상의 두께로 형성되는 반도체 소자 제조방법.
  4. 제 1 항에 있어서,
    상기 기판을 노출시키는 단계는 상기 아모르퍼스 카본막에 대한 상기 식각 장벽층의 식각 선택비가 적어도 2배가 되도록 전면식각공정으로 실시하는 반도체 소자 제조방법.
  5. 제 1 항에 있어서,
    상기 식각 장벽층을 형성하는 단계 전, 상기 게이트 라인에 의해 형성된 상기 기판 상부의 단차를 따라 버퍼 산화막을 형성하는 단계를 더 포함하는 반도체 소자 제조방법.
  6. 제 5 항에 있어서,
    상기 기판을 노출시키는 단계는 상기 아모르퍼스 카본막에 대한 상기 식각 장벽층 및 상기 버퍼 산화막의 식각 선택비가 적어도 2배가 되도록 전면식각공정으로 실시하는 반도체 소자 제조방법.
  7. 제 6 항에 있어서,
    상기 식각 장벽층은 질화막으로 형성하는 반도체 소자 제조방법.
  8. 제 5 항에 있어서,
    상기 기판을 노출시키는 단계는,
    상기 아모르퍼스 카본막을 식각하는 단계; 및
    상기 식각 장벽층과 상기 버퍼 산화막을 식각하는 단계
    를 포함하는 반도체 소자 제조방법.
  9. 제 8 항에 있어서,
    상기 아모르퍼스 카본막을 식각하는 단계는 N2, H2N2, H2 및 CH4 가스를 단독으로 사용하거나 이들을 혼합한 혼합가스를 사용하여 실시하는 반도체 소자 제조방법.
  10. 제 8 항에 있어서,
    상기 아모르퍼스 카본막을 식각하는 단계는 상기 아모르퍼스 카본막의 식각으로 인해 발생된 폴리머들이 상기 게이트 라인의 상부에 쌓이도록 실시하는 반도체 소자 제조방법.
  11. 제 8 항에 있어서,
    상기 식각 장벽층과 상기 버퍼 산화막을 식각하는 단계는 불소기 가스를 사용하여 실시하는 반도체 소자 제조방법.
  12. 제 11 항에 있어서,
    상기 불소기 가스는 CF4 또는 CHF3를 사용하는 반도체 소자 제조방법.
KR1020060121745A 2006-04-28 2006-12-04 반도체 소자 제조방법 KR100792433B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US11/647,745 US7563702B2 (en) 2006-04-28 2006-12-28 Method for fabricating semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020060038785 2006-04-28
KR20060038785 2006-04-28

Publications (2)

Publication Number Publication Date
KR20070106377A KR20070106377A (ko) 2007-11-01
KR100792433B1 true KR100792433B1 (ko) 2008-01-10

Family

ID=39062365

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060121745A KR100792433B1 (ko) 2006-04-28 2006-12-04 반도체 소자 제조방법

Country Status (1)

Country Link
KR (1) KR100792433B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040059918A (ko) * 2002-12-30 2004-07-06 주식회사 하이닉스반도체 반도체 소자의 배선 형성방법
KR20050106916A (ko) * 2004-05-06 2005-11-11 주식회사 하이닉스반도체 확산방지막을 구비하는 반도체소자의 제조 방법
US6989058B2 (en) 2003-09-03 2006-01-24 International Business Machines Corporation Use of thin SOI to inhibit relaxation of SiGe layers
KR20060106866A (ko) * 2005-04-04 2006-10-12 삼성전자주식회사 다층 게이트 구조를 구비하는 반도체 소자 및 그 제조 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040059918A (ko) * 2002-12-30 2004-07-06 주식회사 하이닉스반도체 반도체 소자의 배선 형성방법
US6989058B2 (en) 2003-09-03 2006-01-24 International Business Machines Corporation Use of thin SOI to inhibit relaxation of SiGe layers
KR20050106916A (ko) * 2004-05-06 2005-11-11 주식회사 하이닉스반도체 확산방지막을 구비하는 반도체소자의 제조 방법
KR20060106866A (ko) * 2005-04-04 2006-10-12 삼성전자주식회사 다층 게이트 구조를 구비하는 반도체 소자 및 그 제조 방법

Also Published As

Publication number Publication date
KR20070106377A (ko) 2007-11-01

Similar Documents

Publication Publication Date Title
US8426269B2 (en) Method for fabricating semiconductor device
JP2004080044A (ja) トレンチ側壁のバッファー層を使用して半導体装置用金属配線を形成する方法及びそれにより製造された装置
US20150214234A1 (en) Semiconductor device and method for fabricating the same
KR20020076459A (ko) 반도체소자의 보더리스 콘택 형성방법
KR100505450B1 (ko) 다마신 공정을 이용한 반도체소자 제조 방법
US7563702B2 (en) Method for fabricating semiconductor device
KR100792433B1 (ko) 반도체 소자 제조방법
KR100953022B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR20060131144A (ko) 반도체 소자의 컨택 플러그 형성방법
KR100305026B1 (ko) 반도체소자의 제조방법
KR100875656B1 (ko) 반도체 소자 및 그 제조 방법
KR100868925B1 (ko) 반도체 소자의 소자분리막 형성방법
TWI512894B (zh) 金屬內連線結構及其製程
KR100681207B1 (ko) 반도체 소자의 콘택 플러그 형성방법
KR100772706B1 (ko) 반도체 소자의 콘택홀 제조 방법
KR100569523B1 (ko) 반도체소자의 비트라인 형성방법
KR20070098320A (ko) 반도체소자의 스토리지노드콘택홀 형성 방법
KR20070090359A (ko) 반도체 소자의 제조방법
KR20030018746A (ko) 반도체 소자의 금속배선 형성방법
KR20060131129A (ko) 반도체 소자 제조방법
KR20070082674A (ko) 반도체 소자의 제조방법
KR20060073112A (ko) 반도체 소자의 콘택 플러그 형성방법
KR20060128280A (ko) 반도체 소자 제조방법
KR20050001537A (ko) 플래쉬 메모리 소자의 금속배선 형성방법
KR20040008620A (ko) 하드마스크를 이용한 반도체소자의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111221

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20121224

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee