KR20030018746A - 반도체 소자의 금속배선 형성방법 - Google Patents
반도체 소자의 금속배선 형성방법 Download PDFInfo
- Publication number
- KR20030018746A KR20030018746A KR1020010053276A KR20010053276A KR20030018746A KR 20030018746 A KR20030018746 A KR 20030018746A KR 1020010053276 A KR1020010053276 A KR 1020010053276A KR 20010053276 A KR20010053276 A KR 20010053276A KR 20030018746 A KR20030018746 A KR 20030018746A
- Authority
- KR
- South Korea
- Prior art keywords
- contact
- film
- forming
- etching
- interlayer insulating
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02057—Cleaning during device manufacture
- H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
- H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 싱글 다마신(single damascene) 공정을 이용한 금속배선 공정에서 인접된 콘택 플러그와 금속배선간의 전기적 쇼트 발생을 방지할 수 있는 금속배선 형성방법을 개시하며, 개시된 본 발명의 금속배선 형성방법, 반도체 기판 상에 층간절연막을 형성하는 단계; 상기 층간졀연막을 선택적으로 식각하여 기판의 소정 부분을 노출시키는 콘택홀들을 형성하는 단계; 상기 각 콘택홀 벽면 상에 BOE 용액에 대한 식각 방지막을 형성하는 단계; 상기 콘택홀들을 BOE 용액으로 세정하는 단계; 상기 콘택홀들 내에 도전막을 매립시켜 콘택 플러그들을 형성하는 단계; 상기 콘택 플러그들을 포함한 층간절연막 상에 산화막을 증착하는 단계: 상기 산화막을 식각하여 각 콘택 플러그들을 개별적으로 노출시키는 트렌치들을 형성하는 단계; 및 상기 각 트렌치들 내에 금속막을 매립시키는 단계를 포함한다. 여기서, 상기 식각 방지막으로는 바람직하게 질화막이 이용될 수 있다.
Description
본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로, 보다 상세하게는, 싱글 다마신(single damascene) 공정을 이용한 금속배선 공정에서 인접된 메탈 플러그와 금속배선간의 전기적 쇼트 발생을 방지하기 위한 방법에 관한 것이다.
주지된 바와 같이, 금속배선은 금속막 상에 감광막 패턴을 형성한 후에 상기 감광막 패턴을 식각 장벽으로 하는 플라즈마 식각 공정으로 상기 금속막을 식각하는 방식으로 형성되어져 왔다. 그런데, 이 방법은 반도체 소자의 디자인 룰이 감소되고 있는 추세에서, 전기적 특성의 확보 및 공정 상의 신뢰성 확보 측면에서 그 이용에 어려움이 있다.
따라서, 상기와 같은 어려움을 해결하기 위해, 최근에는 싱글(single) 또는 듀얼(dual) 다마신(damascene) 공정을 이용하여 금속배선을 형성하고 있다.
상기 싱글 다마신 공정을 이용한 방식은, 우선, 층간절연막에 콘택홀을 형성한 후에 상기 콘택홀 내에 콘택 플러그를 형성하고, 그런다음, 상기 결과물 상에 콘택 플러그를 노출시키는 트렌치를 갖는 산화막을 형성하고, 이어서, 상기 트렌치를 매립하도록 금속막을 증착하며, 그리고나서, 상기 금속막의 CMP(Chemical Mechanical Polishing)를 수행하여 금속배선을 형성하는 방식이다.
이와 같은 싱글 다마신 공정을 이용할 경우, 플라즈마 식각에 의한 식각 데미지의 발생이 없으며, 특히, 소망하는 사이즈의 금속배선을 용이하게 형성할 수 있다는 잇점이 있다.
그러나, 싱글 다마신 공정을 이용한 종래의 금속배선 형성방법은 콘택 플러그를 형성하는 과정에서 콘택홀의 상부가 초기 형성 단계 보다 커지는 것으로 인해, 인접된 콘택 플러그와 금속배선간에 전기적 쇼트가 발생될 수 있다는 문제점이 있다.
자세하게, 도 1은 종래 기술에 따라 형성된 금속배선을 도시한 단면도로서, 도면부호 1은 반도체 기판, 2는 층간절연막, 3은 콘택홀, 4는 텅스텐 플러그, 5는 산화막, 6은 트렌치, 그리고, 7은 금속배선을 각각 나타낸다.
싱글 다마신 공정을 이용한 금속배선 공정에 있어서, 콘택홀(3)을 형성한 후에는 BOE 용액을 이용한 세정 공정을 수행하는 것이 일반적이다. 그런데, 상기 콘택홀(3)은 초기에 그 디자인 룰에 맞게 형성되지만, 상기 BOE 용액을 이용한 세정을 수행한 후에는 필연적으로 그 탑(top) 부분이 식각되는 현상이 발생된다. 즉, 층간절연막(2)의 재질인 산화막은 BOE 용액에 대해 20Å/초 정도의 식각 속도를 갖기 때문에, 도 1에서 점선으로 표시된 바와 같이 세정 과정에서 콘택홀(3) 탑 부분의 식각이 유발된다. 특히, 3세대 8M급 에스램의 제조시에는 3∼4회의 세정 공정이 수행되어야 하는 바, 콘택홀 탑 부분의 손상은 더욱 심할 것으로 예상된다.
이렇게 콘택홀(3)의 탑 부분이 손상되며, 상기 콘택홀 내에 매립되는 텅스텐 플러그(4)와 금속배선(7)간의 간격이 줄어들게 되며, 심한 경우, 이들간에 전기적 쇼트가 유발될 수 있다.
따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, BOE 용액을 이용한 세정 공정에 기인하는 인접된 콘택 플러그와 금속배선간의 전기적 쇼트 발생을 방지할 수 있는 반도체 소자의 금속배선 형성방법을 제공함에 그 목적이 있다.
도 1은 종래 기술에 따라 형성된 싱글 다마신 공정을 이용한 금속배선을 도시한 단면도.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 싱글 다마신 공정을 이용한 금속배선 형성방법을 설명하기 위한 공정별 단면도.
도 3a 및 도 3b는 본 발명의 다른 실시예에 따른 싱글 다만신 공정을 이용한 금속배선 형성방법을 설명하기 위한 공정별 단면도.
* 도면의 주요부분에 대한 부호의 설명 *
1 : 반도체 기판 2 : 층간절연막
3 : 콘택홀 4 : 텅스텐 플러그
5 : 산화막 6 : 트렌치
7 : 금속배선 10 : 질화막
상기와 같은 목적을 달성하기 위한 본 발명의 금속배선 형성방법, 반도체 기판 상에 층간절연막을 형성하는 단계; 상기 층간졀연막을 선택적으로 식각하여 기판의 소정 부분을 노출시키는 콘택홀들을 형성하는 단계; 상기 각 콘택홀 벽면 상에 BOE 용액에 대한 식각 방지막을 형성하는 단계; 상기 콘택홀들을 BOE 용액으로 세정하는 단계; 상기 콘택홀들 내에 도전막을 매립시켜 콘택 플러그들을 형성하는 단계; 상기 콘택 플러그들을 포함한 층간절연막 상에 산화막을 증착하는 단계: 상기 산화막을 식각하여 각 콘택 플러그들을 개별적으로 노출시키는 트렌치들을 형성하는 단계; 및 상기 각 트렌치들 내에 금속막을 매립시키는 단계를 포함한다.
또한, 상기와 같은 목적을 달성하기 위한 본 발명의 금속배선 형성방법은, 반도체 기판 상에 층간절연막 및 BOE 용액에 대한 식각 방지막을 차례로 형성하는 단계; 상기 식각 방지막 및 층간절연막을 식각하여 기판의 소정 부분을 노출시키는 콘택홀들을 형성하는 단계; 상기 콘택홀들을 BOE 용액으로 세정하는 단계; 상기 각 콘택홀들 내에 도전막을 매립시켜 콘택 플러그들을 형성하는 단계; 상기 콘택 플러그들을 포함한 층간절연막 상에 산화막을 증착하는 단계: 상기 산화막을 식각하여 각 콘택 플러그들을 개별적으로 노출시키는 트렌치들을 형성하는 단계; 및 상기 각 트렌치들 내에 금속막을 매립시키는 단계를 포함한다.
(실시예)
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명하도록 한다.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 금속배선 형성방법을 설명하기 위한 공정별 단면도로서, 이를 설명하면 다음과 같다.
도 2a를 참조하면, 소정의 하지층(도시안됨)이 구비된 반도체 기판(1)을 마련하고, 상기 반도체 기판(1) 상에 층간절연막(2)을 형성한다. 그런다음, 상기 층간절연막(2)의 일부분을 선택적으로 식각하여 기판(1)의 소정 부분들을 노출시키는 수 개의 콘택홀(3)을 형성한다. 이어서, 상기 층간절연막(2) 및 콘택홀(3)의 표면 상에 BOE 용액에 대해서 식각 내성을 갖는 식각 방지막, 예컨데, 질화막(10)을 50∼100Å 두께로 증착한다.
도 2b를 참조하면, 층간절연막(2)이 노출되도록 상기 질화막(10)을 블랭킷 식각하고, 이 결과로서, 상기 콘택홀(3)의 벽면 상에만 질화막(10)을 잔류시킨다. 그런다음, 플러그 임플란트(plug implant) 및 BOE 용액을 이용한 세정 공정을 차례로 수행한다. 이때, 상기 BOE 용액은 산화막은 식각할 수는 있으나, 질화막은 식각하지 못하는 특성을 갖으므로, 상기 BOE 용액을 이용한 세정시, 콘택홀(3) 탑 부분의 손상은 발생되지 않는다.
도 2c를 참조하면, 콘택홀들(3)이 완전히 매립되도록 상기 층간절연막(2) 상에 플러그용 도전막, 예컨데, 텅스텐막을 두껍게 증착하고, 공지의 CMP 공정으로 상기 텅스텐막을 연마하여 각 콘택홀(3) 내에 텅스텐 플러그(4)를 형성한다. 그런다음, 상기 텅스텐 플러그들(4)을 포함한 층간절연막(2) 상에 산화막(5)을 형성하고, 이 산화막(5)의 일부분을 선택적으로 식각하여 각 텅스텐 플러그들(4)을 노출시키면서 금속배선 형성 영역들을 한정하는 수 개의 트렌치(6)를 형성한다. 그리고나서, 상기 산화막(5) 상에 트렌치(6)를 완전 매립시키도록 소정의 금속막을 증착하고, 이어서, 상기 금속막을 CMP하여 각 텅스텐 플러그들(4)과 콘택되는 금속배선들(7)을 형성한다.
이와 같은 본 발명의 방법에 따르면, 콘택홀의 벽면 상에 BOE 용액에 대한 내식각성을 갖는 질화막을 형성한 것으로 인해, 상기 BOE 용액을 이용한 콘택홀의 세정시에 상기 콘택홀 탑 부분의 손상 유발이 야기되는 것을 방지할 수 있으며, 그래서, 본 발명의 방법은 최초의 디자인 룰대로 콘택홀 크기를 유지시킬 수 있는 바, 인접된 텅스텐 플러그와 금속배선간의 전기적 쇼트 발생을 방지할 수 있다.
도 3a 및 도 3b는 본 발명의 다른 실시예에 따른 금속배선 형성방법을 설명하기 위한 공정별 단면도로서, 이 실시예에 따른 금속배선 형성방법은 이전 실시예의 그것과 비교해서 식각 방지막인 질화막이 콘택홀 형성 이전에 형성된다.
즉, 도 3a에 도시된 바와 같이, 소정의 하지층이 형성된 반도체 기판(1) 상에 층간절연막(2)을 형성한 후, 상기 층간절연막(2) 상에 BOE 용액에 대한 식각 방지막으로서 질화막(10)을 300∼500Å 두께로 형성한다. 그런다음, 상기 질화막(10) 및 층간절연막(2)의 일부분을 선택적으로 식각하여 기판(1)의 소정 부분을 노출시키는 수 개의 콘택홀(3)을 형성하고, 이어서, 플러그 임플란트 및 BOE 용액을 이용한 세정 공정을 차례로 수행하고, 그리고나서, 텅스텐막의 증착 및 CMP 공정을 차례로 수행하여 각 콘택홀(3) 내에 텅스텐 플러그(4)를 형성한다.
다음으로, 이전 실시예와 동일하게, 도 3b에 도시된 바와 같이, 산화막(5)을 증착한 후, 이를 식각하여 각 텅스텐 플러그(4)를 노출시키는 트렌치들(6)을 형성하고, 그런다음, 각 트렌치(6) 내에 소정의 금속막을 매립시켜 금속배선(7)을 형성한다.
이 실시예에 따른 금속배선 형성방법에 있어서도 이전 실시예와 마찬가지로 질화막이 BOE 용액을 이용한 콘택홀의 세정시에 식각 방지막으로서 기능하는 바, 상기 콘택홀 탑 부분의 손상 유발은 방지할 수 있으며, 그래서, 인접된 텅스텐 플러그와 금속배선간의 전기적 쇼트 유발을 방지할 수 있게 된다.
이상에서와 같이, 본 발명은 금속 배선용 콘택홀의 측벽 또는 탑 부분의 측면에 BOE 용액에 대해 식각 내성을 갖는 식각 방지막을 형성함으로써, 상기 BOE 용액을 이용한 콘택홀의 세정시에 상기 콘택홀의 탑 부분이 손상되는 것을 방지할 수 있다. 따라서, 콘택 플러그와 금속배선간의 간격을 디자인 룰대로 유지시킬 수 있는 바, 이들간의 전기적 쇼트 유발을 방지할 수 있으며, 그래서, 소자의 제조수율을 개선시킬 수 있다.
또한, 식각 방지막의 형성을 통해 콘택 플러그와 금속배선간의 전기적 쇼트 발생을 방지할 수 있는 바, 상기 콘택 플러그와 금속배선간의 간격을 줄일 수 있으며, 그래서, 고집적화가 가능하게 된다.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.
Claims (7)
- 반도체 기판 상에 층간절연막을 형성하는 단계;상기 층간졀연막을 선택적으로 식각하여 기판의 소정 부분을 노출시키는 콘택홀들을 형성하는 단계;상기 각 콘택홀 벽면 상에 BOE 용액에 대한 식각 방지막을 형성하는 단계;상기 콘택홀들을 BOE 용액으로 세정하는 단계;상기 콘택홀들 내에 도전막을 매립시켜 콘택 플러그들을 형성하는 단계;상기 콘택 플러그들을 포함한 층간절연막 상에 산화막을 증착하는 단계:상기 산화막을 식각하여 각 콘택 플러그들을 개별적으로 노출시키는 트렌치들을 형성하는 단계; 및상기 각 트렌치들 내에 금속막을 매립시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제 1 항에 있어서, 상기 각 콘택홀들 벽면 상에 BOE 용액에 대한 식각 방지막을 형성하는 단계는, 상기 층간절연막 및 콘택홀들 표면 상에 식각 방지막을 증착하는 단계; 및 상기 층간절연막이 노출되도록 상기 식각 방지막을 블랭킷 식각하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제 1 항에 있어서, 상기 식각 방지막은 질화막인 것을 특징으로 하는 반도체소자의 금속배선 형성방법.
- 제 3 항에 있어서, 상기 질화막은 50∼100Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 반도체 기판 상에 층간절연막 및 BOE 용액에 대한 식각 방지막을 차례로 형성하는 단계;상기 식각 방지막 및 층간절연막을 식각하여 기판의 소정 부분을 노출시키는 콘택홀들을 형성하는 단계;상기 콘택홀들을 BOE 용액으로 세정하는 단계;상기 각 콘택홀들 내에 도전막을 매립시켜 콘택 플러그들을 형성하는 단계;상기 콘택 플러그들을 포함한 층간절연막 상에 산화막을 증착하는 단계:상기 산화막을 식각하여 각 콘택 플러그들을 개별적으로 노출시키는 트렌치들을 형성하는 단계; 및상기 각 트렌치들 내에 금속막을 매립시키는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제 5 항에 있어서, 상기 식각 방지막은 질화막인 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
- 제 6 항에 있어서, 상기 질화막은 300∼500Å 두께로 형성하는 것을 특징으로 하는 반도체 소자의 금속배선 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010053276A KR20030018746A (ko) | 2001-08-31 | 2001-08-31 | 반도체 소자의 금속배선 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020010053276A KR20030018746A (ko) | 2001-08-31 | 2001-08-31 | 반도체 소자의 금속배선 형성방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20030018746A true KR20030018746A (ko) | 2003-03-06 |
Family
ID=27721851
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020010053276A KR20030018746A (ko) | 2001-08-31 | 2001-08-31 | 반도체 소자의 금속배선 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20030018746A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7332427B2 (en) | 2003-12-29 | 2008-02-19 | Samsung Electronics Co., Ltd. | Method of forming an interconnection line in a semiconductor device |
-
2001
- 2001-08-31 KR KR1020010053276A patent/KR20030018746A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7332427B2 (en) | 2003-12-29 | 2008-02-19 | Samsung Electronics Co., Ltd. | Method of forming an interconnection line in a semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6910907B2 (en) | Contact for use in an integrated circuit and a method of manufacture therefor | |
| KR20060125063A (ko) | 반도체 소자의 제조 방법 | |
| KR100342639B1 (ko) | 반도체 구조물의 제조 방법 | |
| KR100315039B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20030018746A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100528070B1 (ko) | 콘택 플러그 및 스텍 비아 제조 방법 | |
| CN111463169B (zh) | 半导体装置的制造方法 | |
| KR100278274B1 (ko) | 반도체장치의스택콘택형성방법 | |
| KR100784074B1 (ko) | 반도체 소자의 비트 라인 형성 방법 | |
| KR100681207B1 (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| KR20040080599A (ko) | 반도체 소자의 콘택 플러그 형성방법 | |
| KR100325601B1 (ko) | 반도체 소자의 접촉구 형성 방법 | |
| KR100327581B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100728968B1 (ko) | 반도체 소자의 제조방법 | |
| KR100582372B1 (ko) | 대머신 타입 금속배선 형성방법 | |
| KR100792433B1 (ko) | 반도체 소자 제조방법 | |
| KR100552835B1 (ko) | 반도체소자의 금속 플러그 형성방법 | |
| KR100641488B1 (ko) | 반도체 소자의 콘택 제조 방법 | |
| KR20000043099A (ko) | 반도체 소자의 도전층 배선 형성 방법 | |
| KR100269662B1 (ko) | 반도체 장치의 도전체 플러그 형성 방법 | |
| KR100260522B1 (ko) | 반도체소자의콘택홀매립방법 | |
| KR20070090359A (ko) | 반도체 소자의 제조방법 | |
| KR20030002530A (ko) | 금속 배선 형성 방법 | |
| KR20020011227A (ko) | 반도체 소자의 제조 방법 | |
| KR20000043219A (ko) | 반도체소자의 콘택 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |