KR20070090359A - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR20070090359A
KR20070090359A KR1020060019984A KR20060019984A KR20070090359A KR 20070090359 A KR20070090359 A KR 20070090359A KR 1020060019984 A KR1020060019984 A KR 1020060019984A KR 20060019984 A KR20060019984 A KR 20060019984A KR 20070090359 A KR20070090359 A KR 20070090359A
Authority
KR
South Korea
Prior art keywords
insulating film
contact hole
drain contact
insulation layer
voids
Prior art date
Application number
KR1020060019984A
Other languages
English (en)
Inventor
조직호
홍승희
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020060019984A priority Critical patent/KR20070090359A/ko
Publication of KR20070090359A publication Critical patent/KR20070090359A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 제조방법에 관한 것으로, 소정의 구조가 형성된 반도체 기판 상부에 제1 층간 절연막, 절연막 및 제2 층간 절연막을 순차적으로 형성하는 단계와, 상기 반도체 기판의 소정 영역이 노출되도록 상기 제2 층간 절연막, 절연막 및 제1 층간 절연막을 식각하여 콘택홀을 형성하는 단계와, 습식 식각 공정을 실시하여 상기 절연막의 일부를 돌출시키는 단계와, 상기 콘택홀이 매립되도록 전체 구조 상부에 폴리실리콘막을 형성한 후 상기 절연막까지 연마하여 보이드가 노출되지 않는 콘택 플러그를 형성하는 단계를 포함함으로써 콘택 플러그 형성시 보이드(void)가 노출되는 것을 방지하여 상부 배선과 콘택 플러그 간의 반응을 억제할 수 있다.
콘택 플러그, 질화막, 보이드

Description

반도체 소자의 제조방법{Method of manufacturing a semiconductor device}
도 1a 내지 도 1d는 본 발명의 일 실시 예에 따른 반도체 소자의 제조방법을 설명하기 위해 도시한 소자의 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 반도체 기판 102 : 제1 층간 절연막
104 : 절연막 106 : 제2 층간 절연막
108 : 포토레지스트 패턴 110 : 드레인 콘택홀
112 : 폴리실리콘막 114 : 드레인 콘택 플러그
116 : 확산 방지막
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히, 하부 구조와 상부 배선을 연결시키는 드레인 콘택 플러그 형성시 보이드(void)가 노출되는 것을 방지 하여 상부 배선과 드레인 콘택 플러그 간의 반응을 억제하기 위한 반도체 소자의 제조방법에 관한 것이다.
소자가 고집적화되어 감에 따라 하부소자와 상부 배선 사이의 다층 구조로 인하여 콘택의 높이가 증가하게 된다. 이에 대한 반도체 소자의 제조방법을 설명하면 다음과 같다.
소정의 구조가 형성된 반도체 기판 상부에 층간 절연막 및 포토레지스트 패턴을 형성한 후 포토레지스트 패턴을 마스크로 층간 절연막을 식각하여 드레인 콘택홀을 형성한다. 이때, 드레인 콘택홀 상부 측면에 남아 있는 폴리머(polymer)로 인하여 이온 결함이 발생하고, 이로 인하여 드레인 콘택홀 내에 보우잉(bowing)이 발생하게 된다. 보우잉이 발생된 드레인 콘택홀 내부의 상부 영역은 네거티브 프로파일(negative profile)을 갖는다. 이는 층간 절연막의 두께를 낮게 증착하여도 드레인 콘택홀 형성시 드레인 콘택홀 상부 측면에 잔류하는 폴리머로 인하여 상기와 같이 동일하게 보우잉 현상이 발생된다.
포토레지스트 패턴을 제거한 후 드레인 콘택홀이 매립되도록 전체 구조 상부에 폴리실리콘막을 형성한다. 이때, 폴리실리콘막 형성시 네거티브 프로파일을 갖는 영역에서 보이드가 발생한다. 폴리실리콘막을 연마하여 드레인 콘택 플러그를 형성한다. 이때, 드레인 콘택홀 상부에 형성된 네거티브 프로파일을 없애기 위해 과도 연마하여 층간 절연막을 일부 제거한다. 전체 구조 상부에 확산 방지막을 형성한다. 이때, 확산 방지막은 스텝 커버리지(step coverage)는 낮지만, 저항 특성이 우수한 PVD(Physical Vapor Deposition)방법을 이용하여 형성한다. 확산 방지막 상부에 알루미늄 또는 텅스텐막으로 이루어진 상부 배선을 형성한다.
그러나, 상기와 같은 방법으로 드레인 콘택 플러그를 형성하면, 연마 공정시 보이드가 과도하게 오픈 되고, 드레인 콘택 플러그 상부에 형성된 확산 방지막은 낮은 스텝 커버리지 특성으로 인하여 보이드를 완전히 매립하지 못한다. 이와 같이, 보이드가 오픈된 상태에서 텅스텐막으로 이루어진 상부 배선을 형성할 경우, WF6에 의해 드레인 콘택 플러그가 어택(attack)을 받는다. 또한, 알루미늄으로 이루어진 상부 배선을 형성할 경우, 후속의 열 공정에 의해 스파이킹(spiking)의 문제점이 발생하여 배선이 단락된다.
이를 해결하기 위해 스텝 커버리지 특성이 우수한 MOCVD(Metal Organic Chemical Vapor Deposition) 방법을 이용하여 티타늄 질화막(TiN)인 확산 방지막을 형성하였다.
그러나, MOCVD 방법을 이용한 티타늄질화막(TiN)은 증착 가스로 카본(carbon)이 함유된 유기(organic) 소오스를 사용하기 때문에 미반응된 불순물이 존재하게 된다. 이로 인해, 상부 배선의 저항 특성에 악영향을 미쳐 상부 배선의 물질 두께를 증가시켜야 한다.
상술한 문제점을 해결하기 위해 안출된 본 발명의 목적은 보우잉이 발생하는 영역에 돌출된 질화막을 형성하여 드레인 콘택 플러그 형성시 보이드가 노출되는 것을 방지하여 상부 배선과 드레인 콘택 플러그 간의 반응을 억제하기 위한 반도체 소자의 제조방법을 제공하는 데 있다.
본 발명의 일 실시 예에 따른 반도체 소자의 제조방법은, 소정의 구조가 형성된 반도체 기판 상부에 제1 층간 절연막, 절연막 및 제2 층간 절연막을 순차적으로 형성하는 단계와, 상기 반도체 기판의 소정 영역이 노출되도록 상기 제2 층간 절연막, 절연막 및 제1 층간 절연막을 식각하여 콘택홀을 형성하는 단계와, 습식 식각 공정을 실시하여 상기 절연막의 일부를 돌출시키는 단계와, 상기 콘택홀이 매립되도록 전체 구조 상부에 폴리실리콘막을 형성한 후 상기 절연막까지 연마하여 보이드가 노출되지 않는 콘택 플러그를 형성하는 단계를 포함하는 반도체 소자의 제조방법을 제공한다.
이하, 첨부된 도면을 참조하여 본 발명의 일 실시 예를 상세히 설명하면 다음과 같다.
도 1a 내지 도 1d는 본 발명의 일 실시 예에 따른 반도체 소자의 제조방법을 설명하기 위해 순차적으로 도시한 소자의 단면도이다.
도 1a를 참조하면, 소자분리막, 게이트, 소오스 및 드레인을 포함한 소정의 구조가 형성된 반도체 기판(100) 상부에 식각 방지막(미도시), 제1 층간 절연막(102)을 형성한 후 CMP(Chemical Mechanical Polishing) 공정을 실시하여 평탄화시 킨다. 이때, 식각 방지막은 질화막으로 형성하고, 제1 층간 절연막(102)은 HDP 산화막을 이용하여 형성한다. 사진 및 식각 공정으로 제1 층간 절연막(102) 및 식각 방지막을 식각하여 소오스 콘택홀(미도시)을 형성한다.
소오스 콘택홀이 매립되도록 전체 구조 상부에 제1 폴리실리콘막을 증착한 후 제1 층간 절연막(102)이 노출되도록 연마하여 소오스 콘택 플러그를 형성한다. 전체 구조 상부에 절연막(104), 제2 층간 절연막(106) 및 포토레지스트 패턴(108)을 순차적으로 형성한다. 이때, 절연막(104)은 질화막으로 형성하고, 제2 층간 절연막(106)은 HDP 산화막 또는 PE-TEOS를 이용하여 형성한다.
포토레지스트 패턴(108)을 마스크로 제2 층간 절연막(106), 절연막(104) 및 제1 층간 절연막(102)을 식각하여 드레인 콘택홀(110)을 형성한다. 이때, 드레인 콘택홀(110) 상부 측면에 남아 있는 폴리머로 인하여 이온 결함이 발생하고, 이로 인하여 드레인 콘택홀(110) 내에 보우잉이 발생하게 된다. 보우잉이 발생된 드레인 콘택홀(110) 내부는 네거티브 프로파일을 갖는다.
도 1b를 참조하면, 포토레지스트 패턴(108)을 제거한 후 클리닝 공정을 실시한다. 이후, 습식 식각 공정을 실시하여 드레인 콘택홀(110) 내부의 절연막(104) 부분이 일부 돌출되게 한다. 이때, 절연막(104) 부분이 일부 돌출되는 것은 질화막인 절연막(104)이 산화막인 제1 및 제2 층간 절연막(102 및 106)에 비해 식각 선택비가 낮기 때문이다.
도 1c를 참조하면, 드레인 콘택홀(110)이 매립되도록 전체 구조 상부에 제2 폴리실리콘막(112)을 형성한다. 이때, 드레인 콘택홀(110) 매립시 보이드가 발생하 는데, 보이드는 절연막(104)을 기점으로 하여 드레인 콘택홀(110) 상부와 하부로 나뉘어 발생하게 된다.
도 1d를 참조하면, 절연막(104)까지 연마 공정을 실시하여 드레인 콘택 플러그(114)를 형성한다. 이때, 절연막(104) 상부에 형성된 보이드는 제거되고, 절연막(104) 하부에 형성된 보이드는 오픈 되지 않거나, 작게 오픈 된다. 전체 구조 상부에 스퍼터링(sputtering) 방법으로 확산 방지막(116)을 형성한 후 확산 방지막(116) 상부에 상부 배선(미도시)을 형성한다.
상술한 바와 같이, 보이드가 오픈되지 않거나, 작게 오픈됨으로써 스퍼터링(sputtering) 방법으로 확산 방지막(116)을 형성하여도 드레인 콘택 플러그(114)와 상부 배선 간의 반응을 억제할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주지하여야 한다. 또한, 본 발명의 기술 분야에서 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
상술한 바와 같이 본 발명의 효과는 다음과 같다.
첫째, 보우잉이 발생하는 영역에 돌출된 질화막을 형성하여 드레인 콘택홀 매립시 보이드가 절연막을 기점으로 상부와 하부로 나뉘어 형성되도록 함으로써 연 마 공정시 보이드가 노출되는 것을 방지할 수 있다.
둘째, 보이드가 노출되는 것을 방지함으로써 상부 배선과 드레인 콘택 플러그 간의 반응을 억제할 수 있다.

Claims (4)

  1. 소정의 구조가 형성된 반도체 기판 상부에 제1 층간 절연막, 절연막 및 제2 층간 절연막을 순차적으로 형성하는 단계;
    상기 반도체 기판의 소정 영역이 노출되도록 상기 제2 층간 절연막, 절연막 및 제1 층간 절연막을 식각하여 콘택홀을 형성하는 단계;
    습식 식각 공정을 실시하여 상기 절연막의 일부를 돌출시키는 단계; 및
    상기 콘택홀이 매립되도록 전체 구조 상부에 폴리실리콘막을 형성한 후 상기 절연막까지 연마하여 보이드가 노출되지 않는 콘택 플러그를 형성하는 단계를 포함하는 반도체 소자의 제조방법.
  2. 제1항에 있어서, 상기 절연막은 질화막으로 형성하는 반도체 소자의 제조방법.
  3. 제1항에 있어서, 상기 드레인 콘택홀 매립시 상기 보이드는 상기 절연막을 기점으로 상부와 하부로 나뉘어 형성되는 반도체 소자의 제조방법.
  4. 제1항 또는 제3항에 있어서, 상기 연마 공정시 상기 절연막의 상부에 형성된 상기 보이드는 제거되는 반도체 소자의 제조방법.
KR1020060019984A 2006-03-02 2006-03-02 반도체 소자의 제조방법 KR20070090359A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060019984A KR20070090359A (ko) 2006-03-02 2006-03-02 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060019984A KR20070090359A (ko) 2006-03-02 2006-03-02 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR20070090359A true KR20070090359A (ko) 2007-09-06

Family

ID=38688768

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060019984A KR20070090359A (ko) 2006-03-02 2006-03-02 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR20070090359A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9337420B2 (en) 2013-06-21 2016-05-10 SK Hynix Inc. Variable resistance memory device and method of manufacturing the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9337420B2 (en) 2013-06-21 2016-05-10 SK Hynix Inc. Variable resistance memory device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
JP4347637B2 (ja) トレンチ側壁のバッファー層を使用して半導体装置用金属配線を形成する方法及びそれにより製造された装置
KR20180042591A (ko) 반도체 소자의 제조 방법
US7575997B2 (en) Method for forming contact hole of semiconductor device
KR20100008942A (ko) 반도체 소자 및 그 제조 방법
KR100831981B1 (ko) 반도체 소자의 콘택플러그 제조 방법
KR20070090359A (ko) 반도체 소자의 제조방법
KR100953022B1 (ko) 반도체 소자의 콘택 플러그 형성방법
TWI512894B (zh) 金屬內連線結構及其製程
KR100832018B1 (ko) 반도체 소자 및 그 제조 방법
KR100784074B1 (ko) 반도체 소자의 비트 라인 형성 방법
KR20100013948A (ko) 반도체 소자 및 그 제조 방법
KR100672169B1 (ko) 반도체 소자의 제조 방법
US7326632B2 (en) Method for fabricating metal wirings of semiconductor device
KR20110047815A (ko) 반도체장치 제조 방법
KR20080014201A (ko) 반도체 소자 및 그 제조 방법
KR20050058637A (ko) 살리사이드를 갖는 반도체 소자 제조 방법
US20090045518A1 (en) Semiconductor device and method for fabricating the same
KR100792433B1 (ko) 반도체 소자 제조방법
KR100800728B1 (ko) 반도체 소자의 금속배선 형성방법
KR100849773B1 (ko) 반도체 소자의 제조 방법
CN117276188A (zh) 半导体结构及其形成方法
KR20110000923A (ko) 반도체 소자 및 그 제조 방법
KR20080038845A (ko) 반도체 소자의 제조방법
KR20030002623A (ko) 다마신 공정을 이용한 반도체 소자의 제조방법
KR20050069575A (ko) 반도체 소자의 게이트 전극 형성방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination