KR20110047815A - 반도체장치 제조 방법 - Google Patents

반도체장치 제조 방법 Download PDF

Info

Publication number
KR20110047815A
KR20110047815A KR1020090104588A KR20090104588A KR20110047815A KR 20110047815 A KR20110047815 A KR 20110047815A KR 1020090104588 A KR1020090104588 A KR 1020090104588A KR 20090104588 A KR20090104588 A KR 20090104588A KR 20110047815 A KR20110047815 A KR 20110047815A
Authority
KR
South Korea
Prior art keywords
film
etching
layer
sacrificial
barrier
Prior art date
Application number
KR1020090104588A
Other languages
English (en)
Inventor
신창희
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090104588A priority Critical patent/KR20110047815A/ko
Publication of KR20110047815A publication Critical patent/KR20110047815A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0338—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
    • H01L21/28132—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects conducting part of electrode is difined by a sidewall spacer or a similar technique, e.g. oxidation under mask, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 값비싼 포토공정을 사용하지 않으면서도 특정영역을 오버레이문제없이 오픈시킬 수 있는 반도체장치 제조 방법을 제공하기 위한 것으로, 본 발명의 반도체장치 제조 방법은 반도체기판을 식각하여 복수의 트렌치를 형성하는 단계; 상기 반도체기판의 상부에 돌출부를 형성하도록 상기 트렌치 내부에 일부 갭필된 희생막을 형성하는 단계; 상기 희생막을 포함한 전면에 경사증착법(Tilt deposition)을 이용하여 식각장벽막을 형성하는 단계; 상기 식각장벽막을 일부 식각하여 상기 희생막의 표면을 노출시키는 식각장벽막패턴을 형성하는 단계; 및 상기 식각장벽막패턴을 식각배리어로 하여 상기 희생막을 식각하여 상기 트렌치의 일측 측벽을 오픈시키는 단계를 포함하고, 상술한 본 발명은 특정부위를 오픈시키기 위해 값비싼 포토장비를 사용하지 않아도 되므로 비용을 절감할 수 있는 효과가 있으며, 또한, 마스크 공정이 생략되므로써 공정의 수를 줄일 수 있을뿐만 아니라 식각장벽막패턴에 자기정렬되어 오픈영역이 형성되므로 오버레이 문제가 없다.
트렌치, 경사증착방법, 물리기상증착법, 언도우프드층, 트렌치, 식각장벽막

Description

반도체장치 제조 방법{METHOD OF MANUFACTURING SEMICONDUCTOR DEVICE}
본 발명은 반도체장치 제조방법에 관한 것으로서, 특히 마스크(Mask)를 사용하지 않고 일측 측벽을 오픈시킬 수 있는 반도체장치 제조 방법에 관한 것이다.
반도체장치 제조 공정시 특정영역(예, 콘택영역 등)을 오픈시키는 방법으로는 주로 마스크(Mask) 공정을 이용하는 것이 일반적이다.
도 1a 내지 도 1e은 종래기술에 따른 반도체장치 제조 방법을 도시한 도면이다.
도 1a에 도시한 바와 같이, 반도체 기판(10) 상부에 패드 절연막(11), 하드 마스크막(12), 비정질카본막(13), 실리콘산화질화막(14), 반사방지막(15)을 차례로 증착한 후, 반사방지막(15) 상부에 감광막 패턴(16)을 형성한다.
도 1b에 도시된 바와 같이, 감광막 패턴(16)을 마스크로 반사방지막(15), 실리콘산화질화막(14), 비정질카본막(13) 및 하드 마스크막(12)을 차례로 식각하여 트렌치를 형성시킬 영역의 패드 절연막(11)이 오픈되도록 한다. 이후에 하드 마스 크막(12) 상부의 구성물인 감광막 패턴(16), 반사방지막(15), 실리콘산화질화막(14), 비정질카본막(13)을 제거한다.
이어서, 패터닝된 하드 마스크막(12)을 마스크로 패드 절연막(11)과 반도체 기판(10)을 소정 깊이 식각하여 트렌치(17)를 형성한다.
도 1c에 도시한 바와 같이, 트렌치(17) 표면의 반도체 기판(10)에 측벽산화막(18)을 형성한다.
이어서, 측벽산화막(18) 및 하드 마스크막(12)을 포함한 전면에 제1라이너막(19)을 형성한다.
도 1d에 도시한 바와 같이, 트렌치(17)를 채우도록 트렌치(17)를 포함한 제1라이너막(19) 상에 희생막(20)을 증착한다.
이어서, 희생막(20) 상에 감광막을 이용한 포토공정을 통해 마스크(21)를 형성한다.
도 1e에 도시된 바와 같이, 마스크(21)를 배리어로 희생막을 일정 깊이 식각한다. 이에 따라 트렌치의 특정 영역을 오픈시키기 위한 공간(22)이 형성된다.
그러나, 마스크공정을 이용하는 경우에는 값비싼 포토장비를 사용함에 따라 비용부담이 크고, 또한, 반도체장치가 소형화됨에 따라 오버레이(Overlay) 문제가 심각하게 발생한다.
본 발명은 상기한 종래기술에 따른 문제점을 해결하기 위해 제안된 것으로서, 값비싼 포토공정을 사용하지 않으면서도 특정영역을 오버레이문제없이 오픈시킬 수 있는 반도체장치 제조 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 반도체장치 제조 방법은 반도체기판을 식각하여 복수의 트렌치를 형성하는 단계; 상기 반도체기판의 상부에 돌출부를 형성하도록 상기 트렌치 내부에 일부 갭필된 희생막을 형성하는 단계; 상기 희생막을 포함한 전면에 경사증착법(Tilt deposition)을 이용하여 식각장벽막을 형성하는 단계; 상기 식각장벽막을 일부 식각하여 상기 희생막의 표면을 노출시키는 식각장벽막패턴을 형성하는 단계; 및 상기 식각장벽막패턴을 식각배리어로 하여 상기 희생막을 식각하여 상기 트렌치의 일측 측벽을 오픈시키는 단계를 포함하는 것을 특징으로 한다.
상술한 본 발명은 특정부위를 오픈시키기 위해 값비싼 포토장비를 사용하지 않아도 되므로 비용을 절감할 수 있는 효과가 있다.
또한, 마스크 공정이 생략되므로써 공정의 수를 줄일 수 있을뿐만 아니라 식 각장벽막패턴에 자기정렬되어 오픈영역이 형성되므로 오버레이 문제가 없다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 2a 내지 도 2g는 본 발명의 실시예에 따른 반도체장치 제조 방법을 나타낸 공정단면도이다.
도 2a에 도시한 바와 같이, 반도체 기판(30) 상에 패드 절연막(31), 하드 마스크막(32), 비정질카본막(33), 실리콘산화질화막(34), 반사방지막(35)을 차례로 증착한 후, 반사방지막(35) 상부에 감광막 패턴(36)을 형성한다.
이때, 하드 마스크막(32)은 질화막으로 형성하고, 비정질카본막(33)은 식각할 하부 구성층들의 식각 마진을 확보하기 위한 것이다. 실리콘산화질화막(34)은 비정질카본막(33)을 식각하기 위한 마스크역할과 감광막 노광시 반사방지막 역할을 동시에 수행하기 위한 것으로, 화학기상증착법(Chemical Vapor Deposition:CVD)으로 형성한다. 패드 절연막(32)은 산화막으로 형성한다. 그리고, 감광막패턴(36)은 사진식각 공정으로 트렌치를 형성할 영역이 오픈되도록 패터닝한다.
도 2b에 도시된 바와 같이, 감광막 패턴(36)을 마스크로 반사방지막(35), 실리콘산화질화막(34), 비정질카본막(33) 및 하드 마스크막(32)을 차례로 식각한다. 이어서, 하드 마스크막(32) 상부의 구성물인 감광막 패턴(36), 반사방지막(35), 실 리콘산화질화막(34), 비정질카본막(33)을 제거한다.
상기에서 하드 마스크막(32)을 패터닝하기 위한 상부 구성물들은 트렌치를 형성하기 위한 마스크 패턴들로 본 발명의 일실시예 뿐, 본 발명을 한정하기 위한 것이 아니며, 하드 마스크막(32)을 패터닝하기 위한 다른 마스크 구성물들로 대체가능하다.
이어서, 패터닝된 하드 마스크막(32)을 마스크로 패드 절연막(31)과 반도체 기판(30)을 소정 깊이 식각하여 트렌치(37)를 형성한다.
도 2c에 도시한 바와 같이, 측벽산화(Wall oxidation) 공정으로 트렌치(37) 표면에 측벽산화막(38)을 형성한다.
이어서, 측벽산화막(38) 및 하드 마스크막(32)을 포함한 전면에 제1라이너막(39)을 형성한다. 이때, 제1라이너막(39)은 질화막으로 형성하며, 측벽산화막(38)은 필요에 따라 형성할 수도 있고 형성하지 않을 수도 있다.
도 2d에 도시한 바와 같이, 트렌치(37)를 채우도록 제1라이너막(39)을 포함한 전면에 도펀트가 도핑되지 않은 제1희생막(Undoped layer, 40)을 증착한다. 이때, 제1희생막(40)은 도펀트가 도핑되지 않은 폴리실리콘층을 포함한다.
이어서, 트렌치(37) 내부에 원하는 두께만큼만 남도록 제1희생막(40)을 부분 에치백(partial etchback)한다. 이때, 부분 에치백 공정의 식각 균일도(Uniformity)를 위해서 부분 에치백 공정 전에 화학적기계적연마(Chemical Mechanical Polishing; CMP) 공정을 더 진행할 수 있다. 이에 따라, 제1희생막(40)은 트렌치(37) 내부를 일부 갭필한다.
도 2e에 도시한 바와 같이, 경사증착방법(Tilt deposition, 41)을 이용하여 식각장벽막(42)을 형성한다. 경사증착방법(42)은 물리기상증착법(Physical Vapor Deposition; PVD)을 이용하며, 경사증착을 위해 식각장벽막 타겟(Target) 또는 반도체기판을 경사(Tilting)시켜 진행한다.
이와 같이, 경사증착 방법(41)을 이용하여 식각장벽막(42)을 증착하면, 식각장벽막(42)은 두께 차이가 발생한다. 예컨대, 도면과 같이 기판 표면(31A)에 대해 소정 각도(α)만큼 경사지게 증착하면, 표면에서 증착되는 두께보다 제1라이너막(39)의 좌측 상부 측벽에서 증착되는 두께가 더 얇다. 아울러, 제1희생막(40) 상부에서 제1라이너막(39)의 우측 측벽에서의 두께가 좌측 측벽에서의 두께보다 더 두껍다. 부연하면, 경사증착방법(41)을 이용하여 증착할 때, 제1라이너막(39)의 좌측 모서리 부분은 새도우(Shadow) 효과를 가지게 됨에 따라 제1라이너막(39)의 상부 좌측 모서리 측벽에서는 식각장벽막이 거의 증착되지 않는다.
바람직하게, 식각장벽막(42)은 제1희생막(40)과 식각선택비를 갖도록 하는 물질을 포함하는데, 예컨대, 제1희생막(40)이 폴리실리콘막인 경우 식각장벽막(42)은 산화막, 질화막, 산화질화막 중 어느 하나를 포함할 수 있다.
도 2f에 도시된 바와 같이, 브레이크쓰루 식각(Break through etch)을 진행하여 식각장벽막패턴(42A)을 형성한다. 식각장벽막패턴(42A)에 의해 제1희생막(40)의 표면이 노출된다. 브레이크쓰루 식각은 라이트식각(Light etch)이라고도 일컬으며, 브레이크쓰루 식각에 의해 식각장벽막이 식각되는데, 얇은 부분은 식각되고 두꺼운 부분은 남는 타겟으로 브레이크쓰루 식각을 진행하므로써 제1희생막(40)의 표 면을 노출시키는 식각장벽막패턴(42A)을 형성할 수 있다.
상술한 바와 같이, 본 발명은 후속 식각 공정을 위한 식각장벽막(Etch barrier)를 감광막을 이용한 마스크 공정을 통해 형성하는 것이 아니라, 경사증착법 및 브레이크쓰루 식각에 의해 형성하고 있다.
도 2g에 도시한 바와 같이, 식각장벽막패턴(42A)을 식각배리어로 하여 제1희생막(40)을 식각한다.
이에 따라 트렌치(37)의 일측 측벽에 자기정렬되어 오픈영역(43)을 형성시키는 제1희생막(40A)이 잔류한다.
도 3a 내지 도 3c는 트렌치의 특정영역에 콘택영역을 개방시키는 방법을 도시한 도면이다.
도 3a에 도시된 바와 같이, 식각장벽막패턴을 제거한 후 제1라이너막을 세정공정을 통해 제거한다. 이에 따라, 하드마스크막(32)의 양쪽 측벽과 상부면, 즉 하드마스크막(32)의 돌출부에 인접하는 제1라이너막이 모두 제거된다. 아울러, 잔류하는 제1라이너막(39A)은 제1희생막(40A)과 접촉하는 형태로 잔류한다. 트렌치(38)의 측벽에 측벽산화막(38)을 잔류시키기 위해 제1라이너을 제거할 때 습식세정을 적용하거나 산화막에 대해 선택비를 갖는 건식세정을 적용할 수 있다.
도 3b에 도시된 바와 같이, 제1희생막(40A)을 제거한 이후에, 전면에 제2희생막(44)을 갭필한다. 여기서, 제2희생막(44)은 비정질실리콘막을 포함할 수 있다.
이어서, CMP 등의 방법을 이용하여 하드마스크막(32)의 표면이 노출될때까지 제2희생막(44)을 평탄화하고, 연속해서 일정 높이가 잔류하도록 에치백한다. 그 결 과, 제2희생막(44)이 일정 높이를 갖고 잔류하며, 특히 제2희생막(44)의 잔류 높이는 후속의 측벽콘택이 형성될 공간을 한정하는 높이가 된다. 즉, 제2희생막(44)을 에치백하면, 측벽산화막(38)의 양쪽 측벽이 노출된다. 도면에서 보듯이, 측벽산화막(38)의 왼쪽 측벽에서는 제2희생막(44)과 직접 접촉하나, 측벽산화막(38)의 오른쪽 측벽에서는 제1라이너막(39A)이 제2희생막(44)과 접촉한다.
이어서, 전면에 제2라이너막(45)을 형성한 후, 제2희생막(44)의 표면이 노출되도록 선택적으로 식각한다. 제2라이너막(45)은 DCS(Dichlorosilane)와 NH3의 분위기에서 600∼800℃의 온도와 0.1∼6Torr의 압력하에서 형성한다.
도 3c에 도시된 바와 같이, 제2희생막(44)을 제거한다. 후속하여 측벽산화막(38)을 선택적으로 식각한다. 이에 따라, 트렌치(37)의 일측 측벽 일부를 라인형태로 노출시키는 콘택영역(46)이 형성된다. 콘택영역(46)을 형성하기 위해 측벽산화막은 세정을 통해 제거될 수 있다. 예를 들어, HF, BOE 등을 이용하여 습식세정하면 주변의 라이너들을 손상시키지 않고 측벽산화막을 선택적으로 제거할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1a 내지 도 1e는 종래기술에 따른 반도체장치 제조 방법을 도시한 공정단면도.
도 2a 내지 도 2g는 본 발명의 실시예에 따른 반도체장치 제조 방법을 도시한 공정 단면도.
도 3a 내지 도 3c는 트렌치의 특정영역에 콘택영역을 개방시키는 방법을 도시한 도면.
* 도면의 주요 부분에 대한 부호의 설명
30 : 반도체 기판 31 : 패드 절연막
32 : 하드 마스크막 37 : 트렌치
38 : 측벽산화막 39 : 제1라이너막
40 : 제1희생막 42 : 식각장벽막
42A : 식각장벽막패턴 43 : 오픈영역

Claims (7)

  1. 반도체기판을 식각하여 복수의 트렌치를 형성하는 단계;
    상기 반도체기판의 상부에 돌출부를 형성하도록 상기 트렌치 내부에 일부 갭필된 희생막을 형성하는 단계;
    상기 희생막을 포함한 전면에 경사증착법을 이용하여 식각장벽막을 형성하는 단계;
    상기 식각장벽막을 일부 식각하여 상기 희생막의 표면을 노출시키는 식각장벽막패턴을 형성하는 단계; 및
    상기 식각장벽막패턴을 식각배리어로 하여 상기 희생막을 식각하여 상기 트렌치의 일측 측벽을 오픈시키는 단계
    를 포함하는 반도체장치 제조 방법.
  2. 제1항에 있어서,
    상기 식각장벽막은,
    물리기상증착법을 이용하여 증착하는 반도체장치 제조 방법.
  3. 제1항에 있어서,
    상기 식각장벽막 증착시,
    상기 반도체기판을 경사시키거나 또는 상기 식각장벽막 타겟을 경사시켜 진행하는 반도체장치 제조 방법.
  4. 제1항에 있어서,
    상기 식각장벽막은 상기 희생막과 식각선택비를 갖도록 하는 물질을 포함하는 반도체장치 제조 방법.
  5. 제1항에 있어서,
    상기 식각장벽막은 산화막, 질화막 또는 산화질화막 중 어느 하나를 포함하는 반도체장치 제조 방법.
  6. 제1항에 있어서,
    상기 희생막은 언도우프드 폴리실리콘층을 포함하는 반도체장치 제조 방법.
  7. 제1항에 있어서,
    상기 식각장벽막패턴을 형성하는 단계는,
    브레이크쓰루(Break Through) 식각으로 진행하는 반도체장치 제조 방법.
KR1020090104588A 2009-10-30 2009-10-30 반도체장치 제조 방법 KR20110047815A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090104588A KR20110047815A (ko) 2009-10-30 2009-10-30 반도체장치 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090104588A KR20110047815A (ko) 2009-10-30 2009-10-30 반도체장치 제조 방법

Publications (1)

Publication Number Publication Date
KR20110047815A true KR20110047815A (ko) 2011-05-09

Family

ID=44239049

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090104588A KR20110047815A (ko) 2009-10-30 2009-10-30 반도체장치 제조 방법

Country Status (1)

Country Link
KR (1) KR20110047815A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111261500A (zh) * 2020-01-21 2020-06-09 淄博探微纳米科技有限责任公司 一种功率器件的制作方法及制作功率器件的装置
WO2020131805A1 (en) * 2018-12-19 2020-06-25 Applied Materials, Inc. Methods and apparatus for patterning substrates using asymmetric physical vapor deposition

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020131805A1 (en) * 2018-12-19 2020-06-25 Applied Materials, Inc. Methods and apparatus for patterning substrates using asymmetric physical vapor deposition
CN111261500A (zh) * 2020-01-21 2020-06-09 淄博探微纳米科技有限责任公司 一种功率器件的制作方法及制作功率器件的装置
CN111261500B (zh) * 2020-01-21 2023-11-17 淄博探微纳米科技有限责任公司 一种功率器件的制作方法及制作功率器件的装置

Similar Documents

Publication Publication Date Title
US7638384B2 (en) Method of fabricating a semiconductor device
KR100951559B1 (ko) 반도체 소자의 게이트 전극 형성 방법
US8089153B2 (en) Method for eliminating loading effect using a via plug
KR100845103B1 (ko) 반도체소자의 제조방법
KR20110047815A (ko) 반도체장치 제조 방법
KR100834440B1 (ko) 반도체 소자의 형성방법
US20060003571A1 (en) Method for forming contact hole in semiconductor device
KR100724197B1 (ko) 반도체소자의 제조 방법
JP2005183916A (ja) フラッシュ素子の製造方法
US7399669B2 (en) Semiconductor devices and methods for fabricating the same including forming an amorphous region in an interface between a device isolation layer and a source/drain diffusion layer
KR100548584B1 (ko) 게이트전극 형성방법
KR100920000B1 (ko) 반도체 소자의 컨택 형성 방법
KR100261867B1 (ko) 모스 트랜지스터의 게이트 전극 및 그 형성 방법
KR100973260B1 (ko) 반도체소자의 트랜지스터 형성방법
KR100603590B1 (ko) 반도체 소자의 전하저장전극용 콘택 플러그 형성방법
KR100881413B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20110060723A (ko) 반도체 장치의 패턴 형성 방법
KR100700283B1 (ko) 반도체소자의 소자분리용 트랜치 형성방법
KR100881414B1 (ko) 반도체 소자의 소자분리막 형성방법
KR20070090359A (ko) 반도체 소자의 제조방법
KR100552847B1 (ko) 반도체 소자의 트랜치 아이솔레이션 형성 방법
KR20070088244A (ko) 자기정렬콘택을 갖는 반도체 소자의 제조방법
KR20060134320A (ko) 반도체소자의 트랜치 소자분리막 및 그 제조방법
KR20050012649A (ko) 반도체 소자의 제조방법
KR20050041382A (ko) 반도체 장치의 트랜치 홀 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application