KR20000043099A

KR20000043099A - 반도체 소자의 도전층 배선 형성 방법

Info

Publication number: KR20000043099A
Application number: KR1019980059411A
Authority: KR
Inventors: 유성호; 정무경; 이경태
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1998-12-28
Filing date: 1998-12-28
Publication date: 2000-07-15

Abstract

본 발명의 반도체 소자의 도전층 배선 형성 방법은, 반도체 기판상의 제1 도전층상에 컨택 홀을 갖는 제1 층간 절연막 패턴을 형성하는 단계와, 제1 층간 절연막 패턴상에 제2 층간 절연막을 도포하되, 컨택 홀 내부에는 보이드가 형성되도록 하는 단계와, 제2 층간 절연막의 선택된 영역을 노출시키는 마스크 패턴을 형성하는 단계와, 마스크 패턴을 식각 마스크로 제2 층간 절연막을 식각하여 식각된 영역과 컨택 홀을 통해 제1 도전층의 일부를 노출시키는 단계, 및 식각된 영역 및 컨택 홀에 제2 도전층을 형성하는 단계를 포함한다.

Description

반도체 소자의 도전층 배선 형성 방법

본 발명은 반도체 소자의 제조 방법에 관한 것으로서, 특히 반도체 소자의 도전층 배선 형성 방법에 관한 것이다.

반도체 소자의 제조 기술이 점차 고 집적화되고 있으며, 또한 빠른 속도가 요구됨에 따라 도전층 배선 구조에 있어서도 기존의 단일 도전층 배선 구조에서 이중 도전층 배선 구조 또는 다층 도전층 배선 구조로 점점 그 사용 폭이 넓어지고 있다. 특히 최근에는, 일정 분야에서 자기 정렬된 다마신 공정을 이용하여 도전층 배선을 형성하는 경우가 있다.

도 1 내지 도 5는 자기 정렬된 다마신 공정을 이용한 종래의 반도체 소자의 도전층 배선 형성 방법에 관한 것이다.

도 1을 참조하면, 반도체 기판(미도시)의 활성 영역과 통하도록 형성된 제1 도전층(10)상에 제1 층간 절연막(20)과 식각 저지층(30)을 순차적으로 형성한다. 이어서 통상의 리소그라피법을 사용하여 포토레지스트막 패턴(40)을 형성한다. 그리고, 도 2에 도시된 바와 같이, 포토레지스트막 패턴(40)을 식각 마스크로 식각 저지층 패턴(30')을 형성한 후에 포토레지스트막 패턴(40)을 제거한다.

다음에 도 3을 참조하면, 도 2의 구조체 전면에 제2 층간 절연막(50)을 형성한다. 그리고 제2 층간 절연막(50)상에 포토레지스트막 패턴(60)을 다시 형성한다. 이어서, 도 4에 도시된 바와 같이, 포토레지스트막 패턴(60)을 식각 마스크로, 제2 층간 절연막(50)을 식각하여 제2 도전층 라인이 형성될 홀(80)을 갖는 제2 층간 절연막 패턴(50')을 형성하고, 이어서 계속 식각을 수행하여 컨택 홀(70)을 갖는 제1 층간 절연막 패턴(20')을 형성한다. 다음에, 도 5에 도시된 바와 같이, 포토레지스트막 패턴(60)을 제거한 후에 제2 도전층(90)을 홀(80) 및 컨택 홀(70)내에 채워서 제1 도전층(10)과 연결시키면 도전층 배선이 완성된다.

그런데 종래의 도전층 배선 형성 방법에 의하면, 도 4를 참조하여 설명한 바와 같이, 제2 도전층 라인이 형성될 홀(80)과 컨택 홀(80)을 하나의 식각 공정에 의해 형성하므로, 홀(80)의 깊이(도 4의 a)가 깊거나 또는 컨택 홀(70)의 깊이(도 4의 b)가 깊은 경우에는 식각량이 증가하게 되어 식각 프로파일이 열화되고, 컨택 크기를 확보하기가 용이하지 않으며, 심할 경우에는 제1 및 제2 도전층과의 연결이 되지 않을 수도 있다. 더욱이 제1 층간 절연막 패턴(20')과 제2 층간 절연막 패턴(50')의 식각 선택비가 높거나, 또는 유전 상수가 낮은 물질을 사용하는 경우에는 식각율이 낮으므로 식각 저지층(도 1의 30)의 두께를 증가시켜야 하는데, 현재 사용하는 식각 저지층으로서 유전 상수가 큰 물질을 사용하기 때문에 식각 저지층의 두께가 증가하면 소자의 커패시턴스가 증가하여 속도 지연의 주요 원인이 될 수 있다.

본 발명이 이루고자 하는 기술적 과제는 자기 정렬된 다마신 공정을 이용하여 도전층 배선을 형성할 때의 식각 공정이 원활하게 이루어질 수 있도록 하는 반도체 소자의 도전층 배선 형성 방법을 제공하는 것에 있다.

도 1 내지 도 5는 종래의 반도체 소자의 도전층 배선 형성 방법을 설명하기 위한 단면도들이다.

도 6 내지 도 10은 본 발명에 따른 반도체 소자의 도전층 배선 형성 방법을 설명하기 위한 단면도들이다.

<도면의 주요 부분에 대한 부호의 설명>

100...제1 도전층 200...제1 층간 절연막

200'...제1 층간 절연막 패턴 300...식각 저지층

300'...식각 저지층 패턴 400, 600...포토레지스트막 패턴

500...제2 층간 절연막 500'...제2 층간 절연막 패턴

500v...보이드 700...컨택 홀

800...도전층 배선 라인 형성용 홀 900...제2 도전층

상기 기술적 과제를 달성하기 위하여, 본 발명에 따른 반도체 소자의 도전층 배선 형성 방법은, (가) 반도체 기판상의 제1 도전층상에 컨택 홀을 갖는 제1 층간 절연막 패턴을 형성하는 단계; (나) 상기 제1 층간 절연막 패턴상에 제2 층간 절연막을 도포하되, 상기 컨택 홀 내부에는 보이드가 형성되도록 하는 단계; (다) 상기 제2 층간 절연막의 선택된 영역을 노출시키는 마스크 패턴을 형성하는 단계; (라) 상기 마스크 패턴을 식각 마스크로 상기 제2 층간 절연막을 식각하여 식각된 영역과 상기 컨택 홀을 통해 상기 제1 도전층의 일부를 노출시키는 단계; 및 (마) 상기 식각된 영역 및 상기 컨택 홀에 제2 도전층을 형성하는 단계를 포함하는 것을 특징으로 한다.

여기서, 상기 단계 (나)는 절연 막질로 상기 컨택 홀 상부를 막은 후에 상기 제2 층간 절연막을 도포함으로써 이루어지는 것이 바람직하다.

그리고, 상기 제1 층간 절연막 패턴상에 상기 제2 층간 절연막의 식각 저지층 패턴을 형성하는 단계를 더 포함하는 것이 바람직하다.

이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명한다.

도 6 내지 도 10은 본 발명에 따른 도전층 배선 형성 방법을 설명하기 위한 단면도들이다.

먼저, 도 6을 참조하면, 반도체 기판(미도시)의 활성 영역과 통하도록 형성된 제1 도전층(100)상에 제1 층간 절연막(200)을 순차적으로 형성한다. 제1 도전층(100)으로는 통상적으로 금속이 사용되지만 이에 한정되지는 않는다. 이어서 제1 도전층(100)상에 식각 저지층(300)을 형성하는데, 식각 저지층(300)은 제1 도전층(100)과 배선하고자 하는 제2 도전층 라인의 두께를 확보하기 위한 것이다. 다음에는 식각 저지층(300)상에 포토레지스트막을 도포한다. 그리고 통상의 리소그라피법에 따른 노광 및 현상을 수행하여 포토레지스트막 패턴(400)을 형성한다.

다음에, 도 7을 참조하면, 포토레지스트막 패턴(400)을 식각 마스크로 식각 저지층 패턴(300')을 형성한 후에, 계속 식각 공정을 진행하여 제1 층간 절연막 패턴(200')을 형성한다. 그러면, 제1 층간 절연막 패턴(200') 사이에는 컨택 홀(700)이 형성되며, 이 컨택 홀(700)을 통해 제1 도전층(100)의 일정 표면이 노출된다.

다음에, 도 8을 참조하면, 도 7의 결과물 전면에 제2 층간 절연막(500)을 형성한다. 이 때, 제2 층간 절연막(500)이 컨택 홀(도 7의 700)내에까지 전부 채워지지 않도록 하여, 컨택 홀(도 7의 700)내에 보이드(500v)가 형성되도록 한다. 여기서 보이드(500v)는 후속 식각 공정에서의 식각 깊이를 줄이기 위하여 형성하는 빈 공간을 의미한다. 상기 보이드(500v)는 제2 층간 절연막(500)을 도포할 때 스텝 커버리지 특성을 저하시키도록 공정 조건을 설정하면 자연적으로 형성될 수 있으며, 또는 절연 막질을 컨택 홀(도 7의 700)내에 도포하여 컨택 홀(도 7의 700) 상부가 절연 막질에 의해 봉쇄되도록 함으로써 할 수 있다. 물론 상기 보이드(500v)를 형성하기 위하여 다른 여러 가지 방법들도 사용될 수 있는 것은 당연하다. 이와 같은 방식으로 제2 층간 절연막(500)을 형성한 후에는 제2 층간 절연막(500)상에 포토레지스트막 패턴(600)을 다시 형성한다.

다음에, 도 9를 참조하면, 포토레지스트막 패턴(600)을 식각 마스크로 제2 층간 절연막(도 8의 500)을 식각하여 제2 도전층 라인 형성을 위한 홀(800)을 갖는 제2 층간 절연막 패턴(500')을 형성하고, 계속하여 제1 층간 절연막 패턴(200')사이의 컨택 홀내의 물질들, 예컨대 제2 층간 절연막질을 제거함으로써 컨택 홀(700)이 복구되도록 한다. 이때 전체적인 식각 공정은 실질적으로 제2 층간 절연막 패턴(500')의 두께만큼 이루어지므로 식각 깊이에 따른 부작용을 제거할 수 있다.

다음에 도 10을 참조하면, 포토레지스트막 패턴(600)을 제거한 후에 제2 도전층(900)을 홀(800) 및 컨택 홀(700)내에 채워서 제1 도전층(100)과 연결시키면 본 발명에 따른 도전층 배선이 완성된다. 이 경우에도 제2 도전층(900)으로서 일반적으로 금속을 사용하지만 이에 한정되지는 않는다.

이상의 설명에서와 같이, 본 발명에 따른 반도체 소자의 도전층 배선 형성 방법에 의하면 다음과 같은 이점들이 있다.

첫째로, 종래 기술에서의 문제점이었던 식각 깊이를 실질적으로 제2 층간 절연막 패턴의 두께로 감소시킴으로써 깊은 도전층 배선 라인을 용이하게 형성할 수 있다.

둘째로, 제1 층간 절연막 패턴과 제2 층간 절연막 패턴의 식각 선택비가 높거나, 또는 유전 상수가 낮은 물질을 사용하는 경우에도 식각 저지층의 두께를 증가시킬 필요가 없으므로 소자의 커패시턴스가 증가하지 않는다.

셋째로, 컨택 홀 형성을 위한 식각이 제1 층간 절연막 패턴에 대하여 행해지므로 컨택 크기를 충분히 확보할 수 있다.

Claims

(가) 반도체 기판상의 제1 도전층상에 컨택 홀을 갖는 제1 층간 절연막 패턴을 형성하는 단계;

(나) 상기 제1 층간 절연막 패턴상에 제2 층간 절연막을 도포하되, 상기 컨택 홀 내부에는 보이드가 형성되도록 하는 단계;

(다) 상기 제2 층간 절연막의 선택된 영역을 노출시키는 마스크 패턴을 형성하는 단계;

(라) 상기 마스크 패턴을 식각 마스크로 상기 제2 층간 절연막을 식각하여 식각된 영역과 상기 컨택 홀을 통해 상기 제1 도전층의 일부를 노출시키는 단계; 및

(마) 상기 식각된 영역 및 상기 컨택 홀에 제2 도전층을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 도전층 배선 형성 방법.
제1항에 있어서,

상기 단계 (나)는 절연 막질로 상기 컨택 홀 상부를 막은 후에 상기 제2 층간 절연막을 도포함으로써 이루어지는 것을 특징으로 하는 반도체 소자의 도전층 배선 형성 방법.
제1항에 있어서,

상기 제1 층간 절연막 패턴상에 상기 제2 층간 절연막의 식각 저지층 패턴을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자의 도전층 배선 형성 방법.