KR100213190B1 - 반도체 장치의 미세패턴 형성 방법 - Google Patents

반도체 장치의 미세패턴 형성 방법 Download PDF

Info

Publication number
KR100213190B1
KR100213190B1 KR1019950032989A KR19950032989A KR100213190B1 KR 100213190 B1 KR100213190 B1 KR 100213190B1 KR 1019950032989 A KR1019950032989 A KR 1019950032989A KR 19950032989 A KR19950032989 A KR 19950032989A KR 100213190 B1 KR100213190 B1 KR 100213190B1
Authority
KR
South Korea
Prior art keywords
conductive layer
photoresist
arc
patterning
pattern
Prior art date
Application number
KR1019950032989A
Other languages
English (en)
Other versions
KR970018125A (ko
Inventor
양원석
최창식
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019950032989A priority Critical patent/KR100213190B1/ko
Publication of KR970018125A publication Critical patent/KR970018125A/ko
Application granted granted Critical
Publication of KR100213190B1 publication Critical patent/KR100213190B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 하지의존성을 최소로하고 에치중지(etch stop)를 위한 막질을 형성하는 반도체 장치의 미세 패턴 형성방법에 관한 것으로서, 반도체 기판상에 형성된 다양한 패턴 위에 층간 절연막을 전면에 증착하고, 전면에 ARC을 사용하여 코팅한 후 포토레지스트를 패터닝하는 단계; 기판상에 포토레지스트와 ARC를 마스크로 이용하여 도전층을 위한 패터닝을 하고 포토레지스트를 제거하는 단계; 도전층과 하부 도전층과의 상호 접속을 위한 콘택홀의 사진 패터닝을 한 후 식각하여 패턴을 완성하는 단계; 상기 콘택홀을 도전층을 채워 넣은 후 도전층을 분리시키고 층간 절연막을 형성하는 단계를 포함함을 특징으로 한다.
본 발명에 의하면 상감 기법에 있어서 하지 의존성을 최소화시켜줌으로써 미세패턴 형성을 보다 효율적으로 유지시키고 또한 상감기법을 완성하는데 효과적으로 이용하기 위한 에치 중지(etch stop)용 막질 형성을 할 수 있다.

Description

반도체 장치의 미세패턴 형성 방법
제1a도 내지 제1e도는 종래의 기술을 실제 디바이스에 적용하게 되는 일실시예를 도시한 단면도들이다.
제2a도 내지 제2e도는 상감 기법에 있어서 하지 의존성을 최소화시켜줌으로써 미세패턴 형성을 보다 효율적으로 유지시키기 위한 본 발명을 설명하기 위한 단면도들이다.
본 발명은 반도체 장치의 패턴형성 방법에 관한 것으로서 특히 하지(下地)의존성을 최소로하고 에치중지(etch stop)를 위한 막질을 형성하는 반도체 장치의 미세 패턴 형성방법에 관한 것이다.
반도체장치의 집적도가 급속히 증가함에 따라 소자, 예컨대 트랜지스터 또는 캐패시터의 크기가 매우 작아지고 있다. 이에 따라 상기 소자들을 서로 연결시켜주는 금속 패턴 또한 그 크기를 작게 형성하여야 한다. 이러한 미세 금속 패턴은 평탄도가 좋지 않은 부분에 형성될때 패턴 불량이 자주 발생한다. 예를 들면, 고집적 기억장치, 즉 DRAM의 경우 셀 캐패시터의 용량을 증가시키기 위하여 3차원 구조의 캐패시터를 많이 채택하고 있다. 이때, 상기 셀 어레이 부분과 그 주변 사이에 큰 단차가 발생되므로 여기에 경사진 표면이 형성된다. 이러한 경사진 표면 상에 금속 패턴을 형성할 경우 사진공정시 상기 금속으로 이루어진 금속층 표면에서 난반사가 심하게 발생하므로, 이로 인한 낫칭(notching) 현상이 크게 발생한다. 이러한 낫칭 현상은 결과적으로 금속 패턴의 패턴 불량을 야기시킨다.
종래의 기술을 살펴보면 다음과 같다. 일반적으로 사용되고 있는 상감기법(Damascen)은 원하는 패턴을 직접 제작하는 것이 아니라, 원하는 패턴을 미리 형성한 후에 그 위에 도전층을 채워 넣거나 일부 채워넣은 상태에서 전면을 제거함으로써 완성됨을 특징으로 한다.
제1a도 내지 제1e도는 종래의 기술을 실제 디바이스에 적용하게 되는 일실시예를 도시한 단면도들이다. 제1a도에 도시된 바와 같이 반도체 기판(100)상에 활성영역(102)과 비활성영역(104)을 구분하고 이어 게이트 전극(106)을 구성한다.
다음에 제1b도를 참조하면 상기 제1a도의 기판(100)상에 패드전극(108)을 형성하고, 이어 연속적으로 층간 절연막(110)을 전면에 증착한 다음, 소정의 상감기법을 형성하여 포토레지스트(112)를 패터닝한다.
제1c도를 참조하면 상기의 기판(100)상에 포토레지스트(112)를 이용하여 소정의 깊이만큼 식각한다음 포토레지스트를 제거한 상태이다. 단 이때의 사진 패터닝은 도전층(114)만 패터닝한 상태이다.
제1d도를 참조하면 포토레지스트(도시 안됨)를 이용하여 상감기법을 이용한 도전층과의 상부접속을 위한 콘택홀(116) 패터닝을 한 다음 식각하여 패턴을 완성한다.
제1e도를 참조하면 종래 기술이 완성된 도면으로서, 상기 제1d도의 기판상에 상감기법이 완료된 패터닝에 도전층(118)을 채워넣은 다음, 전면에 상부만을 에치백(etchback)하거나 화학 기계적 폴리싱(Chemical Mechanical Polishing : CMP) 방식을 통하여 전면을 제거함으로써 상감기법을 완료하고 층간 절연막(120)를 전면에 증착하여 상감기법 공정을 완료한다.
상기와 같은 방법으로 형성하는 상감기법(damascen)은 다음과 같은 문제점을 갖고 있다. 그것은 상감기법을 적용하기 위하여 패터닝되는 막질이 층간절연막(110)임을 특징으로 한다는 것이다. 상기의 층간절연막(110)은 통상적으로 산화막(oxide)을 사용하고 있다.
그러나 디바이스가 고집적화되어 감에 따라 상감기법은 도전층(118)에서 전기적인 단락(short) 유발 방지를 확실하게 할 수 있는 장점은 있으나, 산화막 패터닝시에 패턴 불량이 발생하면 아무런 조치를 취할 수가 없다. 이러한 문제점이 발생되는 원인으로서는 일반적으로 층간 절연막(110)의 하지(下地) 패턴이 다양하게 구성되어 있다. 예를 들면 게이트 전극, 필드 산화막, 패드 전극 등 예상치 못한 단차 및 하지 패턴이 구성되어 있다.
고집적화 되어가는 반도체 제조에 있어서 포토레지스트 패터닝시 사용되는 빛은 파장이 2600-4600Å 정도되는 것을 사용하고 있는데, 이는 층간 절연막(110)을 투과한다. 따라서 하지 패턴의 반사 정도에 따라 패턴형성이 달라질 수 있는 하지 의존성을 갖고 있다.
즉 반사도가 높은 패턴이 하지에 존재할 경우와 그렇지 않은 경우에 패턴되는 빛의 양이 다르게 됨으로 인해 이 둘을 동시에 만족시키기가 매우 어려우며 실질적으로 패턴형성 적용이 점차 어려워 지고 있다.
따라서 본 발명은 상술한 문제점을 해결하기 위해 상감 기법에 있어서 하지 의존성을 최소화 시켜줌으로써 미세패턴 형성을 보다 효율적으로 유지시키고 또한 상감기법을 완성하는데 효과적으로 이용하기 위한 에치 중지(etch stop)용 막질 형성을 할 수 있는 반도체 장치의 미세패턴 형성방법을 제공함에 그 목적이 있다.
상기의 목적을 달성하기 위한 본 발명에 따른 반도체 장치의 미세패턴 형성방법은 반도체 기판상에 형성된 다양한 패턴 위에 층간 절연막을 전면에 증착하고, 전면에 ARC(Anti Reflect Coating)을 사용하여 코팅한 후 포토레지스트를 패터닝하는 단계; 상기의 기판상에 포토레지스트와 ARC를 마스크로 이용하여 도전층을 위한 패턴닝을 하고 포토레지스트를 제거하는 단계; 도전층과 하부 도전층과의 상호 접속을 위한 콘택홀의 사진 패터닝을 한 후 식각하여 패턴을 완성하는 단계; 상기 콘택홀에 도전층을 채워 넣은 후 도전층을 분리시키고 층간 절연막을 형성하는 단계를 포함함을 특징으로 한다.
이하에서 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.
제2a도 내지 제2e도는 상감 기법에 있어서 하지 의존성을 최소화 시켜줌으로써 미세패턴 형성을 보다 효율적으로 유지시키기 위한 본 발명을 설명하기 위한 단면도들이다.
제2a도에 도시된 바와 같이 반도체 기판(200)상에 활성영역(202)과 비활성영역(204)을 구분하고 이어 게이트 전극(206)을 구성한다.
제2b도를 참조하면, 상기 제2a도의 기판(200)상에 패드전극(208)을 형성하고, 이어 연속적으로 층간 절연막(210)을 전면에 증착한 다음, 전면에 ARC(Anti Reflect Coating, 212)을 사용하여 코팅한 다음 상감기법을 위한 포토레지스트(214)를 패터닝한다. 이렇게 함으로써 전면에 ARC가 코팅되어 있기 때문에 하지 의존성을 전혀 받지 않는다.
제2c도를 참조하면, 상기의 기판(200)상에 포토레지스트(214)와 ARC(212)를 마스크로 이용하여 도전층을 위한 패터닝(216)을 하고 포토레지스트(214)를 제거한다. 이때의 식각 깊이는 종래의 기술과 동일하게 유지한다.
제2d도를 참조하면 종래의 기술과 마찬가지로 도전층(50)과 하부 도전층(220), 예를 들면 패드전극(208), 활성영역(202), 게이트전극(206)과 상호 접속을 위한 콘택홀(218) 사진 패터닝을 한 후 식각하여 패턴을 완성한다.
제2e도를 참조하면 콘택홀(218)과 상감기법을 적용하기 위한 패터닝(216)에 도전층(220)을 채워 넣은 후 전면에 CMP(chemical mechnical polishing)을 이용하여 도전층을 분리시킨다.
이때에 기존에 형성된 ARC(212)을 CMP시 애치 중지(etch stop) 용으로 이용함을 그 특징으로 한다. 특히 일반적으로 사용되고 있는 무기 ARC의 경우 SiON 형태로 구성되어 있기 때문에 CMP 식각시 높은 선택비를 유지함을 특징으로 한다. 이어 연속적으로 층간 절연막(222)을 형성한다.
상술한 바와 같이 본 발명에 의하면 상감 기법에 있어서 하지 의존성을 최소화 시켜줌으로써 미세패턴 형성을 보다 효율적으로 유지시키고 또한 상감기법을 완성하는데 효과적으로 이용하기 위한 에치 중지(etch stop)용 막질 형성을 할 수 있다.

Claims (3)

  1. 반도체 장치의 미세패턴 형성방법에 있어서, 반도체 기판상에 형성된 패턴 위에 층간 절연막을 증착하고, 전면에 ARC(Anti Reflect Coating)을 사용하여 코팅한 후 포토레지스트를 패터닝하는 단계; 상기의 기판상에 포토레지스트와 ARC를 마스크로 이용하여 도전층을 위한 패터닝을 하고 포토레지스트를 제거하는 단계; 도전층과 하부 도전층과의 상호 접속을 위한 콘택홀의 사진 패터닝을 한 후 식각하여 패턴을 완성하는 단계; 상기 콘택홀에 도전층을 채워 넣은 후 상기 형성된 ARC를 엣치 중지용으로 이용하여 CMP 공정에 의하여 도전층을 분리시키고 층간 절연막을 형성하는 단계를 포함함을 특징으로 하는 반도체 장치의 미세패턴 형성방법.
  2. 제1항에 있어서, 상기 층간절연막은 산화막, 질화막을 특징으로 하는 반도체 장치의 미세패턴 형성방법.
  3. 제1항에 있어서, 상기 ARC는 무기 ARC임을 특징으로 하는 반도체 장치의 미세패턴 형성방법.
KR1019950032989A 1995-09-29 1995-09-29 반도체 장치의 미세패턴 형성 방법 KR100213190B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019950032989A KR100213190B1 (ko) 1995-09-29 1995-09-29 반도체 장치의 미세패턴 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019950032989A KR100213190B1 (ko) 1995-09-29 1995-09-29 반도체 장치의 미세패턴 형성 방법

Publications (2)

Publication Number Publication Date
KR970018125A KR970018125A (ko) 1997-04-30
KR100213190B1 true KR100213190B1 (ko) 1999-08-02

Family

ID=19428553

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950032989A KR100213190B1 (ko) 1995-09-29 1995-09-29 반도체 장치의 미세패턴 형성 방법

Country Status (1)

Country Link
KR (1) KR100213190B1 (ko)

Also Published As

Publication number Publication date
KR970018125A (ko) 1997-04-30

Similar Documents

Publication Publication Date Title
US7871934B2 (en) Method for an integrated circuit contact
US5882999A (en) Process for metallization of an insulation layer
US6280644B1 (en) Method of planarizing a surface on an integrated circuit
KR100471410B1 (ko) 반도체소자의 비트라인 콘택 형성방법
KR100213190B1 (ko) 반도체 장치의 미세패턴 형성 방법
US5994223A (en) Method of manufacturing analog semiconductor device
KR100460064B1 (ko) 반도체 소자의 금속배선 형성방법
KR100384876B1 (ko) 반도체소자에서의 개선된 듀얼 대머신 공정
KR100333726B1 (ko) 반도체소자제조방법
KR20010046324A (ko) 반도체 소자의 접촉부 형성 방법
KR0179000B1 (ko) 반도체 장치의 평탄화방법
KR100443351B1 (ko) 반도체 소자의 콘택홀 형성방법
KR100578222B1 (ko) 반도체소자에서의 개선된 듀얼 대머신 공정
KR100324335B1 (ko) 커패시터 제조방법
KR20000043099A (ko) 반도체 소자의 도전층 배선 형성 방법
KR19990043724A (ko) 반도체소자의 제조방법
KR100505567B1 (ko) 반도체장치의리던던시셀과그제조방법
KR100917812B1 (ko) 듀얼 다마신을 갖는 반도체 장치의 제조 방법
KR100207530B1 (ko) 반도체소자의 콘택홀 형성방법
KR19990060819A (ko) 반도체 소자의 금속 배선 형성 방법
KR100418921B1 (ko) 반도체 소자의 제조방법
KR100532981B1 (ko) 반도체소자 식각방법
KR19990030784A (ko) 반도체소자의 콘택홀 형성방법
KR19990005533A (ko) 반도체 소자의 콘택홀 형성 방법
KR980011909A (ko) 반도체 장치의 콘택 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070418

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee